JPH01300530A - 半導体素子実装体の製造方法 - Google Patents

半導体素子実装体の製造方法

Info

Publication number
JPH01300530A
JPH01300530A JP63130247A JP13024788A JPH01300530A JP H01300530 A JPH01300530 A JP H01300530A JP 63130247 A JP63130247 A JP 63130247A JP 13024788 A JP13024788 A JP 13024788A JP H01300530 A JPH01300530 A JP H01300530A
Authority
JP
Japan
Prior art keywords
light
semiconductor element
sealing body
resin
receiving region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63130247A
Other languages
English (en)
Inventor
Toshihiro Kimura
俊広 木村
Yutaka Enokido
榎戸 豊
Hideo Muro
室 英夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP63130247A priority Critical patent/JPH01300530A/ja
Publication of JPH01300530A publication Critical patent/JPH01300530A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、撮像用のCCD、紫外線照射型のEPROM
、フォトダイオード等の受光部を有した半導体素子を実
装した実装体の製造方法に関する。
(従来の技術〕 従来、この種の実装体としては、例えば第5図に示すも
のが知られている(例えば、特開昭59−10238号
公報参照) この実装体の製造方法は、例えば、受光部2を有する半
導体素子lをセラミック基材3に固着しく所謂ダイボン
ディング)、半導体素子lの両側においてセラミック基
材3に固着したリード端子4と半導体素子lとをワイヤ
5で結線し、更に、予め透明ガラス6を嵌着したセラミ
ックリッド7を、該透明ガラス6が受光部2の受光領域
Rを横断するようにセラミック基材3にガラス8を介し
て接着し、半導体素子1をセラミック基材3及びセラミ
ックリッド7内に気密封止(所謂ハーメチックシール)
したものである。
そして、この実装体は、上記透明ガラス6から光を取入
れて、受光部2に光を照射しうるようになっている。
(発明が解決しようとする課題) ところで、この従来の製造方法によって形成された実装
体は、透明ガラス6と受光部2との間に間隙があるので
、この間隙内で透過光の散乱が生じ、誤動作の原因を生
じさせるという問題があった。
また、この散乱を極力押えるために、透明ガラス6をレ
ンズ状に形成すると、それだけ製造がめんどうになる。
また、予め透明ガラスを取付けるためのセラミックリッ
ドの加工や、セラミックリッドのガラスを介しての接着
行程も煩雑になっており、セラミックの材料コストに加
えて製造コストも高いものになっているという問題があ
った。
そこで、本発明の技術的課題は、実装体内での透過光の
散乱をなくするとともに、製造コストの低減を図る点に
ある。
〔課題を解決するための手段〕
このような課題を解決するための本発明の技術的手段は
、半導体素子に受光部の受光領域に介在する透光性の透
光体を密着し、次に、この半導体素子及び透光体に樹脂
製の封止体を被覆し、その後、受光領域を横断した封止
体を除去した製造方法にある。
〔作用) この手段によれば、半導体素子及び透光体に封止体を被
覆する行程は量産に適した型を用いた方法で比較的容易
に行なわれる。
そして、受光領域内にある封止体を除去すると、受光部
の受光領域が確保される。
また、この手段によって製造された実装体は、透光体が
封止体に囲まれているので、透光体に入射した光は封止
体に反射しつつ受光部に誘導され、拡散することがない
(実施例) 以下、添付図面に基づいて本発明の実施例に係る製造方
法を説明する。
第1図(d)及び第2図には、この実施例によって製造
される実装体の構造が示されている。
この実装体において、受光部12を備えた半導体素子1
1は、リードフレーム(以下「アイラ゛ンド13」とい
う)の上部に接合されている。また、アイランド13の
両側にはリード端子14が配されており、このリード端
子14の基端部14aと半導体素子11の電極部11a
とがワイヤ15で結線されている。
そして、半導体素子11は受光部12の受光領域Rに介
在する透光性樹脂製の透光体18で密着被抱され、受光
領域Rを除いて該半導体素子11、アイランド13.リ
ード端子14の基端部14a及び透光体18が樹脂製の
封止体16によって被覆されている。
次に、第1図に従って、この実装体を製造する本発明の
実施例に係る製造方法を説明する。
■ 先ず、予め、半導体素子11をはんだ付やエポキシ
樹脂などによりアイランド13に固着するとともに、リ
ード端子14にワイヤ15を結線したものを用意してお
く。
■ 次に、第1図(a)に示すように、半導体素子11
に透明樹脂製透光体18を半球状にモールディングする
■ 第1図(b)に示すように、透光体18をモールデ
ィングした中間体20を金型21に配置する(金型配置
)。
この金型21は上型21aと下型21bとからなり、両
者によって中間体20を略包囲し非透光性樹脂(封止体
16)が注入されるキャビティ22が形成される。また
、上型21aは、透光体18の上方に非透光性樹脂の薄
肉部25(厚さ100 gm程度)が形成されるように
、透光体18上端との間隔を所要のものに定めて形成さ
れている。
■ この状態で、非透光性樹脂を注入して成形体24を
成形する。
■ この成形体24を取出し、第2図(c)に示すよう
に、リード端子14を折曲して所要の形状に成形する(
リード成形)。
■ 更に、第2図(d)に示すように、受光部12の受
光領域Rを横断した上記薄肉部25及び透光体18の上
端部18aを除去し、受光領域Rを開放する開孔部17
を形成する。
この除去は、−膜内に用いられる方法、例えば、市販の
ドライエツチャー装置により樹脂を灰化させて除去する
ドライエツチング法、あるいは、発煙硝酸や濃硝酸等で
樹脂を溶解して除去するウェットエツチング法によって
行なわれる。
上記封止体16を注入する行程は、公知のトランスファ
ーモールド法を用いたものである。そのため、製造が比
較的容易に行なわれるとともに、封止体16用の樹脂と
してトランスモールドパッケージ用の樹脂と同じものを
用いるので、セラミック等に比較して安価に製造できる
。ちなみに、従来のセラミックを用いたものに比較して
、製造コストで約172、材料コストで約1710程度
に低減される。
そして、この実装体によれば、第2図に示すように、透
光体18が封止体16に囲繞されることになり、しかも
、透光体18は直接受光部12に至っているので、透光
体18に入射した光が拡散しようとしても封止体16の
内面16aに反射するので、拡散することがなく、受光
部12に誘導されることになる。
また、一般に透光体18用の樹脂は封止体16用の樹脂
に比較して耐湿性、耐応力性に劣っていることから、封
止体16全体を透光体18用の樹脂で成型することは半
導体素子11にクラック発生等の悪影響を及ぼすが、透
光体18は半導体素子11を覆うだけの僅かな量なので
、上記の影響が回避される。
即ち、この実装体は、耐湿性、耐応力性に劣ることがな
く、一般の樹脂封止型実装体と同様の信頼性が確保され
、従来のセラミック製の実装体と比較しても信頼性に遜
色がない。
更にまた、半導体素子11やワイヤ15は透光体18及
び封止体16によって封止固定されるので、振動があっ
ても内部で動きにくくなっており、それだけ、故障が少
なくこの点でも信頼性が高い。
第3図は他の実施例に係る製造方法によって製造される
実装体構造を示しである。この実装体構造は、上記のも
のと略同様に構成されるが、上記と異なって透光体30
が円柱状の透過部31と透過部に連接され半導体の上面
に密接する鍔状の座部32とで形成されている。
次に、この実装体を製造する本発明の他の実施例に係る
製造方法を説明する。
■ 先ず、上記透光体30を、例えば、ガラスや樹脂を
用いて予め上記の形状に成形しておく。
■ 次に、第4図(a)に示すように、透光体30を受
光部12の受光領域Rに介在させて半導体素子11に接
着固定する。
■ その後、上記と同様に、透光体30を固定した中間
体33を金型に配置する(金型配置)。
■ この状態で、第4図(b)に示すように、非透光性
樹脂(封止体16)を注入して成形体ガを成形する。
■ この成形体34を取出し、第4図(b)に示すよう
に、リード端子14を折曲して所要の形状に成形する(
リード成形)。
■ 更に、第2図(C)に示すように、透光体30の上
側にある受光部12の受光領域Rを横断した封止体16
除去し、受光領域Rを開放する開孔部17を形成する。
このように他の実施例によって製造された半導体素子実
装体においても、上記実施例と同様の作用、効果を奏す
る。
尚、上記各実施例において、透光体や封止体の形状につ
いては上述のものに限られるものではなく、適宜変更し
て差支えない。
〔発明の効果〕
以上説明したように本発明の製造方法によれば、封止体
にセラミックなどと比較して安価な樹脂を用いることが
でき、しかも、該方法の行程中、半導体素子及び透光体
を被覆する行程では、−膜内な方法を用いて極めて簡単
に被覆できるので、材料や加工等の製造コストを大幅に
低減できる。
また、この方法によれば、製造された実装体は、透光体
が封止体に囲まれているので、実装体内部で透過光が拡
散することがなく受光部に誘導され、そのため、半導体
素子の誤動作を抑制することができるとともに、従来よ
りも少ない光量で動作させることも可能になり実装体の
性能を向上させることができる。
【図面の簡単な説明】
第1図(a)、(b)、(c)、(d)は本発明の実施
例に係る半導体素子H実装体の製造方法を示す行程図、
第2図はこの製造方法によって製造される実装体の一例
を示す断面図、第3図は他の製造方法によって製造され
る実装体の一例を示す断面図、第4図(a)、(b)、
(c)は他の実施例に係る半導体素子−実装体の製造方
法を示す行程図、第5図は従来の製造方法によって製造
された実装体の一例を示す断面図である。 1.11・・・半導体素子 2.12・・・受光部 16・・・封止体 18.30・・・透光体 特 許 出 願 人  日産自動車株式会社パ−・−丁 代   理   人  弁理士 土 橋 皓i 、(パ
・パ  !”ニ ー−2」 $2  閃 −(N  ψ 第 3 醜 第 48

Claims (1)

  1. 【特許請求の範囲】  受光部を有した半導体素子を実装した半導体素子実装
    体の製造方法において、 半導体素子に受光部の受光領域に介在する透光性の透光
    体を密着し、次に、この半導体素子及び透光体に樹脂製
    の封止体を被覆し、その後、受光領域を横断した封止体
    を除去したことを特徴とする半導体素子実装体の製造方
    法。
JP63130247A 1988-05-30 1988-05-30 半導体素子実装体の製造方法 Pending JPH01300530A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63130247A JPH01300530A (ja) 1988-05-30 1988-05-30 半導体素子実装体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63130247A JPH01300530A (ja) 1988-05-30 1988-05-30 半導体素子実装体の製造方法

Publications (1)

Publication Number Publication Date
JPH01300530A true JPH01300530A (ja) 1989-12-05

Family

ID=15029664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63130247A Pending JPH01300530A (ja) 1988-05-30 1988-05-30 半導体素子実装体の製造方法

Country Status (1)

Country Link
JP (1) JPH01300530A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001088975A3 (de) * 2000-05-13 2002-06-20 Micronas Gmbh Verfahren zum herstellen eines bauteils

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001088975A3 (de) * 2000-05-13 2002-06-20 Micronas Gmbh Verfahren zum herstellen eines bauteils
DE10023539B4 (de) * 2000-05-13 2009-04-09 Micronas Gmbh Verfahren zum Herstellen eines Bauteils

Similar Documents

Publication Publication Date Title
US6353257B1 (en) Semiconductor package configuration based on lead frame having recessed and shouldered portions for flash prevention
TWI245429B (en) Photosensitive semiconductor device, method for fabricating the same and lead frame thereof
CN1692501A (zh) 光传感器封装
KR100428271B1 (ko) 집적회로패키지와그제조방법
JP2003332542A (ja) 半導体装置およびその製造方法
JP2005328028A (ja) 光学装置のパッケージ構造体及び同パッケージ構造体の製造方法
JPH01300530A (ja) 半導体素子実装体の製造方法
JPH0469958A (ja) 半導体装置
JP2003254988A (ja) 力学量センサおよびその製造方法
JPH0311757A (ja) 半導体装置およびその製造方法
JPH02103967A (ja) 光センサ用パッケージ
CN219286420U (zh) 一种3d传感芯片及其封装结构
KR100692779B1 (ko) 회로기판 일체형 이미지 센서 패키지
JP3201063B2 (ja) 半導体装置
CN107994039B (zh) Cmos图像传感器的晶圆级封装方法
JPH0366152A (ja) 半導体集積回路モジュール
JP2511148Y2 (ja) 光結合素子
JPS6222551B2 (ja)
JPH10209413A (ja) 固体撮像装置
JPS6041735Y2 (ja) 半導体光センサ
JP2687707B2 (ja) 受光半導体装置およびその組立方法
JPH0410445A (ja) 固体撮像素子の製造方法
JPS63242072A (ja) 固体撮像装置
JPS59132147A (ja) 半導体装置の気密封止方法
KR940008328B1 (ko) 필름 타입 반도체 패키지(F-PAC : Film-Type Package) 및 그 제조 방법