DE10023539B4 - Verfahren zum Herstellen eines Bauteils - Google Patents

Verfahren zum Herstellen eines Bauteils Download PDF

Info

Publication number
DE10023539B4
DE10023539B4 DE10023539A DE10023539A DE10023539B4 DE 10023539 B4 DE10023539 B4 DE 10023539B4 DE 10023539 A DE10023539 A DE 10023539A DE 10023539 A DE10023539 A DE 10023539A DE 10023539 B4 DE10023539 B4 DE 10023539B4
Authority
DE
Germany
Prior art keywords
encapsulating material
semiconductor chip
projection
solidified
optically
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10023539A
Other languages
English (en)
Other versions
DE10023539A1 (de
Inventor
Günter Dipl.-Ing. Igel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
TDK Micronas GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Micronas GmbH filed Critical TDK Micronas GmbH
Priority to DE10023539A priority Critical patent/DE10023539B4/de
Priority to PCT/EP2001/005040 priority patent/WO2001088975A2/de
Priority to TW090111260A priority patent/TW503488B/zh
Publication of DE10023539A1 publication Critical patent/DE10023539A1/de
Application granted granted Critical
Publication of DE10023539B4 publication Critical patent/DE10023539B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4251—Sealed packages
    • G02B6/4253—Sealed packages by embedding housing components in an adhesive or a polymer material
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4255—Moulded or casted packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Abstract

Verfahren zum Herstellen eines Bauteils (1), wobei auf einen optisch aktiven Bereich eines eine Mikrostruktur (2) aufweisenden, als optische Baugruppe ausgestalteten Halbleiterchip (3) wenigstens ein über die äußere Hüllfläche des Halbleiterchips (3) vorstehender Vorsprung (4) aus einem optisch leitfähigen Material aufgebracht wird, wobei auf den Halbleiterchip (3) ein den Vorsprung oder die Vorsprünge (4) seitlich umgrenzendes und überdeckendes fließfähiges Umkapselungsmaterial (10) in einem Spritzgießwerkzeug aufgebracht und anschließend verfestigt wird, wobei das Umkapselungsmaterial (10) nach seinem Verfestigen an seiner dem Halbleiterchip (3) abgewandten Oberfläche abgetragen wird, bis der Vorsprung oder die Vorsprünge (4) bereichsweise freigelegt ist (sind), wobei in das verfestigte Umkapselungsmaterial (10) eine Öffnung (18) eingebracht wird, indem der bereichsweise freigelegte Vorsprung (4) abgetragen wird, bis der darunter befindliche Teilbereich des die Mikrostruktur aufweisenden Halbleiterchips (3) freigelegt ist, wobei in die in das verfestigte Umkapselungsmaterial (10) eingebrachte Öffnung (18) in demselben Spritzgießwerkzeug ein sich von dem Umkapselungsmaterial (10) unterscheidendes...

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen eines Bauteils, wobei auf einen eine Mikrostruktur aufweisenden Halbleiterchip wenigstens ein über die äußere Hüllfläche des Halbleiterchips vorstehender Vorsprung aufgebracht wird, und wobei auf den Halbleiterchip ein den Vorsprung oder die Vorsprünge seitlich umgrenzendes und überdeckendes fließfähiges Umkapselungsmaterial aufgebracht und anschließend verfestigt wird.
  • Aus dem Buch "Flip chip technologies" von John H. Lau, McGraw-Hill (1996), Seite 123 und 124 kennt man bereits ein Verfahren, bei dem ein Substrat eine Mikrostruktur aufweist. An einer Flachseite des Substrats werden mehrere aus einem Lötmaterial bestehende Vorsprünge erzeugt, sogenannte Bumps. Auf diesen Vorsprüngen wird ein Halbleiterchip derart angeordnet, dass dessen Chipebene parallel zur Oberflächenebene des Substrats verläuft. Der Halbleiterchip weist an seiner dem Substrat zugewandten Flachseite elektrische Anschlussstellen auf, welche die Bumps kontaktieren und somit die elektrische Verbindung zu dem Substrat herstellen. Nach dem Aufbringen des Halbleiterchips auf das Substrat wird in den zwischen dem Halbleiterchip und dem Substrat gebildeten Zwischenraum ein Underfiller eingefüllt, ein vergleichsweise dünnflüssiges, fließfähiges Umkapselungsmaterial, das durch Kapillarwirkung in den zwischen dem Halbleiterchip und dem Substrat gebildeten Zwischenraum eindringt und diesen dann vollständig ausfüllt. Danach wird weiteres Umkapselungsmaterial aufgetragen, bis der gesamte Halbleiterchip in dem Umkapselungsmaterial eingegossen ist. Das fließfähige Umkapselungsmaterial verfestigt sich dann, wodurch eine feste Umkapselung entsteht, welche die mechanische Stabilität der Verbindung zwischen dem Substrat und dem Halbleiterchip erhöht.
  • Das Verfahren hat jedoch den Nachteil, dass es in einen Halbleiterfertigungsprozess nur mit einem gewissen Aufwand integrierbar ist, da für das Auftragen des Underfillers spezielle Fertigungsanlagen erforderlich sind. Auch ist man bei der Wahl eines geeigneten Underfillermaterials eingeschränkt, da dieses eine vergleichsweise geringe Viskosität aufweisen muss, um in dem zwischen dem Halbleiterchip und dem Substrat gebildeten Zwischenraum eine Kapillarwirkung zu entfalten. Ungünstig ist auch, dass in dem Zwischenraum Hohlräume oder Gasblasen verbleiben können, wenn die den Zwischenraum begrenzenden Oberflächen des Halbleiterchips und/oder des Substrats eine Oberflächenstruktur aufweisen, die für ein gleichmäßiges Eindringen des Underfillers in den Zwischenraum nicht oder nur schlecht geeignet ist.
  • Aus JP 1 300 530 A ist ferner ein Verfahren zum Herstellen eines Bauteils bekannt, bei dem auf einen optisch aktiven Bereich eines eine Mikrostruktur aufweisenden, als optische Baugruppe ausgestalteten Halbleiterchip ein über die äußere Hüllfläche des Halbleiterchips vorstehender Vorsprung aus einem optisch leitfähigen Kunstharz aufgebracht wird. In einem Spritzgießwerkzeug wird auf den Halbleiterchip ein den Vorsprung seitlich umgrenzendes und überdeckendes fließfähiges Umkapselungsmaterial aufgebracht und anschließend verfestigt. Danach wird das Umkapselungsmaterial an seiner dem Halbleiterchip abgewandten Oberfläche abgetragen, bis der Vorsprung bereichsweise freigelegt ist. Das Umkapselungsmaterial weist dann an der Stelle, an welcher der Vorsprung bereichsweise freigelegt wurde, über den optisch leitfähigen Vorsprung einen optischen Zugang zu dem Halbleiterchip auf. Der Zugang besteht aus demselben Material wie der Vorsprung.
  • Aus US 5 848 214 A ist ein optisches Multichip-Modul bekannt, das mehrere übereinander geschichtete optische Baugruppen aufweist. Die Baugruppen sind jeweils als fiberoptische Platten ausgestaltet, an deren Oberfläche mehrere Halbleiterchips angeordnet sind. In einen ersten Halbleiterchip jeder fiberoptischen Platte ist ein optischer Sender und in einem zweiten Halbleiterchip ein optischer Empfänger integriert. Die vom optischen Sender einer ersten fiberoptischen Platte ausgesandte Strahlung durchdringt die erste fiberoptische Platte und trifft auf einen optischen Empfänger einer darunter befindlichen zweiten fiberoptischen Platte auf. Die vom optischen Sender der zweiten fiberoptischen Platte ausgesandte Strahlung durchdringt die erste fiberoptische Platte und trifft auf deren optischen Empfänger auf. Ein Verfahren der eingangs genannten Art ist in US 5 848 214 A nicht offenbart.
  • Es besteht deshalb die Aufgabe, ein Verfahren der eingangs genannten Art zu schaffen, das auf einfache Weise die Herstellung eines von einem Umkapselungs material überdeckten Bauteils ermöglicht, wobei das Umkapselungsmaterial einen optischen Zugang zu dem Halbleiterchip aufweisen soll, der ein sich von dem optisch leitfähigen Material des Vorsprungs unterscheidendes Zusatzmaterial aufweist.
  • Diese Aufgabe wird mit den Merkmalen des Anspruchs 1 gelöst.
  • In vorteilhafter Weise ist es dadurch möglich, das Umkapselungsmaterial in einem Spritzgießprozess aufzubringen, so dass die bei der Herstellung von elektronischen, optischen oder mikromechanischen Bauteilen ohnehin vorhandenen Spritzgießvorrichtungen für das Aufbringen des Umkapselungsmaterials genutzt werden können und somit die für das Auftragen eines Underfillermaterials erforderlichen Fertigungsanlagen eingespart werden können. Das Verfahren lässt sich deshalb mit entsprechend geringem Aufwand in einen Halbleiterfertigungsprozess oder einen mikromechanischen Fertigungsprozess integrieren.
  • Der das Umkapselungsmaterial durchsetzende Vorsprung ermöglicht eine optische Verbindung der optisch leitfähigen oder aktiven Bereiche der Baugruppe mit externen optischen Einrichtungen. Das Umkapselungsmaterial wird so gewählt, dass es sich von dem Material des Vorsprungs in seiner optischen Leitfähigkeit unterscheidet. Das optisch leitfähige Material kann die Form eines Bumps aufweisen.
  • Das Abtragen des Vorsprunges erfolgt vorzugsweise mittels einer chemischen Reaktion, insbesondere mittels eines Ätzmittels. Dieses wird vorzugsweise so gewählt, dass es weder das Umkapselungsmaterial noch den darunter befindlichen, die Mikrostruktur aufweisenden Halbleiterchips angreift. Das Verfahren kann dazu verwendet werden, um bei einem Gehäuse für eine mikromechanische Pumpe in eine an die Pumpenkammer angrenzende Gehäusewand Ein- und Auslassöffnungen für ein zu förderndes Fluid einzubringen. Die Ein- und Auslassöffnungen können dann gegebenenfalls in einem weiteren Verfahrensschritt mit Ventilen versehen werden. Selbstverständlich kann mit dem Verfahren aber auch in ein beliebiges anderes mikromechanisches Bauteil eine Öffnung eingebracht werden.
  • Das Zusatzmaterial kann beispielsweise ein optisches Filtermaterial für einen hinter der Öffnung befindlichen optischen Sensor und für eine dort befindliche Lichtquelle sein.
  • Es werden die Volumina, in denen das verfestigte Umkapselungsmaterial zuvor abgetragen wurde, um den Vorsprung oder die Vorsprünge freizulegen, und in denen der Vorsprung oder die Vorsprünge zum Einbringen der Öffnung(en) entfernt wurde(n), mit dem Zusatzmaterial aufgefüllt, so dass das Bauteil dann die gleichen Außenabmessungen aufweist, wie vor dem Abtragen des Umkapselungsmaterials. In vorteilhafter Weise kann dadurch eine zusätzliche Spritzgussform für das Aufbringen des Zusatzmaterials eingespart werden.
  • Vorteilhaft ist, wenn das Umkapselungsmaterial nach dem Verfestigen durch Ätzen abgetragen wird, insbesondere durch Plasmaätzen. Das Verfahren kann dann noch besser in einen Halbleiterfertigungsprozess integriert werden.
  • Bei einer andere Ausführungsform der Erfindung wird das Umkapselungsmaterial nach dem Verfestigen mechanisch abgetragen, insbesondere durch Schleifen. Dadurch kann ein Ätzangriff auf nicht abzutragende Oberflächenbereiche des Bauteils vermieden werden.
  • Bei einer vorteilhaften Ausführungsform der Erfindung wird nach dem bereichsweisen Freilegen des Vorsprungs auf das verfestigte fließfähige Umkapselungsmaterial eine mit dem Vorsprung optisch koppelbare, optische Wellenleiterschicht aufgebracht. Auf dem Halbleiterchip kann ein optischer Sender und/oder Empfänger angeordnet sein, der über den optisch leitenden Vorsprung mit der an der Oberfläche des Umkapselungsmaterials angeordneten Wellenleiterschicht optisch gekoppelt ist. Das Bauteil kann dann beispielsweise als Helligkeitssensor ausgebildet sein.
  • Bei einer besonders vorteilhaften Ausführungsform der Erfindung ist vorgesehen, dass nach dem bereichsweisen Freilegen des wenigstens einen optisch leitfähigen Vorsprungs auf dem auf der optischen Baugruppe befindlichen, verfestigten Umkapselungsmaterial wenigstens eine weitere, eine Mikrostruktur aufweisende optische Baugruppe sandwichartig angeordnet wird, derart dass der wenigstens eine optisch leitfähige Vorsprung einander zugewandte optisch aktive Bereiche der Mikrostrukturen der sandwichartig angeordneten Baugruppen miteinander optisch koppelt. Dadurch ist es möglich, in unterschiedlichen Technologien hergestellte Baugruppen auf einfache Weise zu einem Bauteil miteinander zu verbinden. Dabei kann beispielsweise wenigstens eines der sandwichartig angeordneten Bauteile ein in Galliumarsenid- oder Indiumphosphit-Technik hergestellter Sensorchip sein, der beispielsweise eine Sensorschicht zur Detektion von optischer Strahlung und/oder magnetischen Feldern aufweisen kann, während wenigstens ein weiteres der sandwichartig angeordneten Bauteile in kostengünstiger Silizium-Technik hergestellt ist und beispielsweise eine Auswerteschaltung für ein mittels des Sensorchips zu detektierendes Signal aufweisen kann.
  • Bei einer Ausgestaltung der Erfindung ist wenigstens eine der sandwichartig angeordneten Baugruppen ein Halbleiterchip mit einer aktiven Sensorschicht, der nach dem bereichsweisen Freilegen des wenigstens einen optisch leitfähigen Vorsprungs derart an der anderen Baugruppe angeordnet wird, dass er mit seiner Sensorschicht dieser Baugruppe abgewandt ist. Die Sensorschicht ist dann an der dem Umkapselungsmaterial abgewandten Flachseite des Sensor-Halbleiterchips für ein zu detektierendes Medium gut zugänglich, während an der anderen Flachseite des Sensor-Halbleiterchip die elektrischen und/oder optischen Anschlüsse für die Verbindung mit der Baugruppe angeordnet sind.
  • Bei einer besonders vorteihaften Ausführungsform der Erfindung ist vorgesehen, dass wenigstens eine der sandwichartig anzuordnenen Baugruppen ein Halbleiterchip mit einer aktiven Sensorschicht ist und dass dieser Halbleiterchip nach dem bereichsweisen Freilegen des wenigstens einen optisch leitfähigen Vorsprungs derart an der anderen Baugruppe angeordnet wird, dass er mit seiner Sensorschicht dieser Baugruppe zugewandt ist. Die Sensorschicht ist dann dem Umkapselungsmaterial zugewandt und liegt gegebenenfalls an diesem an, so dass sie vor mechanischer Beschädigung gut geschützt ist. Bei einer Sensorschicht zur Detektion eines Magnetfeldes hat diese Anordnung der Sensorschicht außerdem den Vorteil, dass sich ein definierter Mindestabstand zwischen dem Magneten und der Sensorschicht ergibt, die dem Abstand der Sensorschicht von der der Sensorschicht abgewandten Rückseite des Halbleiterchips entspricht. Dabei kann dieser Abstand mit Methoden der Halbleiterfertigungstechnik bei der Herstellung des Halbleiterchips sehr genau eingestellt werden.
  • Gegebenenfalls sogar möglich, dass nach dem Aufspritzen des Zusatzmaterials auf das Umkapselungsmaterial die Schichtdicke des Zusatzmaterials vermindert wird, indem an der dem Umkapselungsmaterial abgewandten Seite des Zusatzmaterials vorzugsweise ganzflächig Zusatzmaterial abgetragen wird, insbesondere mittels eines Ätzmittels.
  • Vorteilhaft ist, wenn der Halbleiterchip beim Aufbringen des fließfähigen Umkapselungsmaterials und gegebenenfalls des Zusatzmaterials auf einem Frame angeordnet ist, wenn in der Innenhöhlung des Spritzgießwerkzeugs Öffnungen für die Aufnahme und/oder den Durchtritt von Teilbereichen des Frames vorgesehen sind, und wenn der Frame so in dem Spritzgießwerkzeug angeordnet wird, dass die Umgrenzungsränder der Öffnungen in Gebrauchsstellung dichtend an diesen Teilbereichen anliegen. Diese Teilbereiche des Frames bleiben dann frei von dem fließfähigen Material und gegebenenfalls dem Zusatzmaterial und können beispielsweise mit externen elektrischen Anschlusskontakten zum Verbinden des die Mikrostruktur aufweisenden Halbleiterchips mit einer elektrischen oder elektronischen Schaltung versehen sein. Die Anschlusskontakte können über einerseits an dem Frame und andererseits an dem Halbleiterchip angreifenden Bond-Drähten mit elektrisch aktiven Bereichen des Halbleiterchips verbunden sein.
  • Nachfolgend ist ein Ausführungsbeispiel der Erfindung anhand der Zeichnung näher erläutert. Es zeigt zum Teil stärker schematisiert:
  • 1 bis 6 Querschnitte durch ein elektronisches Bauteil in den unterschiedlichen Verfahrensschritten seiner Herstellung.
  • Bei dem Ausführungsbeispiel nach 1 werden auf einen Halbleiterchip 3, der beispielsweise ein Teil einer in der Zeichnung nicht dargestellten Multi-Chip-Leiterplatte sein kann, mehrere Vorsprünge 4 in Form von Bumps aufgebracht. Danach wird der Halbleiterchip 3 in einem Spritzgießwerkzeug mit einem fließfähigen Umkapselungsmaterial 10 ummantelt. Wie in 2 erkennbar ist, umgrenzt das Umkapselungsmaterial 10 die Vorsprünge 4 seitlich und überdeckt sie an ihren freien Enden. Nach dem Verfestigen des Umkapselungsmaterials 10 wird dieses ganzflächig abgetragen, bis die dem Halbleiterchip 3 abgewandten Endbereiche der Vorsprünge 4 freigelegt sind (3).
  • Danach wird die die freigelegten Vorsprungsbereiche aufweisende Seite des Umkapselungsmaterials 10 zum Einbringen von Öffnungen 18 in das Umkapselungsmaterial 10 mit einem Ätzmittel in Kontakt gebracht, welches für das Material der Vorsprünge 4 eine größere Ätzrate aufweist als für das Umkapselungsmaterial 10. Vorzugsweise wird das Ätzmittel dabei so gewählt, dass es nur mit dem Material der Vorsprünge 4, nicht jedoch mit dem Umkapselungsmaterial 10 chemisch reagiert. Mittels des Ätzmittels wird von den Vorsprüngen 4 solange Material abgetragen, bis die darunter befindlichen Teilbereiche des Halbleiterchips 3 freigelegt sind.
  • Bei dem Ausführungsbeispiel nach 3 wird ein anisotropes Ätzverfahren verwendet, das in einer normal zur Erstreckungsebene des Halbleiterchips 3 verlaufenden Richtung eine größere Ätzrate aufweist als quer dazu. Anstelle des anisotropen Ätzverfahrens kann aber auch ein isotropes Ätzverfahren verwendet werden, beispielsweise wenn eine Unterätzung des Umkapselungsmaterials 10 gewünscht wird.
  • Nach dem Einbringen der Öffnungen 18 wird das Umkapselungsmaterial 10 in demselben Spritzgießwerkzeug, indem der Halbleiterchip 3 mit dem fließfähigen Umkapselungsmaterial 10 ummantelt wurde, ein sich von dem Umkapselungsmaterial 10 unterscheidendes fließfähiges Zusatzmaterial 12 aufgespritzt und danach verfestigt. Wie in 5 erkennbar ist, füllt dieses die Bereiche, in denen zuvor das Umkapselungsmaterial 10 und das Material der Vorsprünge 4 abgetragen wurde, auf. Das Zusatzmaterial 12 kann beispielsweise optisch transparent und/oder elektrisch leitfähig sein, während das Umkapselungsmaterial optisch undurchlässig und/oder elektrisch isolierend sein kann. Am Boden der Öffnung 18 kann der Halbleiterchip 3 einen optischen Sender und/oder Empfänger aufweisen. Insgesamt ergibt sich somit ein Bauteil, das einen optischen und/oder elektrischen Zugang zu dem umkapselten Halbleiterchip 3 aufweist.
  • Wie in 6 erkennbar ist, kann eine an der dem Halbleiterchip 3 abgewandten Seite des Zusatzmaterials 12 befindliche Zusatzmaterial-Schicht nach dem Verfestigen des Zusatzmaterials 12 abgetragen werden, bis das Zusatzmaterial 12 nur noch in der Öffnung 18 angeordnet ist. Dabei ist es sogar möglich, das Zusatzmaterial 12 auch in der Öffnung 18 bereichsweise abzutragen, bis zu noch in einem bodennahen Bereich der Öffnung 18 Zusatzmaterial 12 vorhanden ist.

Claims (9)

  1. Verfahren zum Herstellen eines Bauteils (1), wobei auf einen optisch aktiven Bereich eines eine Mikrostruktur (2) aufweisenden, als optische Baugruppe ausgestalteten Halbleiterchip (3) wenigstens ein über die äußere Hüllfläche des Halbleiterchips (3) vorstehender Vorsprung (4) aus einem optisch leitfähigen Material aufgebracht wird, wobei auf den Halbleiterchip (3) ein den Vorsprung oder die Vorsprünge (4) seitlich umgrenzendes und überdeckendes fließfähiges Umkapselungsmaterial (10) in einem Spritzgießwerkzeug aufgebracht und anschließend verfestigt wird, wobei das Umkapselungsmaterial (10) nach seinem Verfestigen an seiner dem Halbleiterchip (3) abgewandten Oberfläche abgetragen wird, bis der Vorsprung oder die Vorsprünge (4) bereichsweise freigelegt ist (sind), wobei in das verfestigte Umkapselungsmaterial (10) eine Öffnung (18) eingebracht wird, indem der bereichsweise freigelegte Vorsprung (4) abgetragen wird, bis der darunter befindliche Teilbereich des die Mikrostruktur aufweisenden Halbleiterchips (3) freigelegt ist, wobei in die in das verfestigte Umkapselungsmaterial (10) eingebrachte Öffnung (18) in demselben Spritzgießwerkzeug ein sich von dem Umkapselungsmaterial (10) unterscheidendes fließfähiges Zusatzmaterial (12) auf das Umkapselungsmaterial (10) aufgespritzt und das Zusatzmaterial (12) danach verfestigt wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Umkapselungsmaterial (10) nach dem Verfestigen durch Ätzen abgetragen wird.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Umkapselungsmaterial (10) nach dem Verfestigen mechanisch abgetragen wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass nach dem bereichsweisen Freilegen des Vorsprungs (4) auf das verfestigte Umkapselungsmaterial (10) eine mit dem Vorsprung (4) optisch koppelbare, optische Wellenleiterschicht aufgebracht wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass nach dem bereichsweisen Freilegen des wenigstens einen optisch leitfähigen Vorsprungs (4) auf dem auf der optischen Baugruppe befindlichen, verfestigten Umkapselungsmaterial (10) wenigstens eine weitere, eine Mikrostruktur aufweisende optische Baugruppe (13) sandwichartig angeordnet wird, derart, dass der wenigstens eine optisch leitfähige Vorsprung (4) einander zugewandte optisch aktive Bereiche der Mikrostrukturen der sandwichartig angeordneten Baugruppen (13) miteinander optisch koppelt.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch kennzeichnet, dass wenigstens eine der sandwichartig anzuordnenden Baugruppen (3, 13) ein Halbleiterchip mit einer aktiven Sensorschicht (15) ist und dass dieser Halbleiterchip nach dem bereichsweisen Freilegen des wenigstens einen optisch leitfähigen Vorsprungs (4) derart an der anderen Baugruppe (13, 3) angeordnet wird, dass er mit seiner Sensorschicht (15) dieser Baugruppe (13, 3) abgewandt ist.
  7. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass wenigstens eine der sandwichartig anzuordnenden Baugruppen (3, 13) ein Halbleiterchip mit einer aktiven Sensorschicht (15) ist und dass dieser Halbleiterchip nach dem bereichsweisen Freilegen des wenigstens einen optisch leitfähigen Vorsprungs (4) derart an der anderen Baugruppe (13, 3) angeordnet wird, dass er mit seiner Sensorschicht (15) dieser Baugruppe (13, 3) zugewandt ist.
  8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass nach dem Aufspritzen des Zusatzmaterials (12) auf das Umkapselungsmaterial (10) die Schichtdicke des Zusatzmaterials (12) vermindert wird, indem an der dem Umkapselungsmaterial (10) abgewandten Seite des Zusatzmaterials (12) vorzugsweise ganzflächig Zusatzmaterial (12) abgetragen wird.
  9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass der Halbleiterchip (3) beim Aufbringen des fließfähigen Umkapselungsmaterials (10) und/oder des Zusatzmaterials (12) auf einem Frame angeordnet ist, dass in der Innenhöhlung des Spritzgießwerkzeugs Öffnungen für die Aufnahme und/oder den Durchtritt von Teilbereichen (8) des Frames vorgesehen sind, und dass der Frame so in dem Spritzgießwerkzeug angeordnet wird, dass die Umgrenzungsränder der Öffnungen in Gebrauchsstellung dichtend an diesen Teilbereichen anliegen.
DE10023539A 2000-05-13 2000-05-13 Verfahren zum Herstellen eines Bauteils Expired - Fee Related DE10023539B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10023539A DE10023539B4 (de) 2000-05-13 2000-05-13 Verfahren zum Herstellen eines Bauteils
PCT/EP2001/005040 WO2001088975A2 (de) 2000-05-13 2001-05-04 Verfahren zum herstellen eines bauteils
TW090111260A TW503488B (en) 2000-05-13 2001-05-11 Method for manufacturing a component having microstructure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10023539A DE10023539B4 (de) 2000-05-13 2000-05-13 Verfahren zum Herstellen eines Bauteils

Publications (2)

Publication Number Publication Date
DE10023539A1 DE10023539A1 (de) 2001-11-29
DE10023539B4 true DE10023539B4 (de) 2009-04-09

Family

ID=7641961

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10023539A Expired - Fee Related DE10023539B4 (de) 2000-05-13 2000-05-13 Verfahren zum Herstellen eines Bauteils

Country Status (3)

Country Link
DE (1) DE10023539B4 (de)
TW (1) TW503488B (de)
WO (1) WO2001088975A2 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10302007B4 (de) * 2003-01-21 2006-09-07 Leuze Electronic Gmbh & Co Kg Optischer Sensor
CN101252155B (zh) * 2008-03-14 2010-10-13 厦门大学 多晶硅太阳能电池织构层的制备方法
CN104730656A (zh) * 2015-04-01 2015-06-24 苏州旭创科技有限公司 光模块及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2124830A (en) * 1982-07-30 1984-02-22 Xerox Corp Electrical circuit assembly
JPH01300530A (ja) * 1988-05-30 1989-12-05 Nissan Motor Co Ltd 半導体素子実装体の製造方法
US4955523A (en) * 1986-12-17 1990-09-11 Raychem Corporation Interconnection of electronic components
DE4219575C2 (de) * 1992-01-23 1994-09-22 Mitsubishi Electric Corp Verfahren zur Herstellung einer formverkapselten Drucksensor-Halbleitervorrichtung
JPH1098059A (ja) * 1996-07-30 1998-04-14 Matsushita Electric Works Ltd 圧力センサ
US5848214A (en) * 1997-07-16 1998-12-08 The United States Of America As Represented By The Secretary Of The Air Force Optically-guiding multichip module

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60113950A (ja) * 1983-11-25 1985-06-20 Hitachi Ltd 半導体装置
IT1186165B (it) * 1985-12-20 1987-11-18 Sgs Microelettronica Spa Dispositivo a semiconduttore di tipo eprom cancellabile con raggi ultravioletti e suo processo di fabbricazione
JPS6333851A (ja) * 1986-07-28 1988-02-13 Matsushita Electric Works Ltd Ｉｃパツケ−ジ
JPH04217375A (ja) * 1990-12-18 1992-08-07 Sumitomo Electric Ind Ltd 半導体装置とその作製方法
JP3189799B2 (ja) * 1991-08-23 2001-07-16 ソニー株式会社 半導体装置の製造方法
FR2704690B1 (fr) * 1993-04-27 1995-06-23 Thomson Csf Procédé d'encapsulation de pastilles semi-conductrices, dispositif obtenu par ce procédé et application à l'interconnexion de pastilles en trois dimensions.
KR970005706B1 (ko) * 1994-01-24 1997-04-19 금성일렉트론 주식회사 고체촬상소자 및 그 제조방법
JPH07307409A (ja) * 1994-05-12 1995-11-21 Fujitsu Ltd 半導体装置及びその製造方法
JP3449796B2 (ja) * 1994-08-18 2003-09-22 ソニー株式会社 樹脂封止型半導体装置の製造方法
KR100386061B1 (ko) * 1995-10-24 2003-08-21 오끼 덴끼 고오교 가부시끼가이샤 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임
FR2768262B1 (fr) * 1997-09-05 2000-07-13 Matra Marconi Space France Boitier a microcircuit integre et procede de montage de microcircuit integre
JP2000058569A (ja) * 1998-08-06 2000-02-25 Sony Corp 半導体パッケージの形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2124830A (en) * 1982-07-30 1984-02-22 Xerox Corp Electrical circuit assembly
US4955523A (en) * 1986-12-17 1990-09-11 Raychem Corporation Interconnection of electronic components
JPH01300530A (ja) * 1988-05-30 1989-12-05 Nissan Motor Co Ltd 半導体素子実装体の製造方法
DE4219575C2 (de) * 1992-01-23 1994-09-22 Mitsubishi Electric Corp Verfahren zur Herstellung einer formverkapselten Drucksensor-Halbleitervorrichtung
JPH1098059A (ja) * 1996-07-30 1998-04-14 Matsushita Electric Works Ltd 圧力センサ
US5848214A (en) * 1997-07-16 1998-12-08 The United States Of America As Represented By The Secretary Of The Air Force Optically-guiding multichip module

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
John H. L au: Flip Chip Technologies, McGraw-Hill, 1996, pp. 123- 124 *
Jokerst, N.M. (u.a.): Communication Through Stacked Silikon Circuitry Using Integrated Thin Film InP-Based Emitters and Detectors. In: IEEE PHOTONICS TECHNOLOGY LETTERS. ISSN 1041-1135. 1995, Vol. 7, No. 9, S. 1028-1030 *
JP 10098059 A. In: Pat. Abstr. of Japan *
JP 10098059 A. In: Pat. Abstr. of Japan; John H. L au: Flip Chip Technologies, McGraw-Hill, 1996, pp. 123- 124; Jokerst, N.M. (u.a.): Communication Thr ough Stacked Silikon Circuitry Using Integrated Th in Film InP-Based Emitters and Detectors. In: IEEE PHOTONICS TECHNOLOGY LETTERS. ISSN 1041-1135. 199 5, Vol. 7, No. 9, S. 1028-1030

Also Published As

Publication number Publication date
TW503488B (en) 2002-09-21
DE10023539A1 (de) 2001-11-29
WO2001088975A2 (de) 2001-11-22
WO2001088975A3 (de) 2002-06-20

Similar Documents

Publication Publication Date Title
DE19758891B4 (de) Halbleitersensor und Verfahren zu dessen Herstellung
DE10246283B3 (de) Verfahren zur Herstellung von Kanälen und Kavitäten in Halbleitergehäusen und elektronisches Bauteil mit derartigen Kanälen und Kavitäten
EP1134557B1 (de) Verfahren zum Unterbringen von Sensoren in einen Gehäuse
EP0641154B1 (de) Baugruppe zur Aufnahme elektronischer Bauelemente
DE102013211613B4 (de) Bauteil in Form eines Waferlevel-Packages und Verfahren zu dessen Herstellung
DE102013224581A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE10306557A1 (de) Verfahren zum Herstellen eines elektrischen Leiterrahmens, Verfahren zum Herstellen eines oberflächenmontierbaren Halbleiterbauelements und Leiterrahmenstreifen
DE10205127A1 (de) Halbleiterbauteil mit Sensor- bzw. Aktoroberfläche und Verfahren zu seiner Herstellung
EP1419102A2 (de) Verfahren zur herstellung von mikro-elektromechanischen bauelementen
DE102007005630B4 (de) Sensorchip-Modul und Verfahren zur Herstellung eines Sensorchip-Moduls
DE102009010199B4 (de) Halbleiterpackage mit Formschlossentlüftung und Verfahren zu dessen Hersstellung
DE102015217134A1 (de) Elektronische Ausrüstungseinheit und Herstellungsformbaugruppe hiervon
WO2017032772A1 (de) Laserbauelement und verfahren zu seiner herstellung
DE102014118464A1 (de) Leiterplatte mit einem asymmetrischen Schichtenaufbau
DE112012005288T5 (de) Struktur einer Bindungsstelle und deren Bindungsverfahren sowie elektrisches Bauteil
WO2016202917A1 (de) Verfahren zum herstellen eines optoelektronischen bauelements und optoelektronisches bauelement
DE102011087963A1 (de) Mikrofonpackage und Verfahren zu dessen Herstellung
DE102015107515A1 (de) Verfahren zum Bearbeiten eines Leiterrahmens und Leiterrahmen
DE10023539B4 (de) Verfahren zum Herstellen eines Bauteils
EP1030359A2 (de) Schichtanordnung sowie Verfahren zu deren Herstellung
EP3479664B1 (de) Verfahren zum herstellen einer steuergeräteeinheit, insbesondere für ein fahrzeug, und steuergeräteinheit, insbesondere für ein fahrzeug
DE102015102717A1 (de) Ausgeformte Leiterrahmen für eine Leiterplatte-zu-Leiterplatte-Verbindung
DE112018003765B4 (de) Halbleitervorrichtung und verfahren zum herstellen der halbleitervorrichtung
WO2001042766A2 (de) Verfahren und herstellung eines sensors
DE112020004809T5 (de) Vorrichtung zur Halbleiterfertigung, Verfahren zur Herstellung eines Halbleiterbauelements unter Verwendung dieser Vorrichtung und Halbleiterbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee