KR100428271B1 - 집적회로패키지와그제조방법 - Google Patents

집적회로패키지와그제조방법 Download PDF

Info

Publication number
KR100428271B1
KR100428271B1 KR1019960703230A KR19960703230A KR100428271B1 KR 100428271 B1 KR100428271 B1 KR 100428271B1 KR 1019960703230 A KR1019960703230 A KR 1019960703230A KR 19960703230 A KR19960703230 A KR 19960703230A KR 100428271 B1 KR100428271 B1 KR 100428271B1
Authority
KR
South Korea
Prior art keywords
integrated circuit
chip
die pad
side portion
mounting area
Prior art date
Application number
KR1019960703230A
Other languages
English (en)
Other versions
KR970700369A (ko
Inventor
에취. 제이. 피르켄스 리차드
Original Assignee
피텔 이노베이션스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 피텔 이노베이션스 filed Critical 피텔 이노베이션스
Publication of KR970700369A publication Critical patent/KR970700369A/ko
Application granted granted Critical
Publication of KR100428271B1 publication Critical patent/KR100428271B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

리드프레임스트립에 다이패드가 구비되고 돌출부가 그 배면측부로부터 돌출되도록 다이패드상에 형성되어 있다. 집적회로칩이 다이패드의 전면측부에 접착되고 다이패드에 일정한 리드프레임스트립의 부분에 리드로 연결된다. 다이패드, 칩과 리드가 모울드내에 배치되고 에폭시가 모울드내에 주입되어 다이패드, 칩과 리드를 밀봉한다. 돌출부는 다이패드의 배면측부에 대량된 모울드내면으로부터 다이패드가 간격을 유지하도록 한다.

Description

집적 회로 패키지와 그 제조 방법
집적회로 패키지의 제조에 있어서, 다이패드를 얻기를 위하여 리드프레임 또는 기재가 성형된다. 다이패드는 이 다이패드에 접착고정되고 와이어로 리드프레임 스트립에 연결되는 집적회로칩의 취부영역을 구성한다 다이패드, 칩 및 와이어와 함께 다이패드의 양측부에 인접한 리드프레임 스트립의 부분들이 몰드에 배치되고 이들이 에폭시로 밀봉된다.
반도체 산업분야에서는 밀봉방법에 있어서 심각한 문제점을 경험한다. 예를 들어 몰드의 중앙에 다이패드와 칩을 배치하는 것이 매우 어렵다. 다이패드와 칩은 움직이기 쉬워서 칩으로부터 멀리 떨어진 다이패드의 배면이 인접한 몰드면에 접촉하게 된다. 따라서, 다이패드의 배면이 에폭시로 덮히지 아니한다. 다이패드와 칩의 움직임은 리드프레임 스트립이 만곡되는 원인이 된다.
본 발명은 집적회로 패키지에 관한 것이다.
제1도는 제작상태가 양호한 종래기술의 집적회로 패키지를 보인 단면도.
제2도는 제1도에서 보인 집적회로의 취부영역 구성부분을 보인 부분 평면도.
제3도는 제작상태가 양호하지 않은 종래기술의 집적회로 패키지를 보인 제1도와 유사한 단면도.
제4도는 본 발명에 따른 집적회로 패키지를 보인 제1도와 유사한 단면도.
본 발명의 목적은 문제점이 없이 칩의 취부영역이 실질적으로 완벽하게 밀봉될 수 있도록 하는데 있다.
본 발명의 다른 목적은 칩취부영역의 밀봉중에 칩기재가 심하게 휘어지는 것을 방지하는데 있다.
이들 목적과 이후 명백하게 되는 다른 목적들이 본 발명에 의하여 성취될 수 있다.
본 발명의 한 관점은 집적회로칩용 마운트에 있다. 마운트는 칩의 취부영역을 갖는 기재로 구성된다. 취부영역은 칩의 부착을 위한 제1측부, 즉 전면부와 이 전면부에 대향하는 제2측부, 즉 배면부를 갖는다. 취부영역에는 취부영역의 배면부로부터 돌출된 돌출부가 구비되어 있다.
돌출부는 취부영역의 배면부를 향하는 몰드면으로부터 일정한 거리를 두고 취부영역을 고정하는 스페이서로서 작용한다. 따라서, 실질적으로 취부영역의 전체 배면부가 밀봉될 수 있으며 또한 돌출부는 기재가 원치않게 만곡되는 움직임을 방지하는 정지부로서 작용한다.
본 발명의 다른 관점은 집적회로 패키지의 제조방법에 있다. 이 방법은 집적회로칩의 취부영역을 갖는 기재를 제공하는 단계로 구성된다. 취부영역은 칩을 취부하기 위한 제1측부, 즉 전면부와, 전면부로부터 대향된 제2측부, 즉 배면부를 갖는다. 이 방법은 부가적으로 취부영역의 배면부로부터 돌출된 돌출부를 성형하는 단계로 구성된다.
기재는 평면부를 형성토록 평면상일 수 있다. 이러한 경우에, 본 발명은 또한 취부영역의 전면부가 평면부를 향하도록 이 평면부로부터 취부영역을 만곡시키는 단계로 구성될 수 있다.
성형단계는 돌출부가 취부영역에 대하여 중심이 되도록 수행할 수 있다. 더우기, 성형단계에서는 기재를 딤플링(dimpling)하는 단계를 포함할 수 있다.
또한 본 발명은 취부영역의 전면부에 선택된 집적회로칩을 고정하는 단계로 구성된다. 이는 취부영역과 칩을 밀봉하는 단계 이후에 이루어질 수 있다. 밀봉단계는 플라스틱, 좋기로는 에폭시를 사용하여 수행된다. 밀봉단계는 외주연면을 갖는 밀봉체내에 취부영역과 칩을 내장하는 단계와, 돌출부를 이용하여 주면으로부터 취부영역의 배면측부의 간격을 유지하는 단계를 포함할 수 있다.
본 발명을 첨부도면에 의거하여 보다 상세히 설명하면 다음과 같다.
제1도는 종래기술에 따른 집적회로 패키지(1)를 보이고 있다. 패키지(1)는 사전에 결정된 평면에 배치되는 평면부(2a)를 갖는 기재, 즉 리드프레임 스트립(2)을 포함한다. 또한 리드프레임 스트립(2)은 요입부, 즉 요구(3)를 형성토록 평면부(2a)의 평면으로부터 만곡된 다른 부분, 즉 만곡부(2b)를 갖는다.
또한 제2도에서, 리드프레임 스트립(2)의 만곡부(2b)는 리드프레임 스트립(2)의 평면부(2b)에 대하여 경사진 4개의 측벽(2c)과 평면부(2a)에 대하여평행한 하나의 단부벽(2d)을 갖는다. 측벽(2c)은 단부벽(2d)을 리드프레임 스트립(2)의 평면부(2a)에 연결한다. 측벽(2c)과 단부벽(2d)은 단부벽(2d)에 대향되게 배치되고 개방된 요구(3)의 측부를 제외한 모든 측부에서 요구(3)를 둘러싸고 있다.
단부벽(2d)은 리드프레임 스트립(2)의 평면부(2a)의 평면을 향하는 전면부(2e)와, 이 평면으로부터 대향된 배면부(2f)를 갖는다. 단부벽(2d)은 다이패드 즉, 취부영역을 구성하고 집적회로칩(4)이 단부벽(2d)으로 구성되는 다이패드의 전면부(2e)상에 취부된다. 칩(4)은 접착제층(5)으로 다이패드, 즉 단부벽(2d)에 고정된다. 칩(4)은 요구(3)에 수용되고 와이어 또는 리드(6)에 의하여 리드프레임 스트립(2)의 평면부(2a)에 연결된다.
리드프레임 스트립(2)의 평면부(2a)는 리드프레임 스트립(2)의 만곡부(2b)에 인접하여 배치된 세그먼트(2g)를 갖는다. 세그먼트(2g), 만곡부(2b), 칩(4)과 와이어(6)는 플라스틱, 좋기로는 에폭시로 만들어진 밀봉체(7)내에 밀봉된다. 만곡부(2b), 칩(4)과 와이어(6)은 밀봉체(7)로 완전히 둘러싸이므로 패키지(1)는 완전한 집직회로 패키지를 구성한다.
집적회로 캐키지(1)를 제조하기 위하여, 초기의 평면상 리드프레임 스트립(2)이 다이패드, 즉 단부벽(2d)을 갖는 만곡부(2b)를 구성토록 성형된다. 칩(4)이 요구(3)의 개방측부를 통하여 이 요구내에 삽입되고 다이패드를 구성하는 단부벽(2d)의 전면부(2e)에 접착고정된다. 그리고 칩(4)은 와이어(6)를 통하여 리드프레임 스트립(2)의 평면부(2a)에 연결된다.
칩(4)이 다이패드를 구성하는 단부벽(2d)에 부착되고 리드프레임 스트립(2)의 평면부(2a)에 결선되었을 때에, 만곡부(2b), 칩(4)과 와이어(6)은 만곡부(2b)에 인접한 평면상 리드프레임 세그먼트(2g)와 함께 몰드내에 배치된다. 몰드가 폐쇄되고 유동상태의 에폭시가 몰드내에 주입되어 세그먼트(2g), 만곡부(2b), 칩(4)과 와이어(6)를 밀봉한다. 에폭시가 경화되어 밀봉체(7)를 구성한 후에 몰드가 개방되어 세그먼트(2g), 만곡부(2b), 칩(4)과 와이어(6)과 밀봉된 밀봉체(7)를 분리해 낼 수 있다.
만곡부(2b)는 칩(4), 와이어(6)와, 만곡부(2b)의 배면부(2f)가 몰드내면으로부터 일정한 간격을 유지한다. 이로써 주입된 에폭시가 만곡부(2b), 칩(4)과 와이어(6)를 완전하게 둘러싸게 된다. 그러나 실제로는 성형중에 만곡부(2b)를 요구된 위치에 고정시키는 것이 매우 어렵다. 만곡부(2b)는 이 만곡부(2b)의 배면부(2f)가 이 배면부(2f)를 향하는 몰드내면과 접촉하는 방향으로 이동하려는 경향이 있다.
제3도는 제1도에서 동일한 부분에 대하여 동일한 부호로 표시하여 만곡부(2b)의 이동결과를 보이고 있다. 만곡부(2b)의 배면부(2f)에는 에폭시층이 형성되지 않아 배면부(2f)가 노출된다. 더우기, 만곡부(2b)의 측벽(2c)과 단부벽(2d)은 만곡부(2b)에 인접한 평면상 리드프레임 세그먼트(2g)와 함께 휘어지고 변형된다.
본 발명에 따른 집적회로 패키지(11)는 제4도에 도시되어 있으며, 이 도면에서는 제1도에서 보인 부분에 대하여 동일 또는 유사한 부분에 접두부호로서 "1"을 붙여 표시하였다.
집적회로 패키지(11)는 이 패키지(11)의 다이패드(12d)에 돌출부(18)가 구비된 점에서 집적회로 패키지(1)와 상이하다. 돌출부(18)는 다이패드(12d)의 배면부(12f)로부터 돌출되어 있다. 밀봉체(17)는 다이패드(12d)의 배면부(12f)에 대향하고 이로부터 일정한 간격을 둔 외주면부(17a)를 가지고, 돌출부(18)는 다이패드(12d)의 배면부(12f)로부터 외주면부(17a)측으로 연장된다. 다이패드(12d)에 대하여 중심이 맞추어진 돌출부(18)는 다이패드(12d)에서 만곡된 부분 또는 딤플부분을 구성한다.
본 발명의 집적회로 패키지(11)를 제조하는 방법은 종래기술의 집적회로 패키지에 대하여 상기 언급된 모든 단계를 포함한다. 그러나, 본 발명의 집적회로 패키지(11)의 제조방법은 부가적으로 다이패드(12d)에 돌출부(18)를 형성하는 단계를 포함한다. 도시된 바와 같이 다이패드(12d)에 칩(14)을 접착하는 접착제(15)가 돌출부(18)에 의하여 형성된 요입부내에 채워질 수 있다.
다이패드(12d)가 밀봉을 위한 몰드내에 배치되고 다이패드(12d)의 배면부(12f)를 향하는 몰드내면을 향하여 이동하기 시작할 때 돌출부(18)의 첨단부가 몰드내면에 접촉하여 다이패드(12d)가 대향된 몰드면으로 이동하는 것이 방지된다. 돌출부(18)는 다이패드(12d)의 배면부(12f)가 이 배면부(12f)에 대향된 몰드내면으로부터 사전에 결정된 거리를 유지하는 스페이서로서 작용한다. 또한 돌출부(18)은 다이패드(12d)가 리드프레임 스트립(12)이 변형될 정도로 이동되는 것을 방지하는 정지부로서 작용한다.
돌출부(18)는 거의 손상위험없이 다이패드(12d)에 인접한 에폭시층의 두께를정밀하게 조절할 수 있도록 한다. 더우기 돌출부는 칩(14)과 와이어(16)로부터 충분히 떨어져 있으므로 밀봉효과에 좋지 않은 영향을 주지 아니한다. 또한 돌출부(18)는 고가의 집적회로 패키지를 대량생산할 수 있도록 한다.
이상의 본 발명의 우선 실시형태를 보이고 설명하였으나 전문가라면 본 발명의 기술사상이나 범위를 벗어남이 없이 변경이 가능하리라고 본다.

Claims (3)

  1. 제1측부와 상기 제1측부의 대향측인 제2측부를 갖는 취부영역을 갖는 단일체의 자기지지형 기재, 상기 제2측부로부터 돌출된 단일첨두형 돌출부가 구비된 상기 취부영역의 상기 제1측부에 고정된 집적회로 칩과, 상기 취부영역과 상기 칩을 밀봉하는 플라스틱 밀봉체로 구성되고, 상기 플라스틱 밀봉체는 외주면부를 가지며, 상기 제2측부가 상기 외주면부로부터 간격을 두고 있는 것에 있어서, 상기 돌출부가 상기 플라스틱 밀봉체의 외주면부와 접촉토록 상기 제2측부로부터 연장되고, 상기 돌출부의 첨단부가 상기 플라스틱 밀봉체의 상기 외주면부와 동일 평면상에 놓이며, 상기 기재가 평면인 제1부분과 상기 평면에서 만곡되고 상기 취부영역을 포함하는 제2부분을 가지며, 상기 취부영역의 상기 제1측부가 상기 평면으로부터 간격을 두고 있고, 상기 돌출부가 상기 취부영역에 대하여 중심에 배치됨을 특징으로 하는 집적회로 패키지.
  2. 제1항에 있어서, 상기 돌출부가 상기 기재에 형성된 딤플로 구성됨을 특징으로 하는 패키지.
  3. 제1항에 있어서, 상기 밀봉체가 에폭시로 구성됨을 특징으로 하는 패키지.
KR1019960703230A 1994-10-18 1995-10-13 집적회로패키지와그제조방법 KR100428271B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/324,717 1994-10-18
US08/324,717 US5578871A (en) 1994-10-18 1994-10-18 Integrated circuit package and method of making the same

Publications (2)

Publication Number Publication Date
KR970700369A KR970700369A (ko) 1997-01-08
KR100428271B1 true KR100428271B1 (ko) 2004-07-12

Family

ID=23264783

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960703230A KR100428271B1 (ko) 1994-10-18 1995-10-13 집적회로패키지와그제조방법

Country Status (4)

Country Link
US (1) US5578871A (ko)
JP (1) JP2002515176A (ko)
KR (1) KR100428271B1 (ko)
WO (1) WO1996013054A2 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3420827B2 (ja) * 1994-04-28 2003-06-30 ローム株式会社 半導体集積回路装置の製造方法及びリードフレーム
JPH09153586A (ja) * 1995-12-01 1997-06-10 Texas Instr Japan Ltd 半導体装置、その製造方法、及びリードフレーム
KR100214544B1 (ko) * 1996-12-28 1999-08-02 구본준 볼 그리드 어레이 반도체 패키지
TW398057B (en) * 1998-07-30 2000-07-11 Siliconware Precision Industries Co Ltd A semiconductor device that has a chip seat with a bend part
US6303985B1 (en) * 1998-11-12 2001-10-16 Micron Technology, Inc. Semiconductor lead frame and package with stiffened mounting paddle
JP3602997B2 (ja) * 1999-12-15 2004-12-15 松下電器産業株式会社 半導体装置及び半導体装置の製造方法
TW541672B (en) * 2001-11-09 2003-07-11 Advanced Semiconductor Eng Semiconductor chip manufacturing method, its product and leadframe
JP2003197663A (ja) * 2001-12-28 2003-07-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
DE10247610A1 (de) * 2002-10-11 2004-04-29 Micronas Gmbh Elektronisches Bauelement mit einem Systemträger
US20040113240A1 (en) * 2002-10-11 2004-06-17 Wolfgang Hauser An electronic component with a leadframe
JP2008085002A (ja) * 2006-09-27 2008-04-10 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US7821116B2 (en) * 2007-02-05 2010-10-26 Fairchild Semiconductor Corporation Semiconductor die package including leadframe with die attach pad with folded edge
US20090152683A1 (en) * 2007-12-18 2009-06-18 National Semiconductor Corporation Rounded die configuration for stress minimization and enhanced thermo-mechanical reliability
US7808089B2 (en) * 2007-12-18 2010-10-05 National Semiconductor Corporation Leadframe having die attach pad with delamination and crack-arresting features
US8455988B2 (en) * 2008-07-07 2013-06-04 Stats Chippac Ltd. Integrated circuit package system with bumped lead and nonbumped lead
US20100123230A1 (en) * 2008-11-20 2010-05-20 Frederick Rodriguez Dahilig Integrated circuit packaging system having bumped lead and method of manufacture thereof
US9076776B1 (en) * 2009-11-19 2015-07-07 Altera Corporation Integrated circuit package with stand-off legs

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01185958A (ja) * 1988-01-21 1989-07-25 Nec Corp モールド型半導体装置
JPH02117162A (ja) * 1988-10-27 1990-05-01 Matsushita Electron Corp 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4803540A (en) * 1986-11-24 1989-02-07 American Telephone And Telegraph Co., At&T Bell Labs Semiconductor integrated circuit packages
JPH0547979A (ja) * 1991-08-21 1993-02-26 Nec Corp 樹脂封止型半導体装置
US5389739A (en) * 1992-12-15 1995-02-14 Hewlett-Packard Company Electronic device packaging assembly

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01185958A (ja) * 1988-01-21 1989-07-25 Nec Corp モールド型半導体装置
JPH02117162A (ja) * 1988-10-27 1990-05-01 Matsushita Electron Corp 半導体装置

Also Published As

Publication number Publication date
KR970700369A (ko) 1997-01-08
WO1996013054A2 (en) 1996-05-02
JP2002515176A (ja) 2002-05-21
US5578871A (en) 1996-11-26

Similar Documents

Publication Publication Date Title
KR100428271B1 (ko) 집적회로패키지와그제조방법
US6258630B1 (en) Resin-sealed semiconductor device having island for mounting semiconductor element coupled to heat spreader
KR960011643B1 (ko) 방열구조를 갖는 반도체장치 및 그의 제조방법
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
US5796160A (en) Resin-sealed semiconductor device
KR100366111B1 (ko) 수지봉합형 반도체장치의 구조
JPH0815165B2 (ja) 樹脂絶縁型半導体装置の製造方法
JPS62109326A (ja) 半導体装置の製造方法
JPH08288428A (ja) 樹脂封止型半導体装置
KR100373891B1 (ko) 반도체장치
JP2000036556A (ja) 半導体装置の製造方法とその半導体装置
JP2943769B2 (ja) 樹脂封止半導体装置
JPH0992757A (ja) 半導体装置
KR100481927B1 (ko) 반도체패키지및그제조방법
JPH10163383A (ja) 樹脂封止型半導体装置及びその製造方法
JPH08162596A (ja) リードフレーム及び半導体装置
KR100244254B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
KR20010061847A (ko) 열방출형 반도체 패키지 및 이 패키지가 실장된 메모리 모듈
JPS61194861A (ja) 樹脂封止型半導体装置
JP2000304638A (ja) センサチップの接合構造
JPH0590318A (ja) 半導体装置
JP3130826B2 (ja) 半導体装置
JPH08250531A (ja) 樹脂封止型半導体装置の製造方法
KR20000061707A (ko) 반도체 패키지
JP2917556B2 (ja) 絶縁物封止型電子部品の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee