JP2002515176A - 集積回路パッケージ及びその製造方法 - Google Patents

集積回路パッケージ及びその製造方法

Info

Publication number
JP2002515176A
JP2002515176A JP51376296A JP51376296A JP2002515176A JP 2002515176 A JP2002515176 A JP 2002515176A JP 51376296 A JP51376296 A JP 51376296A JP 51376296 A JP51376296 A JP 51376296A JP 2002515176 A JP2002515176 A JP 2002515176A
Authority
JP
Japan
Prior art keywords
mounting location
chip
plane
package
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP51376296A
Other languages
English (en)
Inventor
ハー．イェー．フィールケンス リシャルト
Original Assignee
リシャルト ハー．イェー，フィールケンス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by リシャルト ハー．イェー，フィールケンス filed Critical リシャルト ハー．イェー，フィールケンス
Publication of JP2002515176A publication Critical patent/JP2002515176A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 リードフレームストリップはダイパッドを備え、突起がダイパッドの後面から突出するようにダイパッド上に形成される。集積回路チップがダイパッドの前面に接着され、リードによってダイパッドに隣接するリードフレームストリップの部分に接続される。ダイパッド，チップ及びリードがモールド中に置かれ、ダイパッド，チップ及びリードを封入するためにエポキシ樹脂がモールド中に注入される。突起が、ダイパッドの後面に面しているモールドの内面からダイパッドを隔てている。

Description

【発明の詳細な説明】 集積回路パッケージ及びその製造方法 発明の背景 １．発明の分野 この発明は集積回路パッケージに関するものである。 ２．関連する技術の説明 集積回路パッケージの製造においては、リードフレームストリップすなわち基 板をダイパッドを作製するために形成する。ダイパッドは、このダイパッドに接 着剤によって固定されワイヤによりリードフレームストリップに接続される集積 回路チップのための装着場所を構成する。次に、リードフレームストリップのダ イパッドの両面に隣り合う部分をそのダイパッド，チップ及びワイヤと共に、そ れらがエポキシ樹脂中に封入されるモールド中に置く。 半導体産業は、この封入工程に関する厳しい問題を経験している。例えば、ダ イパッドとチップとをモールドの中央に保持するのは極めて困難である。ダイパ ッドとチップとは移動する傾向を有しており、その結果、チップから離れてチッ プに面しているダイパッドの後面が、隣接しているモールドの面と接触するよう になる。したがって、ダイパッドの後面がエポキシ樹脂によって被覆されなくな る。さらに、ダイパッドとチップとが移動することによってリードフレームスト リップが屈曲されてしまう。 発明の概要 完全にあるいはほとんど問題なくチップ装着場所を実質的に完全に封入できる ようにすることがこの発明の１つの目的である。 この発明のもう１つの目的は、チップ装着場所の封入中にチップ基板が大きく 屈曲されるのを回避することである。 説明が進むにつれ明らかになる他の目的と同様に、上述した目的はこの発明に よって達成される。 この発明の１つの態様は、集積回路チップのためのマウントに関するものであ る。このマウントは、チップの装着場所を有する基板を備えている。装着場所に は、チップを取り付けるための第一の面すなわち前面と、この前面から離れて前 面に面している第二の面すなわち後面とがある。装着場所には、この装着場所の 後面から突出した突起が設けられている。 この突起は、装着場所の後面に面しているモールドの面から離れた位置に装着 場所を保持するスペーサとして機能する。したがって、装着場所の実質的な全後 面が今や封入のためのアクセス可能となる。この突起は、さらに、基板を好まし くない屈曲に導く可能性のある動きを阻止する障害物としても機能する。 この発明のもう１つの態様は、集積回路パッケージを製作する方法に関するも のである。この方法は、集積回路チップを装着する装着場所を有する基板を提供 するステップを備えている。装着場所は、チップを取り付けるための第一面すな わち前面と、この前面から離れて前面に面している第二の面すなわち後面とを有 している。この方法には、装着場所の後面から突出した突起を形成するステップ も含まれている。 基板は、平面を画定するようにほぼ平坦であって良い。この場合には、装着場 所の前面がこの平面に向き合うように、この平面から装着場所を屈曲させるステ ップもこの方法に含めることができる。 前述した形成ステップは、突起が装着場所のほぼ中心となるような方法で実施 することが可能である。さらに、形成ステップには基板にディンプルを設けるス テップを含めることができる。 この方法には、更に、装着場所の前面に選択した集積回路チップを固定するス テップを含めることができる。このステップに続けて装着場所とチップとを封入 するステップを設けても良い。この封入ステップは、プラスチック、望ましくは エポキシ樹脂を用いて実行することができる。封止ステップには、装着場所とチ ップとを外部の周辺面を有する封入容器中に閉じ込めるステップと、突起を用い て、周辺面と装着場所の後面との間に間隔を設けるステップとを含めても良い。 以下の好ましい実施の形態の詳細な説明を添付の図面と共に読むと、この発明 のこの他の特徴と利点とが明らかとなるであろう。 図面の簡単な説明 図１は、良好な従来の集積回路パッケージの一部縦断面図である。 図２は、図１の集積回路の一部を構成する装着場所の一部平面図である。 図３は、粗悪な従来の集積回路パッケージの図１と同様な図である。 図４は、この発明による集積回路パッケージの図１と同様な図である。 好ましい実施の形態の説明 図１を参照すると、数字１は従来例の集積回路パッケージを全体的に表す。パ ッケージ１には、所定の平面中に在る平担な部分２ａを有するリードフレームス トリップすなわち基板２が含まれる。リードフレームストリップ２は、更に、凹 所すなわち陥没部３を画定するように平坦部２ａ面から屈曲された別の部分２ｂ を有する。 さらに図２も参照すると、リードフレームストリップ２の屈曲部２ｂは、リー ドフレームストリップ２の平坦部２ａに対して傾いている４個の側壁２ｃと、平 坦部２ａに全体的に平行な末端壁２ｄとを有している。側壁２ｃは、末端壁２ｄ をリードフレームストリップ２の平坦部２ａと連結する。側壁２ｃと末端壁２ｄ とは、凹所３の末端壁２ｄの向い側に位置して開かれている側を除いたすべての 側で凹所３の境界を画している。 末端壁２ｄは、リードフレームストリップ２の平坦部２ａの平面に面した前面 ２ｅと、この平面から離れて平面に面している後面２ｆとを有している。末端壁 ２ｄはダイパッドすなわち装着場所を構成し、集積回路チップ４はダイパッド２ ｄの前面２ｅ上に装着される。チップ４は、接着剤５に層によってダイパッド２ ｄに固定される。チップ４は凹所３に適合されており、ワイヤすなわちリード６ によってリードストリップ２の平坦部２ａと接続されている。 リードフレームストリップ２の平坦部２ａは、リードフレームストリップ２の 屈曲部２ｂに隣り合って配置されたセグメント２ｇを有している。セグメント２ ｇ，屈曲部２ｂ，チップ４及びワイヤ６は、プラスチック、望ましくはエポキシ 樹脂から成る封入容器７中に封入される。屈曲部２ｂ，チップ４及びワイヤ６は 、パッケージ１が良好な集積回路パッケージを構成するように、封入容器７によ って完全に取り囲まれている。 集積回路パッケージ１を作製するために、当初から平坦なリードフレームスト リップ２をダイパッド２ｄと共に屈曲部２ｂを生成するように形成される。チッ プ４は、凹所３の開いている側から凹所３に挿入され、接着剤によりダイパッド ２ｄの前面２ｅに固定される。次に、チップ４はワイヤ６を介してリードフレー ムストリップ２の平坦部２ａに接続される。 一旦チップ４がダイパッド２ｄに取り付けられリードフレームストリップ２の 平坦部２ａにワイヤにより接続されると、屈曲部２ｂ，チップ４及びワイヤ６は 、屈曲部２ｂに隣接する平坦なリードフレームセグメント２ｇと共に、モールド 中に置かれる。モールドが閉じられ、流動可能状態にあるエポキシ樹脂がモール ド中に注入され、セグメント２ｇ，屈曲部２ｂ，チップ４及びワイヤ６を封入す る。 エポキシ樹脂が封入容器７を構成するように固くなった後に、モールドが開かれ 、封入されたセグメント２ｇ，屈曲部２ｂ，チップ４及びワイヤ６と共に封入容 器７を取り除く。 屈曲部２ｂは、チップ４，ワイヤ６及び屈曲部２ｂの後面２ｆがモールドの内 面から隔てられるように、モールド中に置かれる。このことは、注入されたエポ キシ樹脂が、屈曲部２ｂ，チップ４及びワイヤ６を完全に取り囲むことができる ようにすることを意図したものである。しかしながら、実際には、成形中所望の 位置に屈曲部２ｂを保持することは極めて困難である。屈曲部２ｂは、屈曲部２ ｂの後面２ｆが、後面２ｆに面しているモールドの内面と接触するようになる方 向に移動する傾向がある。 図３は屈曲部２ｂの移動の結果を示す。同図において、図１におけると同一の 参照数字が同様の要素を識別するのに用いられている。屈曲部２ｂの後面２ｆ上 にはエポキシ樹脂の層は何ら形成されておらず、後面２ｆは露出されている。さ らに、屈曲部２ｂの側壁２ｃ及び末端壁２ｄは、屈曲部２ｂに隣接する平坦なリ ードフレームセグメント２ｇと同様に、屈曲されて変形している。 この発明による集積回路パッケージ１１を図４に示す。同図において、接頭辞 １を付した他は図１におけるのと同一の参照数字が同様な要素を表示するのに用 いられている。 集積回路パッケージ１１は、パッケージ１１のダイパッド１２ｄが突起１８を 備えている点において集積回路パッケージ１と異なっている。突起１８は、ダイ パッド１２ｄの後面１２ｆから突出している。封入容器１７は、ダイパッド１２ ｄの後面１２ｆと向き合いかつそこから隔てられている外部の周辺表面部１７ａ を有し、突起１８はダイパッド１２ｄの後面１２ｆから外部の周辺表面部１７ａ まで延びている。ダイパッド１２ｄの中心部にある突起１８はダイパッド１２ｄ の屈曲セグメントすなわちダイパッド１２ｄ上のディンプルを構成している。 この発明の集積回路パッケージ１１を製造する方法には、従来の集積回路パッ ケージ１について上に概説した全てのステップが含まれる。しかし、集積回路パ ッケージ１１を製造する方法には、ダイパッド１２ｄ上に突起１８を形成する追 加のステップが含まれる。図に示したように、チップ１４をダイパッド１２ｄに 接着する接着剤１５を、突起１８により画定される陥没部に充填することができ る。 ダイパッド１２ｄを封止のためにモールド中に載置し、ダイパッド１２ｄの後 面１２ｆに面しているモールドの内面方向にダイパッド１２が動き始めると、突 起１８の先端がこのモールドの内面に接触し、それによりダイパッド１２ｄがモ ールドの対向している面方向にそれ以上移動することが阻止される。突起１８は 、ダイパッド１２ｄの後面１２ｆをこの後面１２ｆに面するモールドの内面から 所定の距離に維持するスペーサとして機能する。突起１８は、ダイパッド１２ｄ がリードフレーム１２が変形してしまう程度まで移動することを阻止するストッ パとしての機能も果たす。 突起１８は、ダイパッド１２ｄに隣接するエポキシ樹脂の層の厚さを正確に制 御することを、ほとんどないしは完全に損傷の危険なしに、可能にする。さらに 、突起１８はチップ１４とワイヤ１６から十分に離れているので、突起１８は封 止の上で何ら有害な効果をおよぼさない。突起１８により、また、高価な集積回 路回路パッケージに対する高歩留まりを達成することが可能となる。 この発明に関し、その好ましい実施の形態に関して特定のものを図示し説明し たが、この発明の精神と範囲とから離れることなく、形及び詳細な点について変 更できることは当業者に理解可能である。
【手続補正書】 【提出日】平成１３年８月１４日（２００１．８．１４） 【補正内容】 請求の範囲 ［請求項１］ 第１の面と該第１の面から離れて該第１の面に面している第 ２の面を有する装着場所の在る一体型自己支持基板と、 前記第２の面から突出した単一の尖った突起を備えたことにより特徴付けられ る前記装着場所の前記第１の面に固定された集積回路チップと、 前記装着場所及び前記チップのためのプラスチック製封入容器とを備え、 前記プラスチック製容器が外部周辺面を有し、前記第２の面が前記外部周辺面 から隔てられており、前記尖った突起が前記第２の面から延びて前記プラスチッ ク製封入容器の前記外部周辺面と接触し、前記基板がある平面内に在る第１の部 分と該平面から屈曲し前記装着場所を含む第２の部分とを有し、前記装着場所の 前記第１の面が前記平面と隔てられ、前記突起が前記装着場所の実質的な中心に 在ることを特徴とする集積回路パッケージ。 ［請求項２］ 前記突起が前記基板中にディンプルを備えたことを特徴とす る請求項１記載の集積回路パッケージ。 ［請求項３］ 前記封入容器がエポキシ樹脂を含む樹脂で形成されてなるこ とを特徴とする請求項１記載の集積回路パッケージ。

Claims (1)

  1. 【特許請求の範囲】 請求項１． チップを取り付けるための第１の面と該第１の面から離れて該第１ の面に面している第２の面とを有するチップ装着場所の在る基板であって、該装 着場所に前記第２の面から突出した突起を備えている基板を有していることを特 徴とする集積回路チップのためのマウント。 請求項２． 前記基板が平面を画定する第１の部分と該平面から曲げられていて かつ前記装着場所を含む第２の部分とを有し、前記装着場所の前記第１の面が前 記平面に面していることを特徴とする請求項１記載のマウント。 請求項３． 前記突起が前記装着場所に関してほぼ中心に在ることを特徴とする 請求項１記載のマウント。 請求項４． 前記突起が前記基板中のディンプルを備えたことを特徴とする請求 項１記載のマウント。 請求項５． 第１の面と該第１の面から離れて該第１の面に面している第２の面 とを有する装着場所の在る基板と、 前記第２の面から突出した突起の在る前記装着場所の前記第１の面に固定され た集積回路チップとを備えたことを特徴とする集積回路パッケージ。 請求項６． 前記基板が平面を画定する第１の部分と該平面から曲げられていて かつ前記装着場所を含む第２の部分とを有し、前記装着場所の前記第１の面が前 記平面に面していることを特徴とする請求項５記載のパッケージ。 請求項７． 前記突起が前記装着場所に関してほぼ中心に在ることを特徴とする 請求項５記載のパッケージ。 請求項８． 前記突起が前記基板中のディンプルを備えたことを特徴とする請求 項５記載のパッケージ。 請求項９． 前記装着場所と前記チップとの封入容器を更に備えたことを特徴と する請求項５記載のパッケージ。 請求項１０． 前記封入容器がプラスチックから成ることを特徴とする請求項９ 記載のパッケージ。 請求項１１． 前記封入容器がエポキシ樹脂から成ることを特徴とする請求項９ 記載のパッケージ。 請求項１２． 前記封入容器が外部周辺面を有し、前記第２の面が該周辺面から 隔てられており、前記突起が前記第２の面から該周辺面まで延びていることを特 徴とする請求項９記載のパッケージ。 請求項１３． チップを取り付けるための第１の面と該第１の面から離れて該第 １の面に面している第２の面とを有する集積回路チップ装着場所の在る基板を提 供するステップと、 前記第２の面から突出した突起を形成するステップとを備えたことを特徴とす る集積回路パッケージの製造方法。 請求項１４． 前記基板が平面を画定し、かつ前記装着場所の前記第１の面が前 記平面に面するように前記装着場所を該平面から曲げるステップを更に備えたこ とを特徴とする請求項１３記載の方法。 請求項１５． 前記形成ステップが、前記突起を前記装着場所に関してほぼ中心 とするステップを含むこと特徴とする請求項１３記載の方法。 請求項１６． 前記形成ステップが、前記基板にディンプルを形成するステップ を含むことを特徴とする請求項１３記載の方法。 請求項１７． 前記装着場所の前記第１の面に選択したチップを固定するステッ プを更に備えたことを特徴とする請求項１３記載の方法。 請求項１８． 前記装着場所及び前記選択したチップを封入するステップを更に 備えたことを特徴とする請求項１７記載の方法。 請求項１９． 前記封入ステップがプラスチックを用いて実行されることを特徴 とする請求項１８記載の方法。 請求項２０． 前記封入ステップがエポキシ樹脂を用いて実行されることを特徴 とする請求項１８記載の方法。 請求項２１． 前記封入ステップが、外部周辺面を有する封入容器中に前記装着 場所と前記選択したチップとを閉じ込めるステップと、前記突起を用いて前記周 辺面から前記第２の面を隔てるステップを含むことを特徴とする請求項１８記載 の方法。
JP51376296A 1994-10-18 1995-10-13 集積回路パッケージ及びその製造方法 Pending JP2002515176A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/324,717 1994-10-18
US08/324,717 US5578871A (en) 1994-10-18 1994-10-18 Integrated circuit package and method of making the same
PCT/IB1995/001018 WO1996013054A2 (en) 1994-10-18 1995-10-13 Integrated circuit package and method of making the same

Publications (1)

Publication Number Publication Date
JP2002515176A true JP2002515176A (ja) 2002-05-21

Family

ID=23264783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51376296A Pending JP2002515176A (ja) 1994-10-18 1995-10-13 集積回路パッケージ及びその製造方法

Country Status (4)

Country Link
US (1) US5578871A (ja)
JP (1) JP2002515176A (ja)
KR (1) KR100428271B1 (ja)
WO (1) WO1996013054A2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3420827B2 (ja) * 1994-04-28 2003-06-30 ローム株式会社 半導体集積回路装置の製造方法及びリードフレーム
JPH09153586A (ja) * 1995-12-01 1997-06-10 Texas Instr Japan Ltd 半導体装置、その製造方法、及びリードフレーム
KR100214544B1 (ko) * 1996-12-28 1999-08-02 구본준 볼 그리드 어레이 반도체 패키지
TW398057B (en) * 1998-07-30 2000-07-11 Siliconware Precision Industries Co Ltd A semiconductor device that has a chip seat with a bend part
US6303985B1 (en) * 1998-11-12 2001-10-16 Micron Technology, Inc. Semiconductor lead frame and package with stiffened mounting paddle
JP3602997B2 (ja) * 1999-12-15 2004-12-15 松下電器産業株式会社 半導体装置及び半導体装置の製造方法
TW541672B (en) * 2001-11-09 2003-07-11 Advanced Semiconductor Eng Semiconductor chip manufacturing method, its product and leadframe
JP2003197663A (ja) * 2001-12-28 2003-07-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
DE10247610A1 (de) * 2002-10-11 2004-04-29 Micronas Gmbh Elektronisches Bauelement mit einem Systemträger
US20040113240A1 (en) * 2002-10-11 2004-06-17 Wolfgang Hauser An electronic component with a leadframe
JP2008085002A (ja) * 2006-09-27 2008-04-10 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US7821116B2 (en) * 2007-02-05 2010-10-26 Fairchild Semiconductor Corporation Semiconductor die package including leadframe with die attach pad with folded edge
US20090152683A1 (en) * 2007-12-18 2009-06-18 National Semiconductor Corporation Rounded die configuration for stress minimization and enhanced thermo-mechanical reliability
US7808089B2 (en) * 2007-12-18 2010-10-05 National Semiconductor Corporation Leadframe having die attach pad with delamination and crack-arresting features
US8455988B2 (en) * 2008-07-07 2013-06-04 Stats Chippac Ltd. Integrated circuit package system with bumped lead and nonbumped lead
US20100123230A1 (en) * 2008-11-20 2010-05-20 Frederick Rodriguez Dahilig Integrated circuit packaging system having bumped lead and method of manufacture thereof
US9076776B1 (en) * 2009-11-19 2015-07-07 Altera Corporation Integrated circuit package with stand-off legs

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4803540A (en) * 1986-11-24 1989-02-07 American Telephone And Telegraph Co., At&T Bell Labs Semiconductor integrated circuit packages
JPH01185958A (ja) * 1988-01-21 1989-07-25 Nec Corp モールド型半導体装置
JPH02117162A (ja) * 1988-10-27 1990-05-01 Matsushita Electron Corp 半導体装置
JPH0547979A (ja) * 1991-08-21 1993-02-26 Nec Corp 樹脂封止型半導体装置
US5389739A (en) * 1992-12-15 1995-02-14 Hewlett-Packard Company Electronic device packaging assembly

Also Published As

Publication number Publication date
WO1996013054A2 (en) 1996-05-02
KR100428271B1 (ko) 2004-07-12
KR970700369A (ko) 1997-01-08
US5578871A (en) 1996-11-26

Similar Documents

Publication Publication Date Title
US6410979B2 (en) Ball-grid-array semiconductor device with protruding terminals
KR970006533B1 (ko) 반도체장치 및 그 제조방법
JP2002515176A (ja) 集積回路パッケージ及びその製造方法
JP3163961B2 (ja) 半導体装置
US5233222A (en) Semiconductor device having window-frame flag with tapered edge in opening
KR100373566B1 (ko) 히트 스프레더에 결합되며 반도체 소자가 탑재되는아일랜드를 구비하는 수지-봉지형 반도체 장치
US5715593A (en) Method of making plastic-packaged semiconductor integrated circuit
CN100541748C (zh) 引线框架、半导体芯片封装、及该封装的制造方法
JP2004153220A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JPH11260987A (ja) ヒートスプレッドを有するリードフレーム及び同リードフレームを用いた半導体パッケージ
KR20050104707A (ko) 반도체 칩 패키지와 그 제조 방법
JPH0815165B2 (ja) 樹脂絶縁型半導体装置の製造方法
US5963782A (en) Semiconductor component and method of manufacture
EP2545584B1 (en) Package having spaced apart heat sink
JPS63296252A (ja) 樹脂封止型半導体装置
KR100237912B1 (ko) 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법
US20120241932A1 (en) Semiconductor device
KR100373891B1 (ko) 반도체장치
KR100431501B1 (ko) 고전력 패키지 구조 및 제조 방법
JP2000304638A (ja) センサチップの接合構造
KR19990086280A (ko) 반도체 패키지
KR20010061847A (ko) 열방출형 반도체 패키지 및 이 패키지가 실장된 메모리 모듈
JP2814006B2 (ja) 電子部品搭載用基板
JP3805733B2 (ja) 半導体装置の製造方法
KR100282414B1 (ko) 바텀 리디드 타입의 브이·씨·에이 패키지

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040525