JPS63296252A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPS63296252A JPS63296252A JP13425587A JP13425587A JPS63296252A JP S63296252 A JPS63296252 A JP S63296252A JP 13425587 A JP13425587 A JP 13425587A JP 13425587 A JP13425587 A JP 13425587A JP S63296252 A JPS63296252 A JP S63296252A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- lead frame
- frame
- semiconductor device
- sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229920005989 resin Polymers 0.000 title claims abstract description 32
- 239000011347 resin Substances 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000007789 sealing Methods 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 abstract description 9
- 238000005452 bending Methods 0.000 abstract description 5
- 230000009977 dual effect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000001721 transfer moulding Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は樹脂封止型半導体装置に関し、特に封止樹脂
外部のリードフレームの端部を封止樹脂底面に合わせた
樹脂封止型半導体装置に関するものである。
外部のリードフレームの端部を封止樹脂底面に合わせた
樹脂封止型半導体装置に関するものである。
[従来の技術]
一般的に半導体素子は小さくまた複雑な構造となってい
て壊れやすい上、外気特に湿気の影響を受けやすいので
パッケージに入れ保護して使うことが多い。パッケージ
の理想型は外気の侵入を完全に遮断できる金属やセラミ
ックを使用した気密封止型であるが、量産性や材料価格
の問題があるため主にエポキシ樹脂を使用する樹脂封止
型が開発され現在はこれらが主流となっている。
て壊れやすい上、外気特に湿気の影響を受けやすいので
パッケージに入れ保護して使うことが多い。パッケージ
の理想型は外気の侵入を完全に遮断できる金属やセラミ
ックを使用した気密封止型であるが、量産性や材料価格
の問題があるため主にエポキシ樹脂を使用する樹脂封止
型が開発され現在はこれらが主流となっている。
この樹脂封止型の1つとして開発されたものがD I
P (dual 1n11no package )の
略称で呼ばれているデュアルインライン型パッケージで
ある。
P (dual 1n11no package )の
略称で呼ばれているデュアルインライン型パッケージで
ある。
一方、電子機器のさらの小型化、薄型化、軽量化の要求
に対して開発されたものとしてフラットパック型パッケ
ージが増加してきている。
に対して開発されたものとしてフラットパック型パッケ
ージが増加してきている。
第4図は上記両パッケージによる樹脂封止型半導体装置
の特徴を比較した図である。
の特徴を比較した図である。
図を参照して、デュアルインライン型パッケージ8では
封止樹脂1の両側からリードフレーム2が突設され、下
部方向に折曲げられた形状となっている。その実装方法
は、プリント基板10に設けられた開孔9に折曲げられ
たリードフレーム2の先端が挿入され、プリント基板1
0の裏側ではんだ付けすることによって装着する。一方
、フラットパック型パッケージ7では封止樹脂の両側か
らリードフレームが突設されるのはデュアルインライン
型と同様であるが、そのリードフレームの曲げ方の形状
を変え、リードフレームの端部を封止樹脂1の底面と同
一平面となるように加工する。
封止樹脂1の両側からリードフレーム2が突設され、下
部方向に折曲げられた形状となっている。その実装方法
は、プリント基板10に設けられた開孔9に折曲げられ
たリードフレーム2の先端が挿入され、プリント基板1
0の裏側ではんだ付けすることによって装着する。一方
、フラットパック型パッケージ7では封止樹脂の両側か
らリードフレームが突設されるのはデュアルインライン
型と同様であるが、そのリードフレームの曲げ方の形状
を変え、リードフレームの端部を封止樹脂1の底面と同
一平面となるように加工する。
この場合の実装方法は、プリント基板10には開孔は不
要でプリント基板10の回路上に直接本体とともにリー
ドフレーム2を設置し、高温雰囲気状態に置くことによ
って装着する。
要でプリント基板10の回路上に直接本体とともにリー
ドフレーム2を設置し、高温雰囲気状態に置くことによ
って装着する。
したがって、図に示すごとく両パッケージの装着状況を
比較すると、フラットパック型パッケージ7の方がプリ
ント基板の占有面積は小さく、し、かも取付は高さも低
くて済むのでより「軽薄短小」の流れに沿うものと考え
られ、今後の品種および数量の増加が見込まれる。
比較すると、フラットパック型パッケージ7の方がプリ
ント基板の占有面積は小さく、し、かも取付は高さも低
くて済むのでより「軽薄短小」の流れに沿うものと考え
られ、今後の品種および数量の増加が見込まれる。
第5図は従来のフラットパック型の樹脂封止型半導体装
置の斜視図であり、第6図は第5図の■−Vt断面図で
あり、第7図はその樹脂封止前の斜視図である。
置の斜視図であり、第6図は第5図の■−Vt断面図で
あり、第7図はその樹脂封止前の斜視図である。
第5図〜第7図を参照して、従来装置の構成および製造
方法について説明する。
方法について説明する。
各機能が作り込まれた半導体素子4をタイバ6に固定さ
れたグイフレーム3上に載置した後、半導体素子4上の
ポンディングパッド部とタイバ6に同じく固定されたリ
ードフレーム2とをボンディングワイヤ5によって結線
する。次にトランスファ成形法等によりリードフレーム
2の外方端の一部のみを残して所定の形状に封止樹脂1
にて封止した後、タイバ6の不要部(斜線部)をカット
して除去する。さらに封止樹脂1から外方に突設した平
面状のリードフレーム2は、その端部の面が封止樹脂の
底面と同一面となるように所定の形状に曲げ加工するこ
とで装置が完成する。
れたグイフレーム3上に載置した後、半導体素子4上の
ポンディングパッド部とタイバ6に同じく固定されたリ
ードフレーム2とをボンディングワイヤ5によって結線
する。次にトランスファ成形法等によりリードフレーム
2の外方端の一部のみを残して所定の形状に封止樹脂1
にて封止した後、タイバ6の不要部(斜線部)をカット
して除去する。さらに封止樹脂1から外方に突設した平
面状のリードフレーム2は、その端部の面が封止樹脂の
底面と同一面となるように所定の形状に曲げ加工するこ
とで装置が完成する。
[発明が解決しようとする問題点]
上起のような従来のフラットパック型の樹脂封、正型半
導体装置では、樹脂封止した後リードフレームを精度良
く加工せねばならず、またリードフレームが封止樹脂の
側面から突設しているため装置の占有面積のさらなる縮
小化には適さず、しかも封止樹脂の外部でリードフレー
ムが曲がっているため変形しやすく折れやすいという問
題点があった。
導体装置では、樹脂封止した後リードフレームを精度良
く加工せねばならず、またリードフレームが封止樹脂の
側面から突設しているため装置の占有面積のさらなる縮
小化には適さず、しかも封止樹脂の外部でリードフレー
ムが曲がっているため変形しやすく折れやすいという問
題点があった。
この発明はかかる問題点を解決するためになされたもの
で、フラットパック型の利点はそのままに、外部のリー
ドフレームの曲げ加工を不要としてその損傷を受けにく
い構造とし、さらに装置の占有面積をより縮小化する樹
脂封止型半導体装置を提供することを目的とする。
で、フラットパック型の利点はそのままに、外部のリー
ドフレームの曲げ加工を不要としてその損傷を受けにく
い構造とし、さらに装置の占有面積をより縮小化する樹
脂封止型半導体装置を提供することを目的とする。
[問題点を解決するための手段]
この発明に係る樹脂封止型半導体装置は、外部リードフ
レームを封止樹脂の底部から露出させたものである。
レームを封止樹脂の底部から露出させたものである。
[作用]
この発明においては、外部リードを封止樹脂の底部から
露出させるので樹脂封止後のリードフレームの曲げ加工
は不要となり、また曲げ加工部の不要な長さがなくなる
ためリードフレームは損傷を受けにくくなり、かつ装置
の占有面積をより縮小化することができる。
露出させるので樹脂封止後のリードフレームの曲げ加工
は不要となり、また曲げ加工部の不要な長さがなくなる
ためリードフレームは損傷を受けにくくなり、かつ装置
の占有面積をより縮小化することができる。
[実施例]
第1図はこの発明の一実施例を示す樹脂封止型半導体装
置の斜視図であり、第2図は第1図の■−■断面図であ
り、第3図はその樹脂封止前の斜視図である。
置の斜視図であり、第2図は第1図の■−■断面図であ
り、第3図はその樹脂封止前の斜視図である。
第1図〜第3図を参照して、この発明による装置の構成
および製造方法について説明する。
および製造方法について説明する。
まず、タイバ6にて固定されたリードフレーム2の樹脂
封止される部分を断面1状に前もって加工し、加工され
たリードフレーム2に対応した位置関係にグイフレーム
3の高さが設定されて同じくタイバ6に固定される。次
に各機能が作り込まれた半導体素子4をグイフレーム3
上に載置した後、半導体素子4上のボンディングパット
部とリードフレーム2の断面1状の上面とをボンディン
グワイヤ5にて結線する。さらにトランスファ成形法等
により、所定の形状に封止樹脂1にて封止した後タイバ
6の不要部(斜線部)をカットして除去することによっ
て装置が完成する。
封止される部分を断面1状に前もって加工し、加工され
たリードフレーム2に対応した位置関係にグイフレーム
3の高さが設定されて同じくタイバ6に固定される。次
に各機能が作り込まれた半導体素子4をグイフレーム3
上に載置した後、半導体素子4上のボンディングパット
部とリードフレーム2の断面1状の上面とをボンディン
グワイヤ5にて結線する。さらにトランスファ成形法等
により、所定の形状に封止樹脂1にて封止した後タイバ
6の不要部(斜線部)をカットして除去することによっ
て装置が完成する。
完成した装置は、その底面に露出したリードフレーム2
をプリント基板の所定の回路上に直接設置し、プリント
基板とともに高温雰囲気に置くことによって装着される
。
をプリント基板の所定の回路上に直接設置し、プリント
基板とともに高温雰囲気に置くことによって装着される
。
なお、上記実施例では、封止樹脂内部に含まれるリード
フレーム2の断面形状を“1”としたが、ボンディング
ワイヤが適切に結線できるものであれば他の断面形状で
あっても同様の効果を奏する。
フレーム2の断面形状を“1”としたが、ボンディング
ワイヤが適切に結線できるものであれば他の断面形状で
あっても同様の効果を奏する。
また、上記実施例では、露出したリードフレームの端部
を封止樹脂の側面と一致させているが、プリント基板と
の関係や装着要領等によっては封止樹脂の側面より突き
出す形状としてもよいし、また封止樹脂の側面には露出
しないような形状としてもよい。
を封止樹脂の側面と一致させているが、プリント基板と
の関係や装着要領等によっては封止樹脂の側面より突き
出す形状としてもよいし、また封止樹脂の側面には露出
しないような形状としてもよい。
[発明の効果]
この発明は以上説明したとおり、外部リードフレームを
封止樹脂の底面に露出させたので、封止後のリードフレ
ームの曲げ加工は不要となり、そのため封止樹脂からの
突き出し長さは短くなって装置の占有面積の縮小化に寄
与する。しかも、外部リードフレームの突き出し長さが
短くなり曲げ加工が不要となることは、損傷を受けにく
くなるばかりではなく、曲げ加工による装置内部への歪
み等の影響がなくなるのでより一層信頼のおける樹脂封
止型半導体装置となる効果がある。
封止樹脂の底面に露出させたので、封止後のリードフレ
ームの曲げ加工は不要となり、そのため封止樹脂からの
突き出し長さは短くなって装置の占有面積の縮小化に寄
与する。しかも、外部リードフレームの突き出し長さが
短くなり曲げ加工が不要となることは、損傷を受けにく
くなるばかりではなく、曲げ加工による装置内部への歪
み等の影響がなくなるのでより一層信頼のおける樹脂封
止型半導体装置となる効果がある。
第1図はこの発明の一実施例を示す斜視図、第2図は第
1図の■−■断面図、第3図はこの発明による装置の樹
脂封止前の斜視図、第4図はフラットパック型パッケー
ジとデュアルインライン型パッケージとによる樹脂封止
型半導体装置の特徴を比較した図、第5図は従来のフラ
ットパック型の半導体装置の斜視図、第6図は第5図の
Vl−Vl断面図、第7図は第5図に示す装置の樹脂封
止前の斜視図である。 図において、1は封止樹脂、2はリードフレーム、7は
フラットパック型パッケージである。 なお、各図中同一符号は同一または相当部分を示す。 お1ワ ゝ3 高 3図 10、 ブシント基々(
1図の■−■断面図、第3図はこの発明による装置の樹
脂封止前の斜視図、第4図はフラットパック型パッケー
ジとデュアルインライン型パッケージとによる樹脂封止
型半導体装置の特徴を比較した図、第5図は従来のフラ
ットパック型の半導体装置の斜視図、第6図は第5図の
Vl−Vl断面図、第7図は第5図に示す装置の樹脂封
止前の斜視図である。 図において、1は封止樹脂、2はリードフレーム、7は
フラットパック型パッケージである。 なお、各図中同一符号は同一または相当部分を示す。 お1ワ ゝ3 高 3図 10、 ブシント基々(
Claims (2)
- (1)封止樹脂外部のリードフレームの端部を前記封止
樹脂の端面と同一平面とする樹脂封止型半導体装置にお
いて、 前記リードフレームの一部を前記封止樹脂の底部に露出
させたことを特徴とする、樹脂封止型半導体装置。 - (2)前記封止樹脂内部のリードフレームを断面■状に
加工する、特許請求の範囲第1項記載の樹脂封止型半導
体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13425587A JPS63296252A (ja) | 1987-05-27 | 1987-05-27 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13425587A JPS63296252A (ja) | 1987-05-27 | 1987-05-27 | 樹脂封止型半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63296252A true JPS63296252A (ja) | 1988-12-02 |
Family
ID=15124022
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13425587A Pending JPS63296252A (ja) | 1987-05-27 | 1987-05-27 | 樹脂封止型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63296252A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5428248A (en) * | 1992-08-21 | 1995-06-27 | Goldstar Electron Co., Ltd. | Resin molded semiconductor package |
US5512781A (en) * | 1992-12-01 | 1996-04-30 | Kabushiki Kaisha Toshiba | Semiconductor package device for super high-frequency band |
FR2755540A1 (fr) * | 1996-10-01 | 1998-05-07 | Int Rectifier Corp | Cadre conducteur a fils de connexion, boitier le comportant et son procede de fabrication |
US5856212A (en) * | 1994-05-11 | 1999-01-05 | Goldstar Electron Co., Ltd. | Method of producing semiconductor package having solder balls |
USRE36097E (en) * | 1991-11-14 | 1999-02-16 | Lg Semicon, Ltd. | Semiconductor package for a semiconductor chip having centrally located bottom bond pads |
US5969416A (en) * | 1997-09-19 | 1999-10-19 | Samsung Aerospace Industries, Ltd. | Ball grid array semiconductor package |
JP2002049334A (ja) * | 1999-11-01 | 2002-02-15 | Rohm Co Ltd | 発光表示装置およびその製造方法 |
KR100379558B1 (ko) * | 1999-12-01 | 2003-04-10 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그 제조 방법 |
US7056764B2 (en) | 2001-09-10 | 2006-06-06 | Infineon Technologies Ag | Electronic sensor device and method for producing the electronic sensor device |
-
1987
- 1987-05-27 JP JP13425587A patent/JPS63296252A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE36097E (en) * | 1991-11-14 | 1999-02-16 | Lg Semicon, Ltd. | Semiconductor package for a semiconductor chip having centrally located bottom bond pads |
USRE37413E1 (en) | 1991-11-14 | 2001-10-16 | Hyundai Electronics Industries Co., Ltd. | Semiconductor package for a semiconductor chip having centrally located bottom bond pads |
US5428248A (en) * | 1992-08-21 | 1995-06-27 | Goldstar Electron Co., Ltd. | Resin molded semiconductor package |
US5512781A (en) * | 1992-12-01 | 1996-04-30 | Kabushiki Kaisha Toshiba | Semiconductor package device for super high-frequency band |
US5856212A (en) * | 1994-05-11 | 1999-01-05 | Goldstar Electron Co., Ltd. | Method of producing semiconductor package having solder balls |
FR2755540A1 (fr) * | 1996-10-01 | 1998-05-07 | Int Rectifier Corp | Cadre conducteur a fils de connexion, boitier le comportant et son procede de fabrication |
US5969416A (en) * | 1997-09-19 | 1999-10-19 | Samsung Aerospace Industries, Ltd. | Ball grid array semiconductor package |
JP2002049334A (ja) * | 1999-11-01 | 2002-02-15 | Rohm Co Ltd | 発光表示装置およびその製造方法 |
KR100379558B1 (ko) * | 1999-12-01 | 2003-04-10 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그 제조 방법 |
US7056764B2 (en) | 2001-09-10 | 2006-06-06 | Infineon Technologies Ag | Electronic sensor device and method for producing the electronic sensor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6175149B1 (en) | Mounting multiple semiconductor dies in a package | |
US6410979B2 (en) | Ball-grid-array semiconductor device with protruding terminals | |
US6297547B1 (en) | Mounting multiple semiconductor dies in a package | |
US7489021B2 (en) | Lead frame with included passive devices | |
JP2000133767A (ja) | 積層化半導体パッケ―ジ及びその製造方法 | |
JPH07273268A (ja) | 半導体パッケージ及び半導体パッケージ用リードフレーム | |
JPS634950B2 (ja) | ||
KR19980032479A (ko) | 표면 설치 to-220 패키지 및 그의 제조 공정 | |
JPS63296252A (ja) | 樹脂封止型半導体装置 | |
US6541856B2 (en) | Thermally enhanced high density semiconductor package | |
JPS61258458A (ja) | 樹脂封止ic | |
US20020135050A1 (en) | Semiconductor device | |
KR910000018B1 (ko) | 리이드프레임을 갖춘 반도체장치 및 그 제조방법 | |
KR100291511B1 (ko) | 멀티 칩 패키지 | |
JPS6116702Y2 (ja) | ||
KR100819794B1 (ko) | 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법 | |
JPH0653399A (ja) | 樹脂封止型半導体装置 | |
KR19990034731A (ko) | 리드 온 칩형 리드 프레임과 그를 이용한 패키지 | |
KR0148203B1 (ko) | 리드 프레임의 내부 리드 설계 방법 | |
KR100321149B1 (ko) | 칩사이즈 패키지 | |
JPH04215465A (ja) | 半導体装置 | |
JPS62105458A (ja) | 半導体装置用パツケ−ジ | |
JPH0366150A (ja) | 半導体集積回路装置 | |
JPS63110662A (ja) | Icパツケ−ジ | |
JPH01255259A (ja) | 樹脂封止型半導体装置 |