JPH07273268A - 半導体パッケージ及び半導体パッケージ用リードフレーム - Google Patents

半導体パッケージ及び半導体パッケージ用リードフレーム

Info

Publication number
JPH07273268A
JPH07273268A JP5086095A JP5086095A JPH07273268A JP H07273268 A JPH07273268 A JP H07273268A JP 5086095 A JP5086095 A JP 5086095A JP 5086095 A JP5086095 A JP 5086095A JP H07273268 A JPH07273268 A JP H07273268A
Authority
JP
Japan
Prior art keywords
semiconductor package
lead frame
lead
leads
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5086095A
Other languages
English (en)
Inventor
Deog Soo Son
スー ソン デオク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd, Goldstar Electron Co Ltd filed Critical LG Semicon Co Ltd
Publication of JPH07273268A publication Critical patent/JPH07273268A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】半導体チップの電気的信号伝達経路であるリー
ドフレームの外部リードをパッケージ底部の中央部に設
置し、実装面積を最小化することが可能な半導体パッケ
ージ及びリードフレームを提供する。 【構成】半導体チップ１と、半導体チップ１を保持する
チップパドル２１と、複数の内部リード２２と該内部リ
ードから延伸された複数の外部リード２３とからなるリ
ードフレームと、半導体チップ１と内部リード２２とを
接続する金属ワイヤ３と、半導体チップ１と内部リード
２２と金属ワイヤ３とを密封する封止体４とからなり、
外部リード２３は封止体４の下面中央部に１定間隔に配
列された半導体パッケージ；半導体チップ１に接続され
た内部リード２２と、内部リード２２から延伸されプリ
ント配線基板に接続される外部リード２３とからなり、
外部リード２３は内部リード２２の内側端部から下向き
に折り曲げて形成されているリードフレームからなる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体パッケージ及び半
導体パッケージ用リードフレームに関し、特にリードフ
レームの外部リードを半導体パッケージ底部の中央部に
設置して、プリント配線基板上に実装した場合に半導体
チップが占める面積を最小化することが可能な半導体パ
ッケージ及び半導体パッケージ用リードフレームに関す
る。
【０００２】
【従来の技術】通常のプラスチック製半導体パッケージ
は、ウエーハ製造工程後に鋸引きにより半導体チップを
個々に分離する工程と、分離された半導体チップをリー
ドフレームのパドル上に取り付ける工程と、半導体チッ
プのワイヤーボンディングパッドを取り付ける工程と、
電気的接続用の内部リードを取り付ける工程と、上記半
導体チップとリードフレームの内部リードを含む一定の
面積をエポキシモルディングコンパウンド等の樹脂（以
下封止体と呼ぶ。）でモルディングする工程とを含む工
程によって製造される。
【０００３】一般の半導体パッケージには種々のタイプ
があるが、これらのうちのポピュラーなタイプを図５〜
７に示す。
【０００４】図５は、Ｊ型リードパッケージ（ＳＯＪ
型）を、図６はガルウイング型リードパッケージを、図
７はもう１つのＪ型リードパッケージをそれぞれ示す。
これらのパッケージタイプは、封止体の両側面または４
側面に位置するリードフレームの外部リードの曲げ形状
に従って分類されている。
【０００５】ＳＯＪ型リード半導体パッケージ及びガル
ウイング型リード半導体パッケージは、プリント配線基
板の表面にそのまま実装可能な表面実装型半導体パッケ
ージであり、一方、図示されていないが、基板のリード
挿入孔にリードを挿入してはんだ付けして固定するスル
ーホールタイプのＤＩＰ（デュアルインラインパッケー
ジ型）、ＳＩＰ、ＺＩＰ、ＱＵＩＰタイプ等の半導体パ
ッケージがある。
【０００６】このような半導体パッケージの構造は、少
なくとも１つの半導体チップ１と、上記半導体チップ１
を保持するチップパドル２ａと、上記半導体チップ１の
外部への電気的な信号伝達経路をなすリードフレーム２
の部品であって、チップへワイヤボンディングされてい
る複数の内部リード２ｂと外部リード２ｃと、上記半導
体チップ１とリードフレーム２の内部リード２ｂとを電
気的に接続する複数の金属ワイヤ３と、上記半導体チッ
プ１と上記リードフレーム２の内部リード２ｂと上記金
属ワイヤ３とを密封し保護する封止体４とを含む。
【０００７】このように構成される一般の半導体パッケ
ージは、封止体４の両側面または４側面に位置している
リードフレーム２の外部リード２ｃを、プリント配線基
板（図示せず）の所定のパターンに一致させてプリント
配線基板の上にそのままはんだ付けして実装される。
【０００８】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体パッケージにおいては、半導体チップ１の外
部への信号伝達経路をなすリードフレーム２の外部リー
ド２ｃは封止体４の両側面または４側面に位置している
ので、実装の際、パッケージの実装面積が大きくなり、
このため、寸法、重量、厚さ等を縮小することは困難で
あり、特に多数のパッケージを連続して実装する場合に
は、隣接するパッケージ間に最小限の間隔をもって実装
しなければならないので、基板面積が必然的に広くなる
ようになり、また実装の際のはんだのリフローのため
に、隣接するパッケージのリード間にブリッジが形成さ
れるおそれがあるという問題があった。
【０００９】本発明の目的は、上記問題点を解決するた
めに、半導体チップの外部への電気的信号伝達経路であ
るリードフレームの外部リードを、封止体底部の中央部
に設置して、実装面積を最小化することが可能な半導体
パッケージ及び半導体パッケージ用リードフレームを提
供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体パッケージは、少なくとも１つの半
導体チップと、上記半導体チップを保持するチップパド
ルと複数の内部リードと上記内部リードから延伸された
複数の外部リードとを含んでなるリードフレームと、上
記半導体チップと上記内部リードとを電気的に接続する
金属ワイヤと、上記半導体チップと上記内部リードと上
記金属ワイヤとを密封する封止体とを含んで構成され、
上記リードフレームの上記外部リードは上記封止体の下
面中央部に１定間隔をもって配列されていることを特徴
とする。
【００１１】この場合、上記リードフレームの上記外部
リードは、上記封止体の下面と同一平面に露出してお
り、プリント配線基板に表面実装可能であるょうに構成
されていることを特徴とする。
【００１２】またこの場合、上記リードフレームの上記
外部リードは、上記封止体の下面からほぼ垂直に突出し
ており、プリント配線基板のリード挿入孔に挿入して実
装可能であるょうに構成されていることを特徴とする。
【００１３】また上記目的を達成するために、本発明の
半導体パッケージ用リードフレームは、半導体チップに
接続される複数の内部リードと、上記内部リードから延
伸され、プリント配線基板に接続される複数の外部リー
ドとを含んで構成され、上記外部リードは上記内部リー
ドの内側端部から下向きに折り曲げて形成されているこ
とを特徴とする。
【００１４】この場合、上記外部リードは、更にその先
端部において水平方向に折り曲げて形成されていること
を特徴とする。
【００１５】またこの場合、中央部分にチップパドルが
形成されていることを特徴とする。
【００１６】またこの場合、上記内部リードは、上記チ
ップパドルの両側に対称的に配置されるていることを特
徴とする。
【００１７】またこの場合、上記内部リードは、上記チ
ップパドルの周りに放射状に配置されていることを特徴
とする。
【００１８】またこの場合、上記外部リードは、１回の
み折り曲げることを特徴とする。
【００１９】またこの場合、中央部分にチップパドルが
形成されていることを特徴とする。
【００２０】またこの場合、上記内部リードは、上記チ
ップパドルの両側に対称的に配置されるていることを特
徴とする。
【００２１】またこの場合、上記内部リードは、上記チ
ップパドルの周りに放射状に配置されていることを特徴
とする。
【００２２】またこの場合、上記外部リードの先端は、
三角形状に尖るように形成することを特徴とする。
【００２３】
【作用】本発明による半導体パッケージ及び半導体パッ
ケージ用リードフレームにおいては、チップの外部への
信号伝達経路であるリードフレームの外部リードは、封
止体の下面の中央部に配置されているので、実装の際、
パッケージの外部リードとプリント配線基板の金属配線
とを連結するためのスペースが必要でないので、基板の
面積を著しく縮小することが可能となる。すなわち、多
数の半導体パッケージを連続して実装する際、隣接する
パッケージ間の間隔を最小限に縮めることができ、また
従来のようなはんだ付け不良による隣接するパッケージ
のリード間のブリッジ形成を防止できる。その結果、プ
リント配線基板の大きさを縮小させることができ、製品
の小型化および高集積度化が可能となる。
【００２４】
【実施例】以下、本発明の実施例を添付図面に基づいて
詳細に説明する。
【００２５】図１は、本発明の第１の実施例である半導
体パッケージの内部構造を示す部分切欠斜視図である。
図に示すように、本発明による半導体パッケージは、半
導体チップ１の外部への電気的信号伝達経路をなすリー
ドフレーム２０（図２に示すように、チップパドル２
１、内部リード２２、外部リード２３、ダムバー２４等
から成る）の外部リード２３はチップを取り囲む封止体
４の左右には突出せず、下面の中央部に一定間隔をもっ
て配列された構造からなっている。
【００２６】ここに、上記半導体チップ１は、リードフ
レーム２０のチップパドル２１上に取付け固定されてお
り、この半導体チップ１とリードフレーム２０の内部リ
ード２２とは金属ワイヤ３によって電気的に接続されて
いる。上記半導体チップ１と、リードフレーム２０の内
部リード２２と、金属ワイヤ３とは封止体４によって外
部から密閉されている。
【００２７】図２は、上述の本発明の第１の実施例であ
る半導体パッケージのリードフレームの構造を示す。図
示のように、プリント配線基板に接続される複数の外部
リード２３は、半導体チップ１と連結されている複数の
内部リード２２の内側端部において、チップパドル２１
の下部に向くように折り曲げられ、パッケージ製造の
際、封止体４の下面の中央部に配置されるように構成さ
れている。
【００２８】すなわち、外部リード２３は、チップパド
ル２１の上部に水平に位置している内部リード２２の内
側端部において、該内部リード２２とほぼ９０°の角度
をなし、内部リード２２から垂直に下降している。な
お、ダムバー２４は、内部リード２２を保持し、連続的
なリードフレームを形成する役割をする。
【００２９】ここでは、上記チップパドル２１の両側に
内部リード２２が対称的に配置された例を示したが、こ
れは他の形態、例えば内部リード２２をチップパドル２
１を中心にして放射状に配置したり、あるいは、チップ
パドル２１を用いないで構成することも可能である。こ
のようにして形成された本発明によるリードフレームを
用い、ダイボンディング、ワイヤボンディングおよびモ
ルディング工程等を施した後、封止体４の外部に突出し
ているリードを切断・成形（トリム）することによっ
て、図１に示すような半導体パッケージが得られる。
【００３０】次ぎに、図３および図４は、本発明の第２
の実施例である半導体パッケージの部分切欠斜視図およ
び該パッケージ用のリードフレームをそれぞれ示す。本
実施例においては、外部リード３３は、半導体チップ１
とリードフレーム３０の内部リード３２と金属ワイヤ３
とを密封する封止体４の下面の中央部に突出して形成さ
れている。これは、上記第１の実施例におけるような表
面実装型ではなく、プリント配線基板のリード挿入孔に
外部リードを挿入するスルーホールタイプリード挿入型
で実装できるようにするためである。このため、リード
フレーム３０の外部リード３３は、２段に折り曲げられ
ることなく、内部リード３２とほぼ垂直になるように１
段にのみ折り曲げて形成されている。
【００３１】上記第１の実施例及び第２の実施例以外に
も、本発明の半導体パッケージおよび半導体パッケージ
用リードフレームを種々の異なった形状に構成すること
が可能であることはいうまでもない。
【００３２】
【発明の効果】本発明による半導体パッケージ及び半導
体パッケージ用リードフレームにおいては、チップの外
部への信号伝達経路であるリードフレームの外部リード
は、封止体の下面の中央部に配置されているので、実装
の際、パッケージの外部リードとプリント配線基板の金
属配線とを連結するためのスペースが必要でないので、
基板の面積を著しく縮小することが可能となるという効
果がある。すなわち、多数の半導体パッケージを連続し
て実装する際、隣接するパッケージ間の間隔を最小限に
縮めることができるという効果があり、また従来のよう
なはんだ付け不良による隣接するパッケージのリード間
のブリッジ形成を防止できるという効果がある。その結
果、プリント配線基板の大きさを縮小させることがで
き、製品の小型化および高集積度化が可能となるという
効果がある。
【図面の簡単な説明】
【図１】本発明の半導体パッケージの第１の実施例の構
造を示す一部切欠斜視図である。
【図２】本発明の半導体パッケージの第１の実施例のリ
ードフレームの部分斜視図である。
【図３】本発明の半導体パッケージの第２の実施例の構
造を示す一部切欠斜視図である。
【図４】本発明の半導体パッケージの第２の実施例のリ
ードフレームの部分斜視図である。
【図５】従来の半導体パッケージの部分斜視図である。
【図６】従来の半導体パッケージの部分斜視図である。
【図７】従来の半導体パッケージの部分斜視図である。
【符号の説明】
１…半導体チップ、 ２、２０、３０…リードフレーム、 ２ａ、２１、３１…チップパドル、 ２ｂ、２２、３２…内部リード、 ２ｃ、２３、３３…外部リード、 ３…金属ワイヤ、 ４…封止体、 ２４、３４…ダムバー

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】少なくとも１つの半導体チップと、 上記半導体チップを保持するチップパドルと複数の内部
    リードと上記内部リードから延伸された複数の外部リー
    ドとを含んでなるリードフレームと、 上記半導体チップと上記内部リードとを電気的に接続す
    る金属ワイヤと、 上記半導体チップと上記内部リードと上記金属ワイヤと
    を密封する封止体とを含んで構成され、 上記リードフレームの上記外部リードは上記封止体の下
    面中央部に１定間隔をもって配列されていることを特徴
    とする半導体パッケージ。
  2. 【請求項２】上記リードフレームの上記外部リードは、
    上記封止体の下面と同一平面に露出しており、プリント
    配線基板に表面実装可能であるょうに構成されているこ
    とを特徴とする請求項１に記載の半導体パッケージ。
  3. 【請求項３】上記リードフレームの上記外部リードは、
    上記封止体の下面からほぼ垂直に突出しており、プリン
    ト配線基板のリード挿入孔に挿入して実装可能であるょ
    うに構成されていることを特徴とする請求項１に記載の
    半導体パッケージ。
  4. 【請求項４】半導体チップに接続される複数の内部リー
    ドと、 上記内部リードから延伸され、プリント配線基板に接続
    される複数の外部リードとを含んで構成され、 上記外部リードは上記内部リードの内側端部から下向き
    に折り曲げて形成されていることを特徴とする半導体パ
    ッケージ用リードフレーム。
  5. 【請求項５】上記外部リードは、更にその先端部におい
    て水平方向に折り曲げて形成されていることを特徴とす
    る請求項４に記載の半導体パッケージ用リードフレー
    ム。
  6. 【請求項６】中央部分にチップパドルが形成されている
    ことを特徴とする請求項４に記載の半導体パッケージ用
    リードフレーム。
  7. 【請求項７】上記内部リードは、上記チップパドルの両
    側に対称的に配置されるていることを特徴とする請求項
    ６に記載の半導体パッケージ用リードフレーム。
  8. 【請求項８】上記内部リードは、上記チップパドルの周
    りに放射状に配置されていることを特徴とする請求項６
    に記載の半導体パッケージ用リードフレーム。
  9. 【請求項９】上記外部リードは、１回のみ折り曲げるこ
    とを特徴とする請求項４に記載の半導体パッケージ用リ
    ードフレーム。
  10. 【請求項１０】中央部分にチップパドルが形成されてい
    ることを特徴とする請求項９に記載の半導体パッケージ
    用リードフレーム。
  11. 【請求項１１】上記内部リードは、上記チップパドルの
    両側に対称的に配置されるていることを特徴とする請求
    項９に記載の半導体パッケージ用リードフレーム。
  12. 【請求項１２】上記内部リードは、上記チップパドルの
    周りに放射状に配置されていることを特徴とする請求項
    ９に記載の半導体パッケージ用リードフレーム。
  13. 【請求項１３】上記外部リードの先端は、三角形状に尖
    るように形成することを特徴とする請求項９に記載の半
    導体パッケージ用リードフレーム。
JP5086095A 1994-03-29 1995-03-10 半導体パッケージ及び半導体パッケージ用リードフレーム Pending JPH07273268A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1994-6391 1994-03-29
KR1019940006391A KR970010676B1 (ko) 1994-03-29 1994-03-29 반도체 패키지 및 이에 사용되는 리드 프레임

Publications (1)

Publication Number Publication Date
JPH07273268A true JPH07273268A (ja) 1995-10-20

Family

ID=19379877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5086095A Pending JPH07273268A (ja) 1994-03-29 1995-03-10 半導体パッケージ及び半導体パッケージ用リードフレーム

Country Status (4)

Country Link
US (1) US5783861A (ja)
JP (1) JPH07273268A (ja)
KR (1) KR970010676B1 (ja)
CN (1) CN1085408C (ja)

Families Citing this family (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW270213B (ja) * 1993-12-08 1996-02-11 Matsushita Electric Ind Co Ltd
EP0895287A3 (en) * 1997-07-31 2006-04-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and lead frame for the same
US6329705B1 (en) 1998-05-20 2001-12-11 Micron Technology, Inc. Leadframes including offsets extending from a major plane thereof, packaged semiconductor devices including same, and method of designing and fabricating such leadframes
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6281568B1 (en) * 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
US6448633B1 (en) 1998-11-20 2002-09-10 Amkor Technology, Inc. Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant
JP3169919B2 (ja) * 1998-12-21 2001-05-28 九州日本電気株式会社 ボールグリッドアレイ型半導体装置及びその製造方法
KR200309906Y1 (ko) 1999-06-30 2003-04-14 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 리드프레임
US6525406B1 (en) 1999-10-15 2003-02-25 Amkor Technology, Inc. Semiconductor device having increased moisture path and increased solder joint strength
KR100364978B1 (ko) 1999-10-15 2002-12-16 앰코 테크놀로지 코리아 주식회사 반도체패키지의 와이어 본딩용 클램프 및 히트블록
KR20010056618A (ko) 1999-12-16 2001-07-04 프랑크 제이. 마르쿠치 반도체패키지
KR20010037252A (ko) 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지 제조용 금형
KR100355795B1 (ko) 1999-10-15 2002-10-19 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
KR20010037247A (ko) 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
KR100355794B1 (ko) 1999-10-15 2002-10-19 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지
KR100526844B1 (ko) 1999-10-15 2005-11-08 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
KR100379089B1 (ko) 1999-10-15 2003-04-08 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지
KR100355796B1 (ko) 1999-10-15 2002-10-19 앰코 테크놀로지 코리아 주식회사 반도체패키지용 리드프레임 및 이를 봉지하기 위한 금형 구조
KR100403142B1 (ko) 1999-10-15 2003-10-30 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR20010037254A (ko) 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
US6847103B1 (en) 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
KR100566781B1 (ko) * 1999-11-10 2006-04-03 삼성전자주식회사 리드 온 칩 타입 반도체 패키지
US6476478B1 (en) 1999-11-12 2002-11-05 Amkor Technology, Inc. Cavity semiconductor package with exposed leads and die pad
KR100421774B1 (ko) 1999-12-16 2004-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
KR100426494B1 (ko) 1999-12-20 2004-04-13 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이것의 제조방법
US6483180B1 (en) * 1999-12-23 2002-11-19 National Semiconductor Corporation Lead frame design for burr-free singulation of molded array packages
KR20010058583A (ko) 1999-12-30 2001-07-06 마이클 디. 오브라이언 리드 엔드 그리드 어레이 반도체패키지
KR100559664B1 (ko) 2000-03-25 2006-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR100583494B1 (ko) * 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US6677667B1 (en) 2000-11-28 2004-01-13 National Semiconductor Corporation Leadless leadframe package design that provides a greater structural integrity
US6933174B1 (en) 2000-11-28 2005-08-23 National Semiconductor Corporation Leadless leadframe package design that provides a greater structural integrity
KR20020058209A (ko) 2000-12-29 2002-07-12 마이클 디. 오브라이언 반도체패키지
KR100731007B1 (ko) * 2001-01-15 2007-06-22 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
KR100394030B1 (ko) * 2001-01-15 2003-08-06 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
US6605865B2 (en) 2001-03-19 2003-08-12 Amkor Technology, Inc. Semiconductor package with optimized leadframe bonding strength
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
KR100393448B1 (ko) 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US6756658B1 (en) 2001-04-06 2004-06-29 Amkor Technology, Inc. Making two lead surface mounting high power microleadframe semiconductor packages
US6611047B2 (en) 2001-10-12 2003-08-26 Amkor Technology, Inc. Semiconductor package with singulation crease
US6798046B1 (en) 2002-01-22 2004-09-28 Amkor Technology, Inc. Semiconductor package including ring structure connected to leads with vertically downset inner ends
US6885086B1 (en) 2002-03-05 2005-04-26 Amkor Technology, Inc. Reduced copper lead frame for saw-singulated chip package
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US6627977B1 (en) 2002-05-09 2003-09-30 Amkor Technology, Inc. Semiconductor package including isolated ring structure
US6841414B1 (en) 2002-06-19 2005-01-11 Amkor Technology, Inc. Saw and etch singulation method for a chip package
US6867071B1 (en) 2002-07-12 2005-03-15 Amkor Technology, Inc. Leadframe including corner leads and semiconductor package using same
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US6919620B1 (en) 2002-09-17 2005-07-19 Amkor Technology, Inc. Compact flash memory card with clamshell leadframe
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6927483B1 (en) 2003-03-07 2005-08-09 Amkor Technology, Inc. Semiconductor package exhibiting efficient lead placement
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US6879034B1 (en) 2003-05-01 2005-04-12 Amkor Technology, Inc. Semiconductor package including low temperature co-fired ceramic substrate
US6921967B2 (en) 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
DE102005039165B4 (de) * 2005-08-17 2010-12-02 Infineon Technologies Ag Draht- und streifengebondetes Halbleiterleistungsbauteil und Verfahren zu dessen Herstellung
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
US10840171B2 (en) 2018-11-28 2020-11-17 Texas Instruments Incorporated Integrated circuit package including inward bent leads

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4677526A (en) * 1984-03-01 1987-06-30 Augat Inc. Plastic pin grid array chip carrier
JPS622560A (ja) * 1985-06-27 1987-01-08 Toshiba Corp 樹脂封止型半導体装置
US4873615A (en) * 1986-10-09 1989-10-10 Amp Incorporated Semiconductor chip carrier system
EP0282617A1 (de) * 1987-03-18 1988-09-21 Texas Instruments Deutschland Gmbh Integrierte Schaltung mit einer elektrisch leitenden Trägerplatte
JPS6423341A (en) * 1987-07-20 1989-01-26 Mitsubishi Electric Corp Control system for program translation
MX171852B (es) * 1989-05-31 1993-11-19 Texas Instruments Inc Combinacion de marco conductor para la construccion de un paquete de circuito integrado y metodo para producir un dispositivo semiconductor de empaque de cavidad
US5053852A (en) * 1990-07-05 1991-10-01 At&T Bell Laboratories Molded hybrid IC package and lead frame therefore
US5360992A (en) * 1991-12-20 1994-11-01 Micron Technology, Inc. Two piece assembly for the selection of pinouts and bond options on a semiconductor device
JPH0621260U (ja) * 1992-05-27 1994-03-18 和正 菅野 半導体集積回路
JPH0637202A (ja) * 1992-07-20 1994-02-10 Mitsubishi Electric Corp マイクロ波ｉｃ用パッケージ
US5302849A (en) * 1993-03-01 1994-04-12 Motorola, Inc. Plastic and grid array semiconductor device and method for making the same

Also Published As

Publication number Publication date
KR970010676B1 (ko) 1997-06-30
US5783861A (en) 1998-07-21
CN1085408C (zh) 2002-05-22
CN1120734A (zh) 1996-04-17

Similar Documents

Publication Publication Date Title
JPH07273268A (ja) 半導体パッケージ及び半導体パッケージ用リードフレーム
US6437429B1 (en) Semiconductor package with metal pads
US5821615A (en) Semiconductor chip package having clip-type outlead and fabrication method of same
KR940007757Y1 (ko) 반도체 패키지
US6118174A (en) Bottom lead frame and bottom lead semiconductor package using the same
US5471088A (en) Semiconductor package and method for manufacturing the same
US5637828A (en) High density semiconductor package
US7008824B2 (en) Method of fabricating mounted multiple semiconductor dies in a package
US20030006055A1 (en) Semiconductor package for fixed surface mounting
US7489021B2 (en) Lead frame with included passive devices
US6927480B2 (en) Multi-chip package with electrical interconnection
US20060237826A1 (en) Leadframe designs for plastic overmold packages
US6214648B1 (en) Semiconductor chip package and method for fabricating the same
JPH11297917A (ja) 半導体装置及びその製造方法
JPH06283561A (ja) 半導体装置のパッケージ
JP3466354B2 (ja) 半導体装置
KR100333386B1 (ko) 칩 스캐일 패키지
KR100296845B1 (ko) 반도체패키지및그제조방법
KR940008290Y1 (ko) 반도체 패키지
KR19990034731A (ko) 리드 온 칩형 리드 프레임과 그를 이용한 패키지
KR940008340B1 (ko) 반도체 장치용 리이드 프레임
JP3136274B2 (ja) 半導体装置
KR940008291Y1 (ko) 플라스틱 반도체 패키지
JPH1154685A (ja) 半導体装置およびそれに使用されるリードフレーム
KR970010670B1 (ko) 반도체 칩의 패드 배열 구조와 이 패드 구조를 이용한 반도체 패키지 및 모듈 패키지

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040406

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041130