KR970010670B1 - 반도체 칩의 패드 배열 구조와 이 패드 구조를 이용한 반도체 패키지 및 모듈 패키지 - Google Patents

Abstract

내용없음

Description

반도체 칩의 패드 배열 구조와 이 패드 구조를 이용한 반도체 패키지 및 모듈 패키지

제1도의 (A)(B)(C)(D)(E)는 일반적인 반도체 패키지 제조 공정도.

제2도 및 제3도는 종래 모듈 패키지의 구조로로서,

제2도의 (A)(B)는 표면 실장형 모듈 패키지의 평면도 및 단면도이고,

제3도의 (A)(B)는 핀 삽입형 모듈 패키지의 평면도 및 단면도이다.

제4도는 종래 반도체 칩의 패드 배열 구조를 보인 사시도.

제5도는 소잉 전 웨이퍼 상태의 칩 패드 구조를 보인 제1도 (A)의 A부 상세도.

제6도는 본 발명 반도체 칩의 패드 배열 구조를 보인 사시도.

제7도는 본 발명 반도체 칩의 소잉전 상태를 보인 웨이퍼의 부분 확대 평면도.

제8도는 본 발명 반도체 패키지의 일 실시례를 보인 분해 사시도.

제9도는 제8도에 도시한 반도체 패키지의 조립 상태 사시도.

제10도는 본 발명 반도체 패키지의 다른 실시례를 보인 분해 사시도.

제11도는 제10도에 도시한 반도체 패키지의 조립 상태 사시도.

제12도 및 제13도는 본 발명 모듈 패키지의 구조를 보인 공정도로서,

제12도의 (A)(B)는 수지 밀봉 전 상태를 보인 평면도 및 단면도이고,

제13도의 (A)(B)는 수지 밀봉 후 상태를 보인 평면도 및 단면도이다.

제14도는 본 발명 모듈 패키지의 칩 실장 상태를 보인 제12도 (B)의 B부 상세도.

제15도의 (A)(B)는 본 발명 모듈 패키지에서 칩 실장의 다른 실시례를 보인 사시도 및 (A)의 C-C선 단면도.

제16도의 (A)(B)는 본 발명 모듈 패키저에서 침 실장의 또 다른 실시례를 보인 사시도 및 (A)의 D-D선 단면도.

* 도면의 주요부분에 대한 부호의 설명

20 : 웨이퍼 20A : 절단선

21 : 반도체칩 21a : 칩패드

30 : 소켓 31 : 소켓 몸체

32 : 소켓 패드 34 : 소켓 리드

40, 60 : 몰딩수지 50 : 소형 기판

50A : 접속패드 70 : 반도체 칩 지지대

70' : 반도체 칩 지지홈

본 발명은 반도체 칩의 패드 배열 구조와 이 패드 구조를 이용한 반도체 패키지 및 모듈 패키지에 관한 것으로, 특히 실장 효율을 향상시키고, 생산 공정을 간략화하며, 제품 생산성 향상에 적합하도록 한 반도체 칩의 패드 배열 구조와 이 패드 구조를 이용한 반도체 패키지 및 모듈 패키지에 관한 것이다.

일반적으로 반도체 패키지를 제조함에 있어서는 먼저, 제1도의 (가)에 도시한 바와 같은 웨이퍼(1) 상태에서 개개의 칩(2)으로 분리하는 소잉 공정을 진행한다.

이와 같은 소잉 공정을 (나)에 도시하였다.

이후 상기한 바와 같이 개개로 분리된 칩(2)을 (다)와 같이, 리드 프레임이라는 구조물의 패들(3)에 부착, 고정하는 다이 본딩 공정을 수행한다.

그런 다음, (라)에 도시한 바와 같이, 칩(2)과 리드 프레임의 리드(4)를 금속 와이어(5)를 이용하여 전기적으로 접속, 연결하는 와이어 본딩 공정을 수행하고, (마)와 같이, 와이어 본딩된 상기 칩(2)과 리드 프레임의 리드(4)를 포함하는 일정면적을 에폭시 수지를 이용하여 밀봉하는 몰딩공정을 수행한 후, 도시되지는 않았으나, 상기 리드를 지지하고 있는 댐바를 절단함과 아울러 외부로 돌출된 리드를 소정 형태로 절곡 형성하는 트림/포밍 공정을 진행하여 하나의 완성된 반도체 패키지를 제조하는 것이다.

이와 같이 제조된 반도체 패키지는 그의 외부로 돌출된 리드를 셋트의 기판에 솔더링하는 것에 의하여 실장되어 전기적인 신호를 입출력하는 작용을 함으로써 동작을 하게 된다.

이때 상기 반도체 패키지의 기판 실장은 패키지의 아웃 리드 형태[예컨대, 반도체 패키지는 그의 아웃리드를 절곡하는 형태에 따라 딥 타입(DIP) 또는 에오제이(SOJ) 등으로 분류 된다]에 따라, 즉 상기 딥 타입의 반도체 패키지는 리드를 기판의 솔더공에 삽입하여 그 밑면에서 솔더링하는 것으로 실장하고, 상기 에스오제이 타입은 기판의 상면에 그대로 솔더링하는 일명, 표면 실장 방법에 의하여 실장된다.

한편, 최근 전기, 전자 제품의 크기는 크게하지 않으면서도 그 용량 및 기능을 확장시키기 위한 노력이 진행되고 있는데, 이를 위하여 사용되는 반도체 패키지의 크기가 점점 소형화될 뿐만 아니라 반도체 패키지를 기판에 평면걱으로 실장하지 않고 기판에 공간적으로 실장하는 기술이 채택되고 있다.

즉, 기판에는 하나의 확장 슬롯을 장착하여 놓고, 이 슬롯에 다수개의 반도체 패키지가 병렬 연결되어 실장된 소형 기판을 수직으로 또는 소정 각도로 끼워 장착하는 형태의 모듈 패키지가 제공되어 있는 바, 이와 같은 모듈 패키지의 예가 재2도 및 제3도에 도시되어 있다.

제2도는 종래 핀 삽입형 반도체 패키지를 이용한 모듈 패키지의 구조를 보인 도면이고, 제3도는 종래 표면 실장형 반도체 패키지를 이용한 모듈 패키지의 구조를 보인 도면으로서, 도시한 바와 같이, 일반적인 모듈 패키지는 일측변에 다수개의 접촉 패턴(10a)이 형성된 소형 기판(10)에 다수캐의 반도체 패키지(11)가 병렬로 연결되도록 실장된 구조를 취하고 있다.

첨부한 제4도 및 제5도는 종래 반도체 침의 패드 배열 구조를 보인 사시도 및 소잉 전 웨이퍼 상태의 칩 배열을 보이고 있는 도면으로서, 도시한 바와 같이, 종래 일반적으로 제조되고 있는 대부분의 반도체 칩(2)에 있어서는, 그 패드(2a)가 반도체 칩(2)의 활성 영역 경계선(2b) 안쪽에 위치하여 배열되어 있다. 도면에서 점선으로 표시한 부분은 칩의 절단선(2c)을 보인 것이다.

요약하여 정리하면, 종래에는 침의 활성 영역 경계선(2b) 안쪽에 다수개의 패드(2a)가 일정 형태로 배열되어 있는 반도체 칩(2)을 제1도와 같은 반도체 조립 공정의 순서(웨이퍼 절단, 다이 접착, 선 접합, 수지 성형, 납 도금 및 리드 질단/성형의 공정순)에 따라 하나의 반도체 패키지(즉, SOJ, ZIP, DIP)를 제조하여 사용하거나, 또는 반도체 제픔의 사용성을 높이고 실장 효율을 높이기 위해 여러 개의 반도체 패키지 제품을 하나의 소형 기판(10)에 실장하여 구성하는 모듈 패키지 형태로 제조하여 사용하고 있었다.

그러나, 상기한 바와 같은 종래의 반도체 패키지 및 모듈 패키지의 구조에 있어서는, 할성 영역 경계선(2b) 안쪽에 위치하는 패드(2a) 배얼 구조를 갖는 반도체 칩(2)을 리드 프레임이라는 구조물을 이용하여 패키징하는 구조로서, 리드 프레임 및 금속 와이어가 차지하는 면적이 존재하는 등 대체적으로 반도체 패키지의 크기가 커지게 되어 최근의 제품 경박단소형화 추세에 역행한다는 문제가 있었고, 이에 따라 실장 소요 면적이 증가함으로써 실장 효율이 떨어진다는 문제가 있었으며, 또한 제조 공정의 복잡화, 제조 설비의 다량 소요 및 제조 소요 시간의 길어짐으로 인한 제조 비용이 증대한다는 문제가 대두되었다. 이를 감안하여 창안한 본 발명의 목적은 리드 프레임 및 금속 와이어의 사용을 배제함으로써 크기를 축소시키고, 아울러 옆으로 세위 실장할 수 있게 함으로써 실장 효율을 향상시키며, 제조 공정의 간소화 및 생산성 향상에 적합하도록 한 반도체 칩의 패드 배열 구조와 이 패드 구조를 이용한 반도체 패키지 및 모듈 패키지를 제공함에 있다.

상기와 같은 본 발명의 목적을 달성하기 위하여, 반도체 칩의 패드를 웨이퍼 상태에서 날개 반도체 칩으로 분리시키기 위한 절단선까지 연장하여 웨이퍼 절단후 분리된 반도체 칩의 절단면 모서리에 일치하도록 위치시킨 것을 특징으로 하는 반도체 칩의 패드 배열 구조와; 일측면 모서리에 일치하는 패드 배열 구조를 갖는 반도체 칩과 상기 반도체 칩의 외부로의 전기적 접속 경로를 이루는 소켓을 직접 결합하여 구성하고, 상기 칩과 소켓의 접속부를 중심으로 한 상부 전체면을 몰딩 수지로 몰딩하여 구성함을 특징으로 하는 반도체 패키지 및; 일측면 모서리에 일치하는 패드 배열 구조를 갖는 다수개의 반도체 칩을 소형 기판에 세워 실장하고, 상기 칩을 포함하며 소형 기판의 접속 패드을 제외한 전체면을 몰딩 수지를 이용, 밀봉하여 구성함을 특징으로 하는 모듈 패키지가 제공된다.

이하, 상기한 바와 같은 본 발명에 의한 반도체 칩의 패드 배열 구조와 이 패드 구조를 이용한 반도체 패키지 및 모듈 패키지를 첨부도면에 의거하여 보다 상세히 설명한다.

첨부한 제6도 및 제7도는 본 발명에 의한 반도체 칩의 패드 배열 구조를 보인 사시도 및 본 발명 반도체 칩의 소잉 전 상태를 보인 웨이퍼의 부분 확대 평면도로서, 도면에서 20은 웨이퍼, 21은 반도체 칩, 21a는 패드를 각각 보인 것인바, 도시한 바와 같이, 본 발명은 웨이퍼(20)의 각 칩(21)을 분리하기 위한 절단선(20a)까지 패드(21a)가 연장되어 칩 절단시 패드(21a)가 절단면의 모서리에 일치하도록 형성되어 있다.

즉, 본 발명에서는 패드(21a)를 반도체 칩(21)의 절단면 모서리에 일치하도록 형성하여 반도체 칩(21)을 세위 그대로 기판에 실장할 수 있도록 한 것으로, 이때 상기 패드(21a)는 도시예에서와 같이, 반도체 칩(21)의 일촉면 모서리에만 일치하도록 형성할 수 있고, 양측면 또는 사면 모서리에 일치하도록 분할하여 형성할 수도 있다.

상기와 같은 패드 배열 구조를 갖는 칩의 패키지 형태가 제8도 내지 제11도에 도시되어 있는 바, 이를 살펴보면 다음과 같다.

제8도 및 제9도는 본 발명 반도체 패키지의 일 실시례를 도시한 것으로서, 도시한 바와 같이, 이러한 반도체 패키지는 전기한 일측면 모서리에 일치하는 패드 배열 구조를 갖는 반도체 칩(21)과 상기 반도체 칩(21)의 외부로의 전기적인 신호 전달 경로를 이르는 소켓(30)이 직접 연결되어 있고, 이와 같이 연결된 반도체 칩(21)과 소켓(30)의 접속점을 기준으로 한 상부 전체면이 몰팅 수지(40)에 의해 밀봉된 구조를 취하고 있다.

여기서, 상기 소켓(30)은 박스 형태를 이루고 있어 반도체 칩(21)을 꺼우는 것으로 반도체 칩(21)과 전기적인 접속이 이루어짐과 동시에 반도체 칩(21)을 고정하도록 되어 있는 바, 소켓 몸체(31)의 상부 일측 내면에는 칩과의 전기적 접속을 위한 다수개의 소켓 패드(32)가 형성되어 있고, 하부에는 상기 소켓 패드(32)와 내선(33)에 의해 연결되어 기판(도시되지 않음)에 장착, 고정되는 다수개의 리드(34)가 2열로 배열되어 있다.

이때, 상기 소켓 패드(32)는 반도체 칩(21)의 일측면에만 패드(21a)가 형성되어 있으므로 한 줄로 형성되어 있고, 기판에 접속하기 위한 리드(34)는 2열로 배열되어 있는바, 이들은 내선(33)에 의해 교호로 연결되어 있다. 한편, 상기 소캣의 리드(34)는 도시예에서와 같이, 소켓 몸체(3l)의 하부로 돌출시켜 기판에 핀 삽입 형태로 실장할 수 있도록 구성되어 있으나, 이를 꼭 한정하는 것은 아니며, 도시하지는 않았으나, 상기 리드(34)를 소켓 몸체(31)의 하면으로 노출시켜 기판에 표면 실장 방법으로 실장할 수 있도록 구성할 수도 있다. 그리고, 상기 칩을 밀봉함에 있어서는, 도시예와 같이 몰딩 수지(40)로 일정 면적을 밀봉하는 것 외에도 금속 재질이나 수지에 의한 캡을 만들어 씌어 밀봉할 수도 있다.

상기와 같이 구성된 본 발명에 의한 반도체 패키지를 제조함에 있어서는 먼저, 일측면 모서리에 일치하는 패드 배열 구조를 갖는 반도체 칩(21)을 소잉 공정으로 분리한 후, 이를 소켓(30)에 상부에서 하부로 끼워 소켓(30)의 소켓 패드(32)와 반도체 칩(21)의 패드(21a)가 일치하여 접속되도록 결합한 다음, 상기 반도체 칩(21)을 포함하는 일정면적을 몰딩 수지(40)로 몰딩하는 것으로 제조하게 된다.

즉, 종래의 반도체 패키지 제조 공정에 사용되는 리드 프레임이라든가 금속 와이어 등과 같은 부품이 필요없게 되고, 몰딩후의 공정(트림/포밍 공정등)이 제거되는 등 그 공정수를 대폭적으로 축소할 수 있는 것이다. 또한 상기와 같이 제조된 본 발명에 의한 반도체 패키지는 세로로 실장할 수 있도록 구성됨으로써 그 실장 면적은 줄일 수 있고, 또 종래의 반도체 패키지에 비해 크기를 현저하게 줄일 수 있는 것이다.

한편, 첨부한 제10도 및 제11도는 본 발명에 의한 반도체 패키지의 다른 실시형태를 보인 것으로, 도시한 바와 같이, 이러한 다른 실시례에 의한 반도체 패키지의 기본 구조를 전기한 일 실시례와 동일하게 이루어지나, 소켓(30)를 구성함에 있어서, 소켓 몸체(31)를 박스형으로 하지 않고 계단형으로 하여 그 돌기부(30a)의 내측면에 다수개의 소켓 패드(32)를 형성하고, 이 소켓 패드(32)와 반도체 칩(21)의 패드(21a)를 일치시킨 후 솔더등을 이용, 납땜 고정하여 전기적인 접속을 이룸과 동시에 칩을 고정하도록 한 점이 상이하게 이루어져 있다. 그외의 구성 및 제조 방법은 상기한 일 실시례와 동일하게 이루어지므로 여기서는 반복 설명을 생략하기로 한다.

이하에서는 본 발명의 모듈 패키지에 관해서 설명하겠다.

제12도 및 제13도는 본 발명에 의한 모듈 패키지의 구조를 보인 공정도로서, 제12는 수지 밀봉 전 상태를 보인 것이고, 제13도는 밀봉후의 상태를 보인 것이다.

도시한 바와 같이, 본 발명에 의한 모듈 패키지는 일측면 모서리에 일치하는 패드 배열 구조를 갖는 다수개의 반도체 칩(21)을 소형 기판(50)에 세워 실장하고, 상기 칩(21)을 포함하며 소형 기판(50)의 접속 패드(50a)를 제외한 전체면을 몰딩 수지(60)를 이용, 밀봉한 구조로 되어 있다.

즉, 종래에는 패키지화된 반도체 소자를 가로로 부착함으로써 하나의 소형 기판(50)에 장착하는 소자수의 증대에 한계를 초래하는 문제가 있었으나, 본 발명에서는 반도체 칩(21)을 세워서 실장하므로 보다 많은 수의 소자를 실장함으로써 용량 확장을 보다 크게 할 수 있는 것이다.

이와 같은 모듈 패키지의 구조에서 상기 반도체 칩(2l)은 제14도에 도시한 바와 같이, 소형 기판(50)의 패턴(50b)에 패드(21a)를 일치시켜 그대로 표면 실장하게 되는데, 이때 실장된 반도체 칩(21)의 유동을 방지하기 위하여 지지 부재를 이용하여 실장 상태를 지지할 수 있도록 구성할 수 있는 바, 이와 같은 지지부재의 여러 실시례가 제15도 및 제16도에 상세하게 도시되어 있다.

제15도는 본 발명 지지 부재의 일 실시례를 보인 것으로, 이는 소형 기판(50)의 패턴 자리에 댐 형상의 지지대(70)를 일체로 부착하여 반도체 칩(21)이 실장후 유동하지 않도록 지지하는 역할을 하게 되는데, 이는 ㄷ자 형태로 형성함이 바람직하여 그 일측면에는 반도체 칩(21)의 패드(21a)와 접속하는 다수개의 패턴이 형성되어 있다.

한편, 제16도는 본 발명 지지 부재의 다른 실시례를 보인 것으로, 이는 지지 부재로서 별도의 지지대를 부착하여 구성하지 않고 소형 기판(50)의 패턴 자리에 지지홈(70')을 형성하여 상기한 바와 같은 반도체 칩(21)의 유동을 방지하는 역할을 하도록 구성한 것이다.

그의의 세부적인 구성은 상기한 일 실시례와 동일하게 이루어져 있다. 이와 같이 구성된 본 발명에 의한 모듈 패키지는 보다 많은 수의 반도체 칩(21)을 장착함으로써 용량 확장이 매우 유리하며, 또 아주 소형으로 제조할 수 있는 것이다.

이상에서 상세히 설명한 바와 같이, 본 발명에 의하면, 칩 패드를 웨이퍼 상태의 절단선에 겹치도록 배열함으로써 보다 자유로운 칩 설계가 가능하므로 결국 반도체 칩의 생산성을 높일 수 있고, 또 반도체 패키지의 조립 공정수를 축소함과 아울러 공정의 단순화를 꾀할 수 있다는 효과가 있으며, 또 반도체 칩을 직접 3차원 방식으로 소형 기판에 장착할 수 있어 모듈 제품의 크기를 대폭적으로 줄여 단위 면적당 실장 효율을 극대화시킬 수 있다는 효과도 있다.

또한 본 발명에 의하면, 단일 패키지의 크기도 작게할 수 있을 뿐만 아니라 세워서 실장함으로써 그 실장효율을 향상시킬 수 있는 것이다.

Claims (14)

1. 반도체 칩의 패드를 웨이퍼 상태에서 날개의 반도체 칩으로 분리시키기 위한 절단선까지 연장하여 웨이퍼 절단후 분리된 반도체 칩의 절단면 모서리에 일치하도록 위치시킨 것을 특징으로 하는 반도체 칩의 패드 배열 구조.
2. 제1항에 있어서, 상기 패드를 반도체 칩의 한쪽면 모서리에만 배열시킨 것을 특징으로 하는 반도체 칩의 패드 배열 구조.
3. 제1항에 있어서, 상기 패드를 반도체 칩의 양측면 또는 사면 모서리에 분할하여 배열시킨 것을 특징으로 하는 반도체 칩의 패드 배열 구조.
4. 일측면 모서리에 일치하는 패드 배열 구조를 갖는 반도체 칩과 상기 반도체 칩의 외부로의 전기적 접속 경로를 이루는 소켓을 직접 결합하여 구성하고, 상기 칩과 소켓의 접속부를 중심으로 한 상부 전체면을 몰딩 수지로 밀봉하여 구성함을 특징으로 하는 반도체 패키지.
5. 제4항에 있어서, 상기 소켓은 반도체 칩을 수용하기 위한 소켓 몸체의 상부에는 칩 패드와 전기적으로 접속되는 다수개의 소켓 패드가 형성되고, 하부에는 상기 패드와 내선에 의해 연결되며 기판에 접속하는 다수개의 리드가 2열로 배열된 구조를 갖는 것을 특징으로 하는 반도체 패키지.
6. 제5항에 있어서, 상기 소켓 몸체를 박스형으로 하여 이 소켓 몸체의 상부 일측 내면에 소켓 패드를 형성하고, 이 소켓 몸체에 반도체 칩을 끼워 전기적인 접속을 이룸과 동시에 고정하여서 됨을 특징으로 하는 반도체 패키지.
7. 제5항에 있어서, 상기 소켓 몸체를 계단형으로 하여 이 소켓 몸체의 돌기부 내측면에 소켓 패드를 형성하고, 이 소켓 패드와 반도체 칩의 패드를 솔더링하여 전기적인 접속을 이룸과 동시에 고정하여서 됨을 특징으로 하는 반도체 패키지.
8. 제5항에 있어서, 상기 소켓 리드가 소켓 몸체의 하부로 돌출되는 핀 삽입 실장형인 것을 특징으로 하는 반도체 패키지.
9. 제5항에 있어서, 상기 소켓 리드가 소켓 몸체의 하면으로 노출되는 표면 실장형인 것을 특징으로 하는 반도체 패키지.
10. 일측면 모서리에 일치하는 패드 배열 구조를 갖는 다수개의 반도체 칩을 소형 기판에 세위 실장하고, 상기 칩을 포함하며 소형 기관의 접속 패드를 제외한 전체면을 몰딩 수지를 이용, 밀봉하여 구성함을 특징으로 하는 모듈 패키지.
11. 제10항에 있어서, 상기 반도체 칩의 실장 상태를 지지하여 유동을 방지하는 지지 부재가 구비된 것을 특징으로 하는 모듈 패키지.
12. 제11항에 있어서, 상기 지지 부재는 소형 기판의 패턴 자리에 부착되는 댐 형상의 지지대인 것을 특징으로 하는 모듈 패키지.
13. 제11항에 있어서, 상기 지지 부재는 소형 기판의 패턴 자리에 형성되는 지지홈인 것을 특징으로 하는 모듈 패키지.
14. 제12항 또는 제13항에 있어서, 상기 지지 부재의 내측면에는 반도체 칩의 패드와 접속하는 다수개의 패턴이 형성됨을 특징으로 하는 모듈 패키지.