KR100206886B1 - 컬럼형 패키지 - Google Patents

컬럼형 패키지 Download PDF

Info

Publication number
KR100206886B1
KR100206886B1 KR1019950068663A KR19950068663A KR100206886B1 KR 100206886 B1 KR100206886 B1 KR 100206886B1 KR 1019950068663 A KR1019950068663 A KR 1019950068663A KR 19950068663 A KR19950068663 A KR 19950068663A KR 100206886 B1 KR100206886 B1 KR 100206886B1
Authority
KR
South Korea
Prior art keywords
lead
package
package body
insertion hole
paddle
Prior art date
Application number
KR1019950068663A
Other languages
English (en)
Other versions
KR970053640A (ko
Inventor
차기본
설병수
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019950068663A priority Critical patent/KR100206886B1/ko
Publication of KR970053640A publication Critical patent/KR970053640A/ko
Application granted granted Critical
Publication of KR100206886B1 publication Critical patent/KR100206886B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 컬럼형 패키지에 관한 것으로, 리드삽입공(12)이 형성되고 칩패들(13)이 일체로 몰딩형성된 패키지몸체(11)와, 상기 칩패들(13)에 본딩되는 반도체칩(14)과, 상기 리드삽입공(12)에 삽입설치되어 와이어본딩부(16)이 상기 반도체칩(14)과 와이어(19)본딩되어 있는 리드(15)와, 상기 리드삽입공(12)을 통해 패키지몸체(11) 외부로 돌출된 리드(15)의 말단부에 구비되는 솔더볼(17)을 포함하여 구성된다. 이와 같은 본 발명에 의한 컬럼형 패키지(10)는 다핀화가 용이하게 실현되고, 종래의 패키지에 비해 리드의 길이 짧게 형성되어 전기적 특성이 향상되며, 리드의 하단부를 솔더디핑하여 솔더볼을 구비하여 주게 되므로 내습성이 우수하여 패키지의 신뢰성이 향상되는 이점이 있다.

Description

컬럼형 패키지
제1도는 종래 기술에 의한 VSPA패키지의 내부구조를 도시한 단면도.
제2도는 본 발명에 의한 컬럼형 패키지의 구성을 도시한 단면도.
제3도 내지 제7도는 본 발명에 의한 컬럼형 패키지의 제조방법을 순차적으로 도시한 도면으로, 제3도는 몸체형성공정을 설명하기 위한 단면도.
제4도는 리드삽입공정을 설명하기 위한 단면도.
제5도는 리드벤딩공정을 설명하기 위한 단면도.
제6도는 리드절단공정을 설명하기 위한 단면도.
제7도는 솔더디핑공정을 설명하기 위한 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 패키지몸체 12 : 리드삽입공
13 : 패들 14 : 반도체칩
15 : 리드 16 : 와이어본딩부
17 : 솔더볼 19 : 와이어
20 : 접착지지수단 21 : 핸들링패들
30 : 리드삽입제어기 40 : 리드밴드기구
50 : 리드절단기
본 발명은 컬럼형 패키지에 관한 것으로, 특히 다핀화의 구현이 용이하고 신뢰성이 향상된 컬럼형 패키지에 관한 것이다.
제1도는 종래 기술에 의한 VSPA패키지의 내부구조를 도시한 단면도인데, 이에 도시된 바와 같이, 종래 기술에 의한 VSPA(Very Small Peripheral Array)패키지(1)는 리드삽입공(2')을 구비하도록 미리 몰딩형성된 패키지몸체(2)와, 상기 패키지몸체(2)에 구비된 패들(3)상에 부착되는 반도체칩(4)과, 상기 리드삽입공(2')에 각각 삽입되어 인너리드(6)가 칩(4)과 와이어(9)본딩되고 아웃리드(7)가 패키지몸체(2)의 측면외부로 돌출설치되는 리드(5)로 구성된다.
한편, 상기패키지몸체(2)의 상부는 글래스커버(미도시)로 인캡슐레이션된다.
상기한 바와 같은 종래 기술에 의한 VSPA패키지(1)는 미리 몰딩형성된 패키지몸체(2)의 리드삽입공(2 ')에 리드(5)를 하나씩 삽입시켜 형성하는 것이다. 이와같이리드(5)를 패키지몸체(2)에 삽입하는 것을 특수장비를 사용하여 수행하게 된다. 이와 같은 VSPA패키지(1)는 패키지의 다핀화에 유리하다.
그러나, 상기한 바와 같은 종래 기술에 의한 VSPA패키지(1)는 그 리드(5)를 패키지 몸체(2)에 미리 형성되어 있는 리드삽입공(2')에 삽입설치하게 되므로 리드(5)와 패키지몸체(2)의 사이에 틈이 존재할 수 있게 되고, 이와 같은 틈으로 습기가 침투하여 패키지(1)의 신뢰성에 영향을 줄 수 있게 되며, 또한 각각의 리드(7)가 패키지몸체(2)의 리드삽입공(2')에 단지 삽입되어 있는 상태이므로 리드(5)가 고정되지 않는 문제점이 있다.
그리고, 상기와 같은 종래 기술에 의한 VSPA패키지(1)는 아웃리드(7)가 패키지몸체(2)의 측면으로 돌출되어 하향절곡되어 기판(미도시)에 실장되도록 되어 있어, 아웃리드(7)의 길이가 길어지게 되어 전기적특성이 좋지 않은 문제점과 생산비용이 고가라는 문제점이 있다.
따라서, 본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 기존의 패키지에 비해 다핀화가 용이하고 신뢰성이 향상된 패키지를 제공하는 것이다.
상기와 같은 본 발명의 목적은 다수 개의 리드삽입공이 형성되고 칩패들이 일체로 몰딩형성된 패키지몸체와, 상기 첩패들에 본딩되는 반도체칩과, 상기 리드삽입공에 삽입 설치되어 상단에 상기 반도체칩에 대해 직접 와이어본딩되는 와이어본딩부가 절곡형성된 리드와, 상기 리드삽입공의 하단에서 패키지몸체 외부로 돌출된 리드의 말단부에 형성되는 솔더볼을 포함하여 구성됨을 특징으로 컬럼형 패키지에 의하여 달성된다.
상기 패키지몸체에는 상기 리드의 와이어본딩부가 안착되는 와이어본딩부안착부가 단차지게 형성된다.
상기 패키지몸체의 상부 가장자리에는 핸들링패드가 구비된다.
상기 패키지몸체의 하면에는 상기 패들을 접착지지하기 위한 접착지지수단이 구비된다.
상기한 바와 같은 본 발명에 의한 컬럼형 패키지를 첨부된 도면에 도시된 실시례를 참고하여 상세히 설명하면 다음과 같다.
제2도는 본 발명에 의한 컬럼형 패키지의 구성을 도시한 단면도인데, 이에 도시된 바와 같이, 본 발명에 의한 컬러형 패키지(10)는 리드삽입공(12)이 형성되고 칩패들(13)이 일체로 몰딩형성된 패키지몸체(11)와, 상기칩패들(13)에 본딩되는 반도체칩(14)과, 상기 리드삽입공(12)에 삽입설치되어 와이어본딩부(16)가 상기 반도체칩(14)과 와이어(19)로 본딩되는 리드(15)와, 상기 리드삽입공(12)을 통해 패키지몸체(11)외부로 돌출된 리드(15)의 말단부에 구비되는 솔더볼(17)을 포함하여 구성된다.
상기 패키지몸체(11)는 그 중심부에 패들(13)이 일체로 구비되어 있고, 상기패들(13)의 주변부에는 패키지몸체(11)의 가장자리를 향해 계단식으로 단차지게 형성된 와이어본딩부안착부(11')가 구비되어 있다.
상기 리드(15)는 상기 패키지몸체(11)에 구비되는 리드삽입공(12)에 삽입설치되어 있는 것으로 그 상단부에서 연장되어 절곡형성된 와이어본딩부(16)가 상기 와이어본딩부안착부(11')에 안착된다. 그리고, 상기 리드(15)의 하단부에는 상기 패키지몸체(11)의 하면으로 돌출 형성되어 있는 솔더볼(17)이 일체로 형성되어 있다.
한편, 상기 패키지몸체(11)의 상부 가장자리에는 핸들링패드(21)가 구비되고, 상기 패들(13)의 하면에는 패들(13)을 접착지지하기 위한 접착지지수단(20)이 구비된다.
또한, 상기 패들(13)에 본딩되어 있는 반도체칩(14)과 상기반도체칩(14)과 와이어본딩부(16)를 연결하는 와이어(19)등을 차폐하여 보호하기 위한 인캡슐레이션부재(미도시)가 상기패키지몸체(11)의 상부에 구비될 수도 있다. 이와 같은 인캡슐레이션부재(미도시)는 몰딩컴파운드, 글래스커버등이 이용될 수 있다.
도면중 미설명 부호 30은 리드삽입제어기, 40은 리드밴드기구, 50은 리드절단기이다.
이하, 상기한 바와 같은 본 발명에 의한 컬럼형 패키지의 제조단계를, 제3도 내지 제7도를참고하여 설명한다.
즉, 리드(15)가 삽입되는 리드삽입공(12)을 구비하고 패들(13)이 일체로 구비되는 패키지몸체(11)를 몰딩형성하게 된다. 이때, 상기 패들(13)은 패키지몸체(11)를 몰딩할 때 일체로 몰딩하여 주게 된다. 그리고 상기 패들(13)의 주변에는 상기 와이어본딩부안착부(11')가 구비되는데 패키지몸체(11)의 가장자리로 갈수록 높아지게 계단식으로 단차지게 형성한다.
그리고, 상기와 같은 형성된 패키지몸체(11)의 리드삽입공(12)에 리드(15)를 삽입하여 주게 된다. 이때 리드(15)의 삽입은, 제4도에 도시된 바와 같은, 리드삽입제어기(30)를 사용하여 수행하게 된다.
다음으로는, 제5도에 도시된 바와 같이, 리드삽입공(12)에 삽입되어있는 리드(15)의 상단부를 벤딩하여 와이어본딩부(16)를 형성하게 된다. 이와 같은 벤딩작업은 리드벤딩기구(40)를 사용하여 수행하게 된다. 이와 같이 벤딩된 와이어본딩부(16)는 패키지 몸체(11)의 와이어본딩부안착부(11')에 위치하게 되어 리드(15)이 더욱 견고한 상태로 지지된다.
다음 단계로는, 제6도에 도시된 바와 같이, 리드삽입공(12)에 삽입되어 패키지몸체(11)의 하부로 돌출된 리드(15)를 절단하여 주는 리드절단단계를 수행하게 된다. 이와 같은 리드절단단계는 리드절단기(50)를 수행하게 된다.
상기와 같은 리드절단단계를 수행한 이후에는, 제7도에 도시된 바와 같이, 리드(15)의 하단부에 솔더디핑(Solder Dipping)과정을 수행하여 솔더볼(17)을 형성하여 주는 단계를 수행하게 된다.
이와 같이 리드(15)의 하단부를 솔더디핑하여 솔더볼(17)을 형성하여 주게 되면 패키지몸체(11)의 리드삽입공(12)과 리드(15)사이에 혹시라도 존재하게 되는 틈을 막아줄 수 있게 되어 패키지(10)의 내부로 습기가 침투하는 것을 방지할 수 있는 동시에 리드(15)를 고정시킬 수 있게 된다. 그리고 이와 같은 상기 솔더볼(17)은 패키지(10)를 기판(미도시)에 실장할 때 일종의 실장용 아웃리드가 된다.
상기 솔더볼(17)형성 단계 이후에는 패들(13)에 반도체칩(14)을 실장하고 와이어본딩부(16)와 반도체칩(14)을 와이어(19)로 본딩하여 전기적인 연결을 하여 준다. 그 후에는 상기 반도체칩(14)과 와이어(19)를 보호하여 줄 수 있도록 인캡슐레이션공정을 수행할 수도 있다.
한편, 상기 패들(13)은 패키지몸체(11)의 하면에 부착되는 접착지지수단(20)에 의하여 지지되므로 패들(13)과 반도체칩(14)을 보다 견고하게 지지할 수 있게 되는 것이다.
위에서 상세히 설명한 바와 같은 본 발명에 의한 컬럼형 패키지에 의하면 패들의 주변부에 단차지게 다수개 형성되어 있는 와이어본딩부안착부에 와이어본딩부가 배치되도록 리드를 다수개 컬럼형으로 구비하여 줄 수 있게 되어 패키지의 다핀화를 용이하게 실현할 수 있게 되고, 종래의 PSVA패키지에 비해 그 제조가 간단히 이루어지는 효과가 있다.
한편, 본 발명에 의한 패키지는 그 리드를 컬럼형으로 다수개 배치하게 되므로 리드의 길이가 종래의 패키지에 비해 짧아지게 되어 전기적인 특성이 양호하게 되며, 리드의 하단부에 솔더디핑하여 주어 리드를 고정함과 동시에 솔더볼을 형성하여 주므로 내습성이 우수하여 패키지의 신뢰성이 향상되는 효과가 있다. 그외에도 제조하기가 간단하므로 생산성이 우수하고, 열방출이 용이하여 하이 파워(HIGH POWER)패키지에 적합한 특징이 있다.

Claims (4)

  1. 다수개의 리드삽입공이 형성되고 칩패들이 일체로 몰딩형성된 패키지몸체와, 상기 칩패들에 본딩되는 반도체칩과, 상기 리드삽입공에 삽입 설치되어 상단에 상기 반도체칩에 대해 직접 와이어본딩되는 와이어본딩부가 형성된 리드와, 상기 리드삽입공의 하단에서 패키지몸체 외부로 돌출된 리드의 말단부에 형성되는 솔더볼을 포함하여 구성됨을 특징으로 한 컬럼평 패키지.
  2. 제1항에 있어서, 상기 패키지 몸체에는 상기 와이어본딩부가 안착되는 와이어본딩안착부가 단차지게 형성됨을 특징으로 하는 컬럼형 패키지.
  3. 제1항 또는 제2항에 있어서, 상기 패키지몸체의 상부 가장자리에는 핸들링패드가 구비됨을 특징으로 하는 컬럼형 패키지.
  4. 제1항에 있어서, 상기 패키지몸체의 하면에는 상기 패들을 접착지지하기 위한 접착지지수단일 구비됨을 특징으로 하는 컬럼형 패키지.
KR1019950068663A 1995-12-30 1995-12-30 컬럼형 패키지 KR100206886B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950068663A KR100206886B1 (ko) 1995-12-30 1995-12-30 컬럼형 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950068663A KR100206886B1 (ko) 1995-12-30 1995-12-30 컬럼형 패키지

Publications (2)

Publication Number Publication Date
KR970053640A KR970053640A (ko) 1997-07-31
KR100206886B1 true KR100206886B1 (ko) 1999-07-01

Family

ID=19448175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950068663A KR100206886B1 (ko) 1995-12-30 1995-12-30 컬럼형 패키지

Country Status (1)

Country Link
KR (1) KR100206886B1 (ko)

Also Published As

Publication number Publication date
KR970053640A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
US6927483B1 (en) Semiconductor package exhibiting efficient lead placement
KR100214463B1 (ko) 클립형 리드프레임과 이를 사용한 패키지의 제조방법
US6258629B1 (en) Electronic device package and leadframe and method for making the package
US5894108A (en) Plastic package with exposed die
US6664615B1 (en) Method and apparatus for lead-frame based grid array IC packaging
US7008824B2 (en) Method of fabricating mounted multiple semiconductor dies in a package
US20070215990A1 (en) Method for making QFN package with power and ground rings
US20020027297A1 (en) Semiconductor package
WO2004001847A1 (en) Improved integrated circuit package and method of manufacturing the integrated circuit package
JPH1167809A (ja) 半導体装置
KR19980032479A (ko) 표면 설치 to-220 패키지 및 그의 제조 공정
JP3877409B2 (ja) 半導体装置の製造方法
US6476478B1 (en) Cavity semiconductor package with exposed leads and die pad
KR20030027413A (ko) 칩 사이에 스페이서가 삽입된 멀티 칩 패키지와 그 제조방법
KR19980067735A (ko) 반도체 패키지의 제조방법
JP3877410B2 (ja) 半導体装置の製造方法
US20040061205A1 (en) Moisture resistant integrated circuit leadframe package
JP3877405B2 (ja) 半導体装置の製造方法
KR100206886B1 (ko) 컬럼형 패키지
KR0179833B1 (ko) 반도체 패키지 및 그 제조방법
KR0184061B1 (ko) 반도체 패키지
KR100253314B1 (ko) 스터드 비지에이 패키지 및 그 제조방법
KR200169730Y1 (ko) 반도체 패키지의 리드프레임
KR100267766B1 (ko) 외부접속단자를 리벳 핀으로 한 브이·씨·에이 패키지 및그 제조방법
KR950015731A (ko) 반도체 장치용 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070321

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee