KR940008291Y1 - 플라스틱 반도체 패키지 - Google Patents

플라스틱 반도체 패키지 Download PDF

Info

Publication number
KR940008291Y1
KR940008291Y1 KR92006143U KR920006143U KR940008291Y1 KR 940008291 Y1 KR940008291 Y1 KR 940008291Y1 KR 92006143 U KR92006143 U KR 92006143U KR 920006143 U KR920006143 U KR 920006143U KR 940008291 Y1 KR940008291 Y1 KR 940008291Y1
Authority
KR
South Korea
Prior art keywords
lead
package
lead frame
semiconductor chip
semiconductor package
Prior art date
Application number
KR92006143U
Other languages
English (en)
Other versions
KR930024368U (ko
Inventor
유중하
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR92006143U priority Critical patent/KR940008291Y1/ko
Publication of KR930024368U publication Critical patent/KR930024368U/ko
Application granted granted Critical
Publication of KR940008291Y1 publication Critical patent/KR940008291Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

내용 없음.

Description

플라스틱 반도체 패키지
제1도 및 제2도는 종래 일반적인 플라스틱 반도체 패키지의 구조를 보이는 도면으로서,
제1도는 리드삽입실장형 반도체 패키지의 종단면도.
제2도는 표면실장형 반드체 패키지의 종단면도.
제3도의 (a)(b)는 본 고안 플라스틱 반도체 패키지의 구조를 보인 부분 절결 사시도 및 종단면도.
제4도의 (a)(b)(c)(d) (e)는 본 고안 플라스틱 반드체 패키지의 제조공정도.
제5도는 제4도 (d)의 A부 상세도.
제6도는 본 고안 플라스틱 반도체 패키지의 장착 상태를 보인 단면도.
제7도의 (a) (b)는 본 고안 플라스틱 반도체 패키지의 다른 실시예를 보인 부분 절결 사시도 및 종단면도.
*도면의 주요부분에 대한 부호의 설명
11 : 반도체칩 11a : 본드패드
12 : 패들 13 : 내부리드
14 : 외부리드 15 : 금속와이어
16a : 요홈부 17 : 몰딩수지
18 : 록킹홀 19 : 지지리드
20 : 컷팅홀
본 고안은 플라스틱 반도체 패키지 구조에 관한 것으로, 특히 기판과의 접속을 위한 리드프레임의 외부리드를 패키지 외부로 돌출시키지 않고 패키지 몸체의 표면으로 노출시켜 패키지의 취급을 용이하게 함과 아울러 고밀도 실장에 적합하도록 한 플라스틱 반도체 패키지에 관한 것이다.
종래 일반적으로 알려지고 있는 플라스틱 반도체 패키지는 제1도 및 제2도에 도시한 바와같이, 주변부에 복수개의 본드패드(1a)가 구비된 반도체칩(1)과, 상기 반도체칩(1)이 부작고정되는 패들(2)과 상기 반도체칩(1)에 와이어본딩되는 복수개의 인너리드(3) 및 아웃리드(4)가 구비된 리드프레임과, 상기 반도체칩(1)의 본드패드(1a)와 리드프레임의 인너리드(3)를 전기적으로 접속연결하는 복수개의 금속와이어(5)와, 와이어본딩된 상기 칩(1)과 리드프레임의 인너리드(3)를 포함하는 일정부분을 밀폐시키는 에폭시몰딩컴파운드(6)로 구성된다.
이와같이 구성된 일반적인 플라스틱 반도체 패키지를 제조함에 있어서는 먼저, 소잉(Sawing)공정에 의해 웨이퍼 상태에서 개개 로분리된 반드체칩(1)을 리드프레임의 패들(2)에 접착재를 이용하여 부착고정하는 다이본딩(Die bonding)공정을 수행하고, 상기 반도체칩(1)의 각 본드패드(1a)와 리드프레임의 각 인너리드(3)를 금속와이어(5)로 접속하여 전기적으로 연결하는 와이어본딩 공정을 수행하며, 와이어본딩된 상기 칩(1)과 리드프레임의 인너리드(3)를 포함하는 일정부위를 에폭시 몰딩컴파운드(6)로 몰딩하여 패키지로 형성한 후, 리드프레임의 서포트바(도시되지 않음) 및 댐바(도시되지 않음)를 절단하여 각각의 리드를 격리하는 트림(Trim)공정과, 패키지 외부로 돌출된 아웃리드(4)를 소정형태로 절곡형성하는 포밍(forming)공정을 행하는 순서로 제조된다.
이와같이 제조되는 반도체 패키지는 그의 아웃리드 절곡형태에 따라 제1도와 같은 듀얼인라인패키지(Dip : Dual in-line package) 및 제2도와 같은 스몰아웃라인 J-리드패키지(SOJ : Small Out line J-Lead package)등으로 분류된다.
그러나, 상기한 바와같은 종래의 플라스틱 반도체 패키지는 패키지 외부로 외부연결단자인 다수개의 아웃리드(4)가 돌출되어 있어 취급에 상망한 주의를 요하며, 취급부주의로 인한 리드변형등과 같은 패키지 불량이 발생하게 되고, 취급을 위한 별도의 치공구를 필요로 하는 등 패키지의 취급이 매우 어려운 것이었다.
또한, 외부로 돌출되는 아웃리드(4)들 만큼 패키지의 표면적이 증가하여 패키지의 소힝화에 한계가 있는 것이었으며, 아웃리드(4)의 위치가 패키지의 외부에 한정되어 있어 아웃리드(4)의 위치가 제한되는 등의 결함이 있었다.
본 고안은 상기한 바와같은 종래의 플라스틱 반도체 패키지가 가지는 문제점을 해소하기 위하여 안출한 것으로 기판과의 접속을 위한 리드프레임의 외부리드를 패키지의 외부로 돌출시키지 않고 패키지 몸체의 표면으로 노출시켜 취급을 용이하게 함과 아울러 패키지의 소형화 및 고밀도 실장에 적합하도록 한 플라스틱 반도체패키지를 제공하는데 목적이 있다.
상기와 같은 본 고안의 목적을 달성하기 위하여 주변부에 다수개의 본드패드가 배열된 반드체칩과, 상기 반도체칩이 부착고정되는 패들과 상기 칩에 와이어본딩되는 다수개의 내부리드 및 외부리드가 구이된 리드프레임파, 상기 반도체칩의 본드패드와 리드프레임의 내부리드를 전기적으로 접속연결하는 금속와이어와, 와이어본딩된 반도체칩과 리드프레임의 외부리드를 포함하는 일정면적을 밀폐시켜 패키지 몸체를 형성하는 몰딩수지를 구비한 것에 있어서, 상기 리드프레임의 외부리드를 패키지 몸체의 하면 양측으로 노출시켜 구성함을 특징으로 하는 플라스틱 반도체 패키지가 제공된다.
상기 리드프레임은 그의 내부리드 일측에 습기칩투를 방지함과 아울러 리드의 유동 및 빠짐을 방지하기 위한 록킹홈이 형성되고 외부리드에는 몰딩후 제거되는 지지리드가 연장형성되며, 그 지지리드와 외부리드의 경계면에는 지지리드의 절단을 용이하게 하기 위한 컷팅흘이 형성된다.
상기 패키지 몸체의 하면 중간부에는 타임보정용 캐패시터의 설치 공간 형성을 위한 요홈부가 형성된다. 이하, 상기한 바와같은 본 고안에 의한 플라스틱 반도체 패키지를 첨부한 도면에 의거하여 보다 상세히 설명한다.
제3도의 (a)(b)에 도시한 바와같이 본 고안에 의한 플라스틱 반도체 패키지는 다수개의 본드패드(11a)를갖는 반도체칩(11)과, 상기 반도체칩(11)이 부착고정되는 패들(12)과 상기 칩(11)에 와이어본딩되는 다수개의 내부리드(13) 및 그에 연장된 외부리드(14)로 이루어진 리드프레임과, 상기 반도체칩(11)의 본드패드(11a)와리드프레임의 내부리드(13)를 전기적으로 접속연결하는 금속와이어(15)와, 와이어본딩된 반도체칩(11)과 리드프레임의 외부리드(14)를 포함하는 일정면적을 밀폐시켜 패키지몸체(16)를 형성하는 몰딩수지(17)를 구비한것에 있어서, 상기 리드프레임의 외부리드(14)를 패키지 외부로 돌출시키지 않고 패키지몸체(16)의 하면 양측으로 노출시켜 패키지의 취급을 용이하게 함과 아울러 패키지의 실장율을 보다 높이도록 구성함을 특징으로하고 있다.
상기 리드프레임은 제4도 및 제5도에 도시한 바와같이 그의 내부리드(13) 일측에 습기침투를 방지함과 아울러 리드의 유동 및 빠짐을 방지하기 위한 록킹홀(18)이 형성되고, 외부리드(14)의 단부에 연장형성되어 각리드를 지지하는 지지리드(19)와의 경계면에는 지지리드(19)의 절단을 용이하게 하기 워한 컷팅흘(20)이 형성되어 있다.
또한, 상기 패키지몸체(16)의 하면중간부에는 제6도에서 보는 바와같이 기판(21)에 장착함에 있어서 타임보정용 캐패시터(22)의 설치공간을 위한 요홈부(16a)가 형성되어 있다.
도면중 미설명 부호 23은 반도체칩(11)의 고정을 위한 접착제를 보인 것이다.
이와같이 구성되는 본 고안에 의한 플라스틱 반도체 패키지의 제조과정을 제4도의 제조 공정도를 잠조하여설명하면 다음과 같다.
먼저,(a)에서와같이 리드프레임의 패들(12)위에 접착제(23)를 이용하여 반도체칩(11)을부착고정하는 다이본딩 공정을 수행하고, (b)에서와 같이 다이본딩된 반도체칩(11)의 각 본드패드(11a)와 리드프레임의 각내부리드(13)를 금속와이어(15)로 접속하여 전기적으로 연결시키는 와이어본딩 공정을 수행한다.
이후, (c)에서와 같이 몰딩수지(17)로 와이어본딩된 반도체칩(11)파, 리드프레임의 외부리드(14)를 포함하는 일정면적을 몰딩하여 패키지몸체(16)를 형성하되, 상기 외부리드(14)의 표면이 패키지몸체(16)의 하면 양측으로 노출되도록 몰딩공정을 수행하여 패키지로 형성한 후, (d)에서 보는 바와같이 외부리드(14)의 표면에 납땜성을 좋게하기 위하여 납(Pb)을 코팅하는 플래팅(Plating)공정을 수행하고, 마지막으로 (e)에서 보는 바와같이 각 리드를 지지하고 있는 지지리드(19)를 절단하여 플라스틱 반도체 패키지를 제조하게 되는 것이다.
이와같이 하여 제작된 본 고안에 의한 반도체 패키지가 기판(21)에 실장된 상태가 제6도에 도시되어 있는바, 기판(21)에 탑재하여 리플로워 솔더링하는 것에 의하여 표면 실장하도록 되어 있다.
즉, 본 고안에 의한 플라스틱 반도체 패키지는 종래의 일반적인 반도체 패키지와는 달리 기판(21)과의 접속을 위한 외부리드(14)를 패키지 외부로 돌출시키지 않고 패키지몸체(16)의 하면 양측으로 노출시켜 구성한 것으로, 종래와 제조공정을 같게 하면서 종래 문제가 되고 있는 외부리드(14)의 돌출구조를 노출구조로 개선한것이다.
이상에서 상세히 설명한 바와같이 본 고안에 의한 플라스틱 반도체 패키지는 기판과의 접속을 위한 외부리드를 패키지 외부로 돌출시키지 않고 패키지 몸체의 표면에서 노출시킴으로써 패키지의 취급이 매우 용이하고, 리드변형으로 인한 패키지 불량을 방지할 수 있으며, 반도체 패키지의 크기를 보다 소형화할 수 있고, 이에따라 패키지의 실장율을 보다 높일 수 있는 효과가 있다.
또한, 종래와 동일 스펙의 리드프레임을 제작한다고 할 경우, 종래보다 리드프레임의 원자재를 적게 사용할수 있으므로 제조원가절감 및 생산성 향상을 도모할 수 있다.
예컨데, 종래 8유니트/리드프레임 제작시의 원자재로 본 고안에서는 10유니트/리드프레임을 제작할 수 있는것이다.
제7도의 (a)(b)는 본 고안에 의한 플라스틱 반도체 패키지의 다른 실시예를 보인 부분 절결 사시도 및 단면도로서 이에 도시한 바와같이, 이러한 본 실시예는 통상적인 LOC타입 반도체 패키지와 유사하게 구성되고 제조되나, 기판과의 접속을 위한 외부리드(14)가 패키지몸체(16)의 표면으로 노출되는 점이 종래와 상이하게 구성되어 있는 바, 이를 좀더 상세히 살펴보면, 상술한 일실시예와는 달리 리드프레임의 패들이 제거되어 있으며, 리드프레임의 내부리드(13)는 반도체칩(11)의 상면에 접착테이프(24)에 의해 부착되어 있고, 이에 사용되는 반도체칩(11)의 본드패드(11a)는 중간부에 배열되어 금속와이어(15)에 의해 리드프레임의 각 내부리드(13)와 전기적으로 접속연결된 구성으로 되어있다.
그의 제조과정 및 작용효과는 상술한 일실시예와 동일하므로 동일한 구성에 대해서는 동일부호를 부여하고 상세한 설명은 생략한다.

Claims (3)

  1. 다수개의 본드패드(11a)를 갖는 반도체칩(11)과, 상기 반도체칩(11)이 부착고정되는 패들(12)과 상기 반도체칩(11)에 와이어본딩되는 다수개의 내부리드(13) 및 그에 연장된 외부리드(14)로 이루어진 리드프레임과,상기 반도체칩(11)의 각 본드패드(11a)과, 리드프레임의 각 내부리드(13)를 전기적으로 접속연결시키는 금속와이어(15)와, 와이어본딩된 반도체칩(11)과, 리드프레임의 외부리드(14)를 포함하는 일정면적을 밀폐시켜 패키지몸체(16)를 형성하는 몰딩수지(17)를 구비한 것에 있어서, 상기 리드프레임의 외부리드(14)를 패키지 외부로 돌출시키지 않고 패키지몸체(16)의 표면으로 노출시켜 패키지의 취급을 용이하게 함과 아울리 실장율을 보다 높이도록 구성함을 특징으로 하는 플라스틱 반도체 패키지.
  2. 제1항에 있어서, 상기 리드프레임은 그의 내부리드(13) 일측에 습기침투 및 리드의 유동을 방지하기 위한 록킹흘(18)이 형성되고, 외부리드(14)의 단부에 연장형성되어 각 리드를 지지하는 지지리드(19)와의 경계면에는 지지리드(19)의 절단을 쉽게 하기 위한 컷팅홀(20)이 형성됨을 특징으로 하는 플라스틱 반도체 패키지.
  3. 제1항에 있어서, 상기 패키지몸체(16)의 하면 중간부에는 타임 보정용 캐퍼시터(22)의 설치공간을 위한 요홈부(16a)가 형성됨을 특징으로 하는 플라스틱 반도체 패키지.
KR92006143U 1992-04-14 1992-04-14 플라스틱 반도체 패키지 KR940008291Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR92006143U KR940008291Y1 (ko) 1992-04-14 1992-04-14 플라스틱 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR92006143U KR940008291Y1 (ko) 1992-04-14 1992-04-14 플라스틱 반도체 패키지

Publications (2)

Publication Number Publication Date
KR930024368U KR930024368U (ko) 1993-11-27
KR940008291Y1 true KR940008291Y1 (ko) 1994-12-08

Family

ID=19331715

Family Applications (1)

Application Number Title Priority Date Filing Date
KR92006143U KR940008291Y1 (ko) 1992-04-14 1992-04-14 플라스틱 반도체 패키지

Country Status (1)

Country Link
KR (1) KR940008291Y1 (ko)

Also Published As

Publication number Publication date
KR930024368U (ko) 1993-11-27

Similar Documents

Publication Publication Date Title
US5783861A (en) Semiconductor package and lead frame
US9362210B2 (en) Leadframe and semiconductor package made using the leadframe
US6157074A (en) Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same
US9543235B2 (en) Semiconductor package and method therefor
KR0179920B1 (ko) 칩 사이즈 패키지의 제조방법
KR20000039786A (ko) 볼 그리드 어레이 패키지
US6396129B1 (en) Leadframe with dot array of silver-plated regions on die pad for use in exposed-pad semiconductor package
US6692991B2 (en) Resin-encapsulated semiconductor device and method for manufacturing the same
KR940008291Y1 (ko) 플라스틱 반도체 패키지
JPS6086851A (ja) 樹脂封止型半導体装置
JPH11297917A (ja) 半導体装置及びその製造方法
JPS6097654A (ja) 封止型半導体装置
KR910000018B1 (ko) 리이드프레임을 갖춘 반도체장치 및 그 제조방법
KR940006580B1 (ko) 접착리드를 이용한 반도체 패키지 구조 및 그 제조방법
KR200159861Y1 (ko) 반도체 패키지
KR100460072B1 (ko) 반도체패키지
US20030037947A1 (en) Chip scale package with a small surface mounting area
KR940008290Y1 (ko) 반도체 패키지
KR100244254B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
KR0167285B1 (ko) 비엘피 패키지
KR200164521Y1 (ko) 티엘형 반도체 패키지
KR20000014539U (ko) 반도체 패키지
KR970007849B1 (ko) 반도체 패키지
KR200147420Y1 (ko) 멀티 칩 모듈 반도체 장치
KR19990055884A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20041119

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee