KR200147420Y1 - 멀티 칩 모듈 반도체 장치 - Google Patents

멀티 칩 모듈 반도체 장치 Download PDF

Info

Publication number
KR200147420Y1
KR200147420Y1 KR2019930014844U KR930014844U KR200147420Y1 KR 200147420 Y1 KR200147420 Y1 KR 200147420Y1 KR 2019930014844 U KR2019930014844 U KR 2019930014844U KR 930014844 U KR930014844 U KR 930014844U KR 200147420 Y1 KR200147420 Y1 KR 200147420Y1
Authority
KR
South Korea
Prior art keywords
chip module
semiconductor device
chip
semiconductor
package
Prior art date
Application number
KR2019930014844U
Other languages
English (en)
Other versions
KR950007360U (ko
Inventor
고경희
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR2019930014844U priority Critical patent/KR200147420Y1/ko
Publication of KR950007360U publication Critical patent/KR950007360U/ko
Application granted granted Critical
Publication of KR200147420Y1 publication Critical patent/KR200147420Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 고안은 반도체 제조 공정중 패키지 공정에서 필요한 리드 프레임 대신에 멀티 칩 모듈을 사용함으로써, 각 처리 공정을 단축시킬 수 있도록 한 멀티칩 모듈 반도체 장치에 괸한 것으로, 종래의 반도체 장치는 메모리의 용량 및 칩의 크기 그리고 패키지 크기 등의 한계점에 접하게 되고, 또한 많은 처리 공정으로 처리 시간이 오래 걸리며, 각 공정에 따른 새로운 장비 및 재료가 부가적으로 소요되고, 신뢰성이 저하되는 문제점이 있었다.
본 고안은 이와같은 종래의 문제점을 감안하여, 반도체 제조시 멀티 칩 모듈 만도체 장치를 이용하여 1개의 모듈에 여러개의 칩을 다층으로 다이 어태치한 후 본딩 및 솔더링 공정만으로 반도체 장치를 제조 함으로써, 처리 공정을 단축 시키고 메모리 용량을 확장 시킬 수 있도록 한 것이다.

Description

멀티 칩 모듈 반도체 장치
제1도는 일반적인 리드 프레임의 평면도.
제2도는 종래 반도체 패키지의 단면도.
제3도는 본 고안 멀티 칩 모듈 반도체 장치의 사시도.
제4도는 제3도의 일면을 개방한 사시도.
제5a도 내지 5b도는 본 고안의 일부 확대 공정도.
제6도는 본 고안의 일부 절결 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 멀티 칩 모듈 11 : 외부리드
12 : 결합돌기 13 : 솔더링 핀
20 : 반도체 칩 30 : 배선 회로
본 고안은 반도체 제조 공정중 패키지 기술에 관한 것으로, 특히 패키지 공정에서 필요한 리드 프레임 대신에 멀티 칩 모듈을 사용함으로써, 각 처리 공정을 단축시킬 수 있도록 한 멀티 칩 모듈 반도체 장치에 관한 것이다.
일반적으로 반도체 패키지용 리드 프레임은 제1도와 같이 도시할 수 있는바, 리드 프레임 패드(1)는 패드 지지바(2)에 의하여 사이드 레일(3)에 접속되고, 사이드 레일(3)의 폭 방향을 연결하는 댐버(4)에 의하여 내부 리드(5)와 외부 리드(6)로 분리되며, 외부 리드(6)는 섹션바(도시하지 않았음)에 의하여 결합된다.
상기와 같은 구조의 리드 프레임을 이용한 패키지는 제2도에 도시된 바와 같이, 접착성 필름(Film) 위에 웨이퍼(Wafer)를 부착시키는 마운팅(Mounting) 공정 후, 여러개의 칩(Chip)(7)이 만들어져 있는 웨이퍼를 칩(7)별로 분리하기 위해 절단하는 다이싱(Dicing 또는 Sawing) 공정을 거쳐, 리드 프레임(Lead Frame) 패드(1)에 접착제(Attaching Material)를 이용하여 반도체 칩(Chip 또는 Die)(7)을 부착시키는 다이 어태칭(Die Attaching) 공정을 한 다음, 칩(7)의 패드(Pad)와 리드 프레임의 내부 리드(Inner Lead)(5)를 전도성 금속선인 와이어(Wire)(8)를 이용하여 연결하는 와이어 본딩(Wire Bonding) 공정후, 와이어 본딩이 끝난 칩(7) 및 와이어(8)를 외부의 각종 손상 요인으로 부터 보호하기 위해 칩(7) 주변에 몰딩 수지(9)를 이용하여 보호재를 씌우고 성형하는 몰딩(Molding) 공정을 하고, 트리밍(Triming) 및 솔더링(Soldering) 공정을 거쳐 기판(PCB)에 장착 가능한 형태로 리드를 성형하는 리드 포밍(Lead Forming) 공정을 통해 1개의 반도체 장치가 제조된다.
그러나, 이와같은 종래의 반도체 장치는 메모리의 용량 및 칩의 크기 그리고 패키지 크기 등의 한계점에 접하게 되고, 또한 많은 처리 공정으로 처리 시간이 오래 걸리며, 각 공정에 따른 새로운 장비 및 재료가 부가적으로 소요되고, 신뢰성이 저하되는 문제점이 있었다.
본 고안은 이와 같은 종래의 문제점을 감안하여, 반도체 제조시 처리 공정을 단축 시키고 메모리 용량을 확장 시킬 수 있는 멀티 칩 모듈 반도체 장치를 제공함을 특징으로 한다.
즉, 멀티 칩 모듈 반도체 장치를 이용하여 1개의 모듈에 여러개의 칩을 다층으로 다이 어태치 한 후 본딩 및 솔더링 공정만으로 반도체 장치를 제조할 수 있도록 한 것이다.
이하 도면을 참조하여 상세히 설명하면 다음과 같다.
본 고안 멀티 칩 모듈 반도체 장치는 제3도 및 제4도에 도시한 바와같이, 멀티 칩 모듈(10)의 외부 하면에 외부 리드(11)를 형성하고, 멀티 칩 모듈(10)의 내부에는 여러개의 반도체 칩(20)을 다층으로 탑재 시킬 수 있도록 형성된 결합 돌기(12)와 다이 태치시 반도체 칩(20)에 솔더링되는 솔더링 핀(13)을 형성하여 구성한다.
상기와 같이 구성한 본 고안 멀티 칩 모듈 반도체 장치는, 제5도의 a에 도시한 바와같이 멀티 칩 모듈(10)의 내부에 형성된 솔더링 핀(13)을 지그(Jig)를 이용하여 들어올린 다음, 제5도의 b와 같이 접착성 필름(Film) 위에 웨이퍼(Wafer)를 부착시키는 마운팅(Mounting) 공정 후, 여러개의 칩(Chip)이 만들어져 있는 웨이퍼를 칩 별로 분리하기 위해 절단하는 다이싱(Dicing 또는 Sawing) 공정을 거친 반도체 칩(20)을 삽입하여 결합 돌기(12)위에 정확히 다이 어태치(Die Attach) 한 다음, 제5도의 c와 같이 솔더링 핀(13)을 원상 복귀 시키면 솔더링 핀(13)의 선단 부분이 스프링 역활을 하여 반도체 칩(20)에 접속되어 솔더링(Soldering) 된다.
이때 상기 솔더링 핀(13)은 제6도에 도시한 바와같이, 멀티 칩 모듈(10)내부에 형성된 배선 회로(30)를 통해 서로 연결되어 멀티 칩 모듈(10)의 외부하면에 기형성된 외부 리드(11)로 연결되어 있으므로, 반도체 칩(20)의 패드(Pad)와 리드 프레임의 내부 리드(Inner Lead)를 전도성 금속선인 와이어(Wire)를 이용하여 연결하는 와이어 본딩(Wire Bonding) 공정 및 와이어 본딩이 끝난 반도체 칩(20) 및 와이어를 외부의 각종 손상 요인으로 부터 보호하기 위해 반도체 칩(20) 주변에 몰딩 수지를 이용하여 보호재를 씌우고 성형하는 몰딩(Molding) 공정 그리고, 트리밍(Triming) 공정을 거쳐 기판(PCB)에 장착 가능한 형태로 리드를 성형하는 리드 포밍(Lead Forming) 공정을 생략 할 수 있게 된다.
이상에서 상세히 설명한 바와같이 본 고안은, 반도체 장치 제조시 처리 공정을 단축시킴으로써 생산 공정에 소요되는 시간을 단축시키고, 각 처리 공정에 소요되는 장비 및 자재들을 절약할 수 있으며, 1개의 모듈에 여러개의 반도체 칩을 탑재시킨 멀티 칩 모듈을 이용함으로써 메모리 용량의 증가에 따라 커지는 칩의 크기 및 패키지의 크기를 줄일 수 있어, 경제성 및 실용성을 향상 시킬 수 있는 효과가 있다.

Claims (2)

  1. 반도체 조립용 패키지에 있어서, 멀티 칩 모듈(10)의 외부 하면에 외부 리드(11)를 형성하고, 멀티 칩 모듈(10)의 내부에는 여러개의 반도체 칩(20)을 다층으로 탑재 시킬 수 있도록 형성된 결합 돌기(12)와 다이 어태치시 반도체 칩(20)에 솔더링되는 솔더링 핀(13)을 형성하여 구성함을 특징으로 하는 멀티 칩 모듈 반도체 장치.
  2. 제1항에 있어서, 상기 솔더링 핀(13)은, 멀티 칩 모듈(10) 내부에 형성된 배선 회로(30)를 통해 멀티 칩 모듈(10)의 외부 하면에 기형성된 외부 리드(11)와 연결하여 형성함을 특징으로 하는 멀티 칩 모듈 반도체 장치
KR2019930014844U 1993-08-03 1993-08-03 멀티 칩 모듈 반도체 장치 KR200147420Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019930014844U KR200147420Y1 (ko) 1993-08-03 1993-08-03 멀티 칩 모듈 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019930014844U KR200147420Y1 (ko) 1993-08-03 1993-08-03 멀티 칩 모듈 반도체 장치

Publications (2)

Publication Number Publication Date
KR950007360U KR950007360U (ko) 1995-03-21
KR200147420Y1 true KR200147420Y1 (ko) 1999-07-01

Family

ID=19360564

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019930014844U KR200147420Y1 (ko) 1993-08-03 1993-08-03 멀티 칩 모듈 반도체 장치

Country Status (1)

Country Link
KR (1) KR200147420Y1 (ko)

Also Published As

Publication number Publication date
KR950007360U (ko) 1995-03-21

Similar Documents

Publication Publication Date Title
KR100477020B1 (ko) 멀티 칩 패키지
US20030230792A1 (en) Flip-chip semiconductor package with lead frame as chip carrier and fabrication method thereof
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
KR0141952B1 (ko) 반도체 패키지 및 그 제조방법
US7307352B2 (en) Semiconductor package having changed substrate design using special wire bonding
KR100391094B1 (ko) 듀얼 다이 패키지와 그 제조 방법
US20020145207A1 (en) Method and structure for integrated circuit package
KR200147420Y1 (ko) 멀티 칩 모듈 반도체 장치
TWI385776B (zh) 包含嵌入型撓式電路之封裝ｉｃ裝置及其製造方法
KR100891649B1 (ko) 반도체 패키지 제조방법
KR100291511B1 (ko) 멀티 칩 패키지
KR200159861Y1 (ko) 반도체 패키지
KR100247641B1 (ko) 적층형 볼 그리드 어레이 패키지 및 그의 제조방법
KR100218291B1 (ko) 세라믹 패들을 이용한 반도체 패키지 및 그 제작방법
US8211748B2 (en) Systems and methods for low profile die package
KR20070078593A (ko) 면 배열형 리드프레임, 그를 이용한 반도체 패키지 및 그제조 방법
KR100267220B1 (ko) 반도체소자패키지및그의제조방법
US20030037947A1 (en) Chip scale package with a small surface mounting area
KR100462373B1 (ko) 칩스케일 패키지 및 그 제조방법
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
KR20010004610A (ko) 트랜스퍼 몰드형 칩 사이즈 패키지 및 그의 제조 방법
KR100355639B1 (ko) 수지봉지형 반도체소자 및 그를 이용한 반도체장치의 제조방법
KR200151986Y1 (ko) 칩의 실장장치
KR100328835B1 (ko) 팬아웃 타입 μ-ＢＧＡ용 기판 및 팬아웃 타입 μ-ＢＧＡ 제조 방법
KR0142840B1 (ko) 다이패드가 노출된 반도체 패키지의 코팅방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20080222

Year of fee payment: 10

EXPY Expiration of term