KR0142840B1 - 다이패드가 노출된 반도체 패키지의 코팅방법 - Google Patents

다이패드가 노출된 반도체 패키지의 코팅방법

Info

Publication number
KR0142840B1
KR0142840B1 KR1019940018999A KR19940018999A KR0142840B1 KR 0142840 B1 KR0142840 B1 KR 0142840B1 KR 1019940018999 A KR1019940018999 A KR 1019940018999A KR 19940018999 A KR19940018999 A KR 19940018999A KR 0142840 B1 KR0142840 B1 KR 0142840B1
Authority
KR
South Korea
Prior art keywords
resin
exposed
die pad
semiconductor package
package
Prior art date
Application number
KR1019940018999A
Other languages
English (en)
Other versions
KR960005963A (ko
Inventor
서정우
서동수
송영재
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019940018999A priority Critical patent/KR0142840B1/ko
Publication of KR960005963A publication Critical patent/KR960005963A/ko
Application granted granted Critical
Publication of KR0142840B1 publication Critical patent/KR0142840B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

다이패드가 노출된 반도체 패키지의 코팅방법에 있어서, 패키지를 수지로 몰딩한 후의 큐어링 등에 의한 금속과 수지의 열팽창계수로 인하여 발생하는 균열의 내부로 습기 및 열 등이 침입하는 문제점을 해결하기 위하여, 반도체 칩과 내부 리드를 전기적으로 접속하고, 전체를 수지로 몰딩하고 다이패드가 노출된 반도체 패키지의 반도체 패키지 어레이의 다이 패드가 노출된 면을 수지나 고무 등의 비전도성 재료에 적어도 다이패드의 길이 및 폭보다 큰 관통공이 형성된 마스크로 덮고, 다이패드가 노출된 면을 소수성 수지로 분사 코팅하여 수지 박막을 형성하였다. 따라서, 노출된 다이패드 부근을 소수성 수지로 코팅하는 방법은 금속이 패키지의 표면에 노출되어 부식 및 오염이 문제되는 모든 패키지에 적용될 수 있다.

Description

다이패드가 노출된 반도체 패키지의 코팅방법
제1도 (a) 및 (b)는 종래 기술에 따른 반도체 패키지를 나타낸 단면도,
제2도는 이 발명에 따른 반도체 패키지 코팅방법을 나타낸 흐름도,
제3도는 이 발명에 사용되는 마스크를 나타내는 사시도,
제4도 (a) 및 (b)는 이 발명에 따른 반도체 패키지 코팅방법을 설명하기 위한 단면도이다.
이 발명은 다이패드가 노출된 반도체 패키지의 코팅방법에 관한 것으로서, 더욱 상세하게는 리드 프레임 다이패드가 노출된 반도체 패키지의 전면에 수지를 코팅함으로써 신뢰성을 높일 수 있는 다이패드가 노출된 반도체 패키지의 코팅방법에 관한 것이다.
최근 들어 전자기기의 소형화, 박형화, 경량화가 요구되는 추세에 따라 고밀도의 소형 및 박형의 패키지(package) 개발이 요구되고 있으며 여러 반도체 코팅회사에서는 직경 8인치 이상의 실리콘 기판을 사용하기 시작하고 있다.
일반적으로 실리콘 반도체는 단결정으로 성장한 실리콘 밍곳을 다이아몬드 톱이나 레이져를 이용하여 얇은 조각으로 절단하고, 절단된 웨이퍼 표면에 설계된 반도체 회로를 형성한다. 이렇게 회로가 형성된 기판을 패키지 상에 실장하기 위해, 회로가 형성되지 않는 뒷면을 원하는 두께로 래핑기계를 사용하여 백래핑(back lapping)하게 된다.
이 때 발생되는 실리콘 더스트로부터 반도체 회로를 보호하기 위해 실리콘 웨이퍼 앞면에 보호테이프를 부착하게 된다. 모든 공정이 끝나고 리드와 반도체 칩을 전기적으로 연결하는 와이어 본딩(wire bonding)을 하기 위해 기판 앞면의 보호 테이프를 제거하는 공정을 거친다.
이어서, 리드프레임 다이패드 상에 반도체 칩을 다이 본딩하고, 반도체 칩에 형성된 다이패드와 리드를 와이어 본딩에 의해 전기적으로 연결하고, 전체를 외부환경으로부터 보호하기 위해 열경화성 수지로 인켑슐레이션하고, 외부 리드를 절곡한 다음, 몰딩의 부산물인 플래쉬를 제거한 다음 댐바를 자르고 성형 및 실험을 거쳐 인쇄회로기판상에 실장하게 된다. 이 발명은 상기 공정중 인캡슐레이션 후의 공정을 개선한 것이다.
제1도 (a) 및 (b)는 종래 기술에 따른 반도체 패키지의 단면도이다.
제1도 (a)를 참조하면, 종래의 칩-온-리드(Chip-On-Lead;COL)형 반도체 패키지는 크게 리드프레임의 다이패드(11)와, 상기 다이패드(11)상에 탑재되는 반도체 칩(12)과, 상기 다이패드(11) 및 반도체칩(12)을 외부환경으로부터 보호하기 위해 상기 다이패드(11)가 수지로 몰딩된 패키지 몸체(13)의 상부에 노출 표면(11a)을 갖도록 몰딩되어 있다.
상기 반도체 칩(12)은 상기 다이패드(12)상에 수지 테이프로 된 접착제(14)에 의해 연화온도인 350∼400℃로 가열함으로써 접착되어 있고, 상기 반도체 칩(12)상에 형성된 본딩 패드(15)는 금으로 된 와이어(16)에 의해 내부리드(17)와 와이어 본딩되어 전기적으로 연결되어 있으며, 상기 내부리드(16)에 연장연결된 외부리드(18)의 선단은 후에 인쇄회로기판에 실장하기에 적합한 형태로 절곡된다.
또한 제1도 (a)의 부분 확대도를 참조하면 리드 프레임 다이패드(11)과 수지로 된 몸체는 각각의 열팽창율 차이로 인하여 계면에서 균열(13a)이 발생되며, 보통 균열의 폭은 1㎛ 정도의 크기를 갖는다.
제1도 (b)를 참조하면, 종래의 리드-온-칩(Lead-On-Chip;LOC)형 반도체 패키지는 크게 리드 프레임 다이패드(11)와, 상기 다이패드(11)상에 탑재되는 반도체 칩(12)과, 상기 다이패드(11) 및 반도체 칩(12)을 외부환경으로부터 보호하기 위해 상기 다이패드(11)가 수지로 된 패키지 몸체(13)의 하부에 노출 표면(11a)을 갖도록 몰딩되어 있으며, 설명되지 않은 부호는 제1도 (a)의 부분과 동일하다.
따라서, 종래의 다이패드가 노출된 반도체 패키지는 다이패드의 노출된 표면이 외부 환경에 의해 오염되거나 부식되기 쉬우며, 인쇄회로기판상의 회로패턴과 단락되기도 하고, 인쇄회로기판상의 회로패턴과의 상호 인덕턴스로 인한 반도체 소자 동작 특성의 장해가 발생할 염려가 있으며, 특히 몰딩된 패키지 몸체에 발생된 균열로 인하여 패키지내부에 수분이나 열이 도달하게 될 경우에 패키지 자체에 불량이 발생하게 되는 문제점이 있다.
이 발명의 목적은 상기한 바와 같은 종래기술의 문제점을 해결하기 위하여 다이패드 전면을 수지로 코팅하여 외부환경으로부터 패키지를 보호하여 신뢰성이 향상된 다이패드가 노출된 반도체 패키지의 코팅방법을 제공하는데 있다.
상기한 목적을 달성하기 위한 이 발명에 따른 다이패드가 노출된 반도체 패키지의 코팅방법의 특징은, 반도체 패키지 어레이의 다이패드가 노출된 패키지 몸체면을 마스킹하는 단계와, 상기 노출된 면을 수지로 코팅하는 단계로 구성된 점에 있다.
이하, 첨부한 도면을 참조하여 이 발명에 따른 다이패드가 노출된 반도체 패키지의 코팅방법을 상세히 설명한다.
제2도는 이 발명에 따른 반도체 패키지의 코팅방법을 나타낸 사시도이며, 설명의 편의상 제4도와 연계하여 설명한다.
제2도를 참조하면, 이 발명에 따른 반도체 패키지의 코팅방법(20)은 크게 마스킹 단계(24)와 코팅단계(25)로 구성되며, 상기 마스킹 단계(24) 및 코팅단계(25)는 일반적인 트랜스퍼 몰딩형 반도체 패키지의 제조공정 속에서 디플래쉬 단계(23)와 도금 단계(26)의 사이에 행해진다.
즉, 일반적인 패키지는 와이어 본딩이 끝난 후에 반도체 칩(12) 및 리드 프레임 다이패드(11) 등을 외부환경으로부터 보호하기 위하여 열경화성 수지로 몰딩(21)하고, 상기 몰딩수지밖으로 노출되어 있는 외부리드(18)를 지지하는 댐바 등을 제거하는 트림 공정(22)을 거친 다음에, 패키지 몸체(13)의 표면 및 외부리드에 부착된 수지 등의 이물질을 제거하기 위한 디플래쉬 공정(23)을 거친 다음, 최종시험을 거쳐 외부리드(18)에 솔더를 도금하는 단계(26)를 거쳐서 인쇄회로기판에 실장된다.
이 발명에 따라 상기 디플래쉬 단계 이후에 행해지는 마스킹 단계(24)에서는 수지나 고무로 된 마스크를 수지로 몰딩된 리드 프레임 어레이에 부착시켜, 노출된 다이패드(11)의 표면(11a) 및 패키지 몸체(13)의 일부만 제외하고 마스크가 덮도록 한다. 또한, 코팅단계(25)에서는 상기 마스크에 의해 노출된 부분에만 선택적으로 코팅제를 도포한다.
제3도는 이 발명에 사용되는 마스크를 나타내는 사시도이다.
제3도를 참조하면, 이 발명에 사용되는 마스크(31)는 내부에 다수개의 사각형 관통공(33)이 형성되어 있고, 상기 관통공(33)의 외곽에는 반도체 패키지 몸체(13)의 크기에 맞는 단턱(32)이 형성되어 있고, 점선(37)은 패키지 몸체(13)의 상부 면적을 나타낸다. 이 때, 상기 마스크(31)의 길이(L1) 및 폭(W1)은 수지로 몰딩된 다수의 리드 프레임이 직렬로 연결된 리드 프레임 어레이의 길이 및 목보다 크거나 같아야 하고, 상기 마스크(31)의 높이(H1)는 상기 패키지 몸체(13)의 표면으로부터 외부리드(18)의 표면까지의 두께보다 높거나 같아야 한다. 또한, 상기 관통공(33)의 길이(L3) 및 폭(W3)은 반도체 패키지 몸체(13)의 상부 표면의 길이 및 폭보다 작거나 같고 다이패드(11)의 노출 표면(11a)의 길이 및 폭보다 크거나 같아야 하며, 상기 관통공(32)의 높이(H3)는 20㎛ 이하로 제조함으로써 코팅방법 효율 높일 수 있다.
제4도 (a) 및 (b)는 이 발명에 따른 반도체 패키지의 코팅방법을 설명하기 위하여 나타낸 단면도이다.
제4도 (a)를 참조하면, 먼저 제1도 (a) 및 (b)에 도시한 리드 프레임 다이패드(11)와, 상기 다이패드(11)상에 탑재되는 반도체 칩(12)과, 상기 다이패드(11) 및 반도체 칩(12)을 외부환경으로부터 보호하기 위해 에폭시 몰딩 컴파운트 등의 열경화성 수지 몸체(13)로 다이패드(11)가 노출되도록 몰딩된 반도체 패키지의 노출면(11a)이 상부로 향하도록 한다. 이어서, 상기 패키지의 상부에 수지 또는 고무로 되고 내부 선단에 단턱(32)을 갖는 요홈(33)의 중앙에 상기 다이패드(11)의 중앙을 맞추고, 노즐(34)로부터 상부에서 소수성 수지(35)를 분사시켜 코팅함으로써 균일한 두께로 코팅한다. 제4도 (b)를 참조하면, 분사된 소수성 수지(35)는 반도체 패키지 몸체(13) 상부에 노출된 다이패드(11)의 영역보다 넓은 범위에 걸쳐 균일한 두께의 코팅박막(36)이 코팅되어 있고, 상기 코팅박막(36)은 상기 다이패드(11) 및 상기 패키지 몸체(13) 사이에 발생한 균열(13a)을 메우고 있다.
이상에서 살펴본 바와 같이, 이 발명에 따른 반도체 패키지의 코팅방법에서는 코팅 수지로 표면이 보호되므로 고온 다습한 조건에서도 다이패드의 노출된 표면이 외부환경에 의해 오염되거나 부식되지 않으며, 인쇄회로기판상의 회로 패턴과 단락될 염려가 적고, 인쇄회로와의 상호 인덕턴스로 인한 반도체 소자 동작 특성의 장해가 발생할 염려가 없으며, 특히 몰딩된 패키지 몸체에 발생한 균열에 코팅수지가 채워지므로 패키지 내부에 수분이나 열이 도달되지 않아 패키지 자체에 불량이 발생할 염려가 없는 이점이 있다. 따라서 반도체 패키지의 신뢰성이 향상되는 효과가 있다.

Claims (11)

  1. 다이패드가 노출된 반도체 패키지의 코팅방법에 있어서, 반도체 패키지 어레이의 다이패드가 노출된 패키지 몸체면을 마스크로 마스킹하는 단계와, 상기 노출된 면을 수지로 코팅하는 단계로 구성된 것을 특징으로 하는 다이패드가 노출된 반도체 패키지의 코팅방법.
  2. 제1항에 있어서, 상기 마스크는 다수개의 관통공을 구비한 것을 특징으로 하는 다이패드가 노출된 반도체 패키지의 코팅방법.
  3. 제2항에 있어서, 상기 관통공은 사각형인 것을 특징으로 하는 다이패드가 노출된 반도체 패키지의 코팅방법.
  4. 제1항에 있어서, 상기 마스크는 내부 선단에 단턱이 형성된 것을 특징으로 하는 다이패드가 노출된 반도체 패키지의 코팅방법.
  5. 제4항에 있어서, 상기 단턱은 두께가 20㎛ 이하인 것을 특징으로 하는 다이패드가 노출된 반도체 패키지의 코팅방법.
  6. 제1항에 있어서, 상기 마스크는 절연성 재료로 된 것을 특징으로 하는 다이패드가 노출된 반도체 패키지의 코팅방법.
  7. 제6항에 있어서, 상기 절연성 재료는 수지 또는 고무 중의 어느 하나로 이루어진 것을 특징으로 하는 다이패드가 노출된 반도체 패키지의 코팅방법.
  8. 제7항에 있어서, 상기 수지는 폴리페닐렌 설파이드, 실리콘 중합체, 또는 에폭시 수지 중 어느 하나로 이루어진 것을 특징으로 하는 다이패드가 노출된 반도체 패키지의 코팅방법.
  9. 제1항에 있어서, 상기 수지는 소수성 수지인 것을 특징으로 하는 다이패드가 노출된 반도체 패키지의 코팅방법.
  10. 제9항에 있어서, 상기 소수성 수지는 에폭시 수지, 폴리페닐렌 설파이드, 실리콘 중합체 중의 어느 하나로 된 것을 특징으로 하는 다이패드가 노출된 반도체 패키지의 코팅방법.
  11. 제1항에 있어서, 상기 코팅단계는 분사 코팅수단을 이용하는 것을 특징으로 하는 다이패드가 노출된 반도체 패키지의 코팅방법.
KR1019940018999A 1994-07-30 1994-07-30 다이패드가 노출된 반도체 패키지의 코팅방법 KR0142840B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940018999A KR0142840B1 (ko) 1994-07-30 1994-07-30 다이패드가 노출된 반도체 패키지의 코팅방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940018999A KR0142840B1 (ko) 1994-07-30 1994-07-30 다이패드가 노출된 반도체 패키지의 코팅방법

Publications (2)

Publication Number Publication Date
KR960005963A KR960005963A (ko) 1996-02-23
KR0142840B1 true KR0142840B1 (ko) 1998-07-15

Family

ID=19389619

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940018999A KR0142840B1 (ko) 1994-07-30 1994-07-30 다이패드가 노출된 반도체 패키지의 코팅방법

Country Status (1)

Country Link
KR (1) KR0142840B1 (ko)

Also Published As

Publication number Publication date
KR960005963A (ko) 1996-02-23

Similar Documents

Publication Publication Date Title
US6693349B2 (en) Semiconductor chip package having a leadframe with a footprint of about the same size as the chip
KR100304681B1 (ko) 몰드bga형반도체장치및그제조방법
US5567656A (en) Process for packaging semiconductor device
US20020041019A1 (en) Semiconductor package having implantable conductive lands and method for manufacturing the same
JP3686287B2 (ja) 半導体装置の製造方法
KR100346671B1 (ko) 플라스틱성형타입반도체장치및그의제조방법
KR100366111B1 (ko) 수지봉합형 반도체장치의 구조
KR0142840B1 (ko) 다이패드가 노출된 반도체 패키지의 코팅방법
US6772510B1 (en) Mapable tape apply for LOC and BOC packages
KR19990065532A (ko) Cob형 반도체 패키지의 제조방법
CN220510008U (zh) 半导体器件和电子系统
KR100308396B1 (ko) 반도체패키지의제조방법
KR100279252B1 (ko) 세라믹패키지
KR100258603B1 (ko) 리드프레임을 이용한 에어리어 어레이 범프드 반도체패키지의 입출력 단자용 랜드형성 방법 및 그 구조를 포함하는 반도체 패 키지
JP2771475B2 (ja) 半導体装置
KR20000045084A (ko) 반도체패키지 및 그 제조방법
KR100379085B1 (ko) 반도체장치의봉지방법
KR950005967B1 (ko) 플라스틱 리드레스 패키지 및 그 제조방법
KR200147420Y1 (ko) 멀티 칩 모듈 반도체 장치
JPS61240664A (ja) 半導体装置
KR20010004610A (ko) 트랜스퍼 몰드형 칩 사이즈 패키지 및 그의 제조 방법
KR100649443B1 (ko) 노출된 와이어를 갖는 반도체 칩 패키지와 그 반도체 칩패키지가 기판에 부착된 구조
KR950034702A (ko) 멀티 칩 패키지 및 그 제조방법
US20030037947A1 (en) Chip scale package with a small surface mounting area
KR19990059030A (ko) 가요성회로기판을 이용한 볼그리드어레이반도체패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100315

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee