KR20010004610A - 트랜스퍼 몰드형 칩 사이즈 패키지 및 그의 제조 방법 - Google Patents

트랜스퍼 몰드형 칩 사이즈 패키지 및 그의 제조 방법 Download PDF

Info

Publication number
KR20010004610A
KR20010004610A KR1019990025304A KR19990025304A KR20010004610A KR 20010004610 A KR20010004610 A KR 20010004610A KR 1019990025304 A KR1019990025304 A KR 1019990025304A KR 19990025304 A KR19990025304 A KR 19990025304A KR 20010004610 A KR20010004610 A KR 20010004610A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
land
heat sink
ball
bonding
Prior art date
Application number
KR1019990025304A
Other languages
English (en)
Inventor
박명근
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019990025304A priority Critical patent/KR20010004610A/ko
Publication of KR20010004610A publication Critical patent/KR20010004610A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors

Abstract

본 발명은 트랜스퍼 몰드형 칩 사이즈 패키지를 개시한다. 개시된 본 발명은, 히트 싱크 표면에 반도체 칩이 접착된다. 반도체 칩 표면에는 패턴 필름이 접착된다. 패턴 필름은 절연층 표면에 금속 패턴이 배열된 구조를 갖는다. 금속 패턴의 양단에는 범프 랜드와 와이어 본딩 랜드가 각각 형성된다. 패턴 필름의 와이어 본딩 랜드와 반도체 칩의 본딩 패드가 금속 와이어에 의해 전기적으로 연결된다. 패턴 필름의 범프 랜드에는 접합 보조층이 형성되고, 접합 보조층에는 전도성 범프가 형성되며, 전도성 범프에 볼 랜드가 형성된다. 볼 랜드만이 노출되도록 반도체 칩 전체가 봉지제로 몰딩된다. 볼 랜드에 솔더 볼이 마운트된다.

Description

트랜스퍼 몰드형 칩 사이즈 패키지 및 그의 제조 방법{transfer molded chip size package and method of fabricating the same}
본 발명은 트랜스퍼 몰드형 칩 사이즈 패키지 및 그의 제조 방법에 관한 것으로서, 보다 구체적으로는 반도체 칩 크기 정도로 패키지의 크기가 구현됨과 아울러 트랜스퍼 방법으로 몰딩되는 칩 사이즈 패키지 및 이를 제조하는 방법에 관한 것이다.
패키지의 한 예로서, 가장 범용으로 사용되고 있는 에스오제이(SOJ:Small Outline J-lead) 타입이 있고, 특수한 경우에 사용하는 지프(ZIP: Zigzag Inline Package) 타입이 있으며, 또 규격화되고 있는 메모리 카드(memory card)에 적합하도록 구성된 티에스오피(TSOP: Thin Small Outline Package) 타입 등이 있다.
이러한 패키지 제조 방법을 개략적으로 설명하면 다음과 같다.
먼저, 웨이퍼를 스크라이빙 라인을 따라 절단하는 소잉(sawing) 공정을 진행하여 개개의 반도체 칩으로 분리한 다음, 리드 프레임의 인너 리드를 각 반도체 칩에 부착하는 다이 어태치 공정을 진행한다.
이후 일정 온도에서 일정시간 동안 큐어링(curing)을 실시한 후, 반도체 칩의 패드와 리드 프레임의 인너 리드를 금속 와이어로 상호 연결시켜 전기적으로 연결시키는 와이어 본딩 공정을 수행한다.
와이어 본딩이 끝나면, 봉지제를 사용하여 반도체 칩을 몰딩하는 몰딩 공정을 수행한다. 이와 같이 반도체 칩을 몰딩해야만, 외부의 열적, 기계적 충격으로 부터 반도체 칩을 보호할 수가 있는 것이다.
상기와 같은 몰딩 공정이 완료된 후에는 아우터 리드을 도금하는 플래팅 공정, 아우터 리드를 지지하고 있는 댐바를 절단하는 트림 공정, 및 기판에 실장이 용이하도록 아우터 리드를 소정 형태로 절곡 형성하는 포밍 공정을 진행하여, 패키지를 제조한다.
이러한 공정으로 제작되는 일반적인 패키지에 대해, 패키지의 경박화를 위해 제시된 칩 사이즈 패키지는 반도체 칩의 크기가 패키지 크기 대비 80% 이상으로 구현되는 패키지로서, 이러한 칩 사이즈 패키지를 제조하는 방법을 도 1을 참고로 하여 개략적으로 설명하면 다음과 같다.
도 1에 도시된 칩 사이즈 패키지는 미쯔비시사에서 개발된 패키지로서, 도시된 바와 같이, 반도체 칩(1) 표면에 형성된 보호층(3)으로부터 본딩 패드(2)가 노출되어 있다. 절연층(4)을 반도체 칩(1) 표면에 도포한 후, 절연층(4)을 식각하여 본딩 패드(2)를 노출시킨다. 그런 다음, 금속층을 절연층(4)상에 증착한 후, 금속층을 패터닝하여 일단이 본딩 패드(2)에 연결된 금속 트레이스(5)를 형성한다. 금속 트레이스(5)의 타단에 접합 보조층(6)을 형성한 후, 도전성 범프(7)을 접합 보조층(6)상에 형성한다. 도전성 범프(7)상에는 구리 재질의 볼 랜드(8)을 형성하고, 볼 랜드(8)만이 노출되도록 전체 결과물 상부를 봉지제(9)로 몰딩한다. 마지막으로, 볼 랜드(8)에 솔더 볼(10)을 마운트한다.
그런데, 도 1에 도시된 칩 사이즈 패키지를 제조하기 위해서는 고가의 증착 장비가 반드시 필요하였다. 즉, 반도체 칩 표면에 절연층과 금속층을 각각 증착해야 하기 때문에, 패키지 제조 원가의 수십배가 넘는 고가의 증착 장비를 사용해야 했다. 이로 인하여, 패키지의 제조 비용이 대폭 상승되는 문제점이 있었다.
또한, 몰딩 단계에서, 종래의 칩 사이즈 패키지에 적용되는 몰딩 방법은 일반 패키지에 적용되는 트랜스퍼 몰딩과는 차이가 있다. 즉, 일반 패키지에 적용되는 몰딩 방법은 반도체 칩을 상하부 몰드 다이내에 배치시킨 상태에서, 봉지제를 플로우시킨 후 경화시키는 방법인데 반해서 종래 칩 사이즈 패키지에 적용된 몰딩 방법은 몰드 다이를 사용하지 않고 반도체 칩 상부에 봉지제를 스핀 코팅이나 열압착 또는 단순 도포 방식이다. 그런데, 상기된 3가지 몰딩 방법은 기존 트랜스퍼 몰딩 방법과 같이 신뢰성이 충분히 검증되지 않았서, 몰딩 공정의 불안정으로 수율이 저하되는 문제점을 안고 있다.
그리고, 종래의 칩 사이즈 패키지는 반도체 칩의 측부와 밑면이 노출된 상태이므로, 열발산을 위한 히트 싱크를 부착하는 것은 가능하다. 그러나, 반도체 칩의 노출된 부분을 통해서 반도체 칩의 회로를 부식시키는 수분이 침투할 소지가 매우 높고, 외부 충격에 대해서도 취약하다는 단점을 갖고 있다.
본 발명은 상기된 종래의 칩 사이즈 패키지가 안고 있는 제반 문제점들을 해소하기 위해 안출된 것으로서, 제조 방법에서 증착 방법이 배제되도록 하여, 제조 비용을 대폭 절감시킬 수 있는 트랜스퍼 몰드형 칩 사이즈 패키지 및 그의 제조 방법을 제공하는데 목적이 있다.
본 발명의 다른 목적은 신뢰성이 충분히 검증된 트랜스퍼 몰딩 방법을 사용할 수 있게 하는데 있다.
본 발명의 또 다른 목적은 히트 싱크가 구비됨과 아울러 수분 침투가 방지되고 외부 충격에 대해서도 강한 내구성을 갖게 하는데 있다.
도 1은 종래의 칩 사이즈 패키지를 나타낸 단면도.
도 2 내지 도 14는 본 발명의 실시예 1에 따른 칩 사이즈 패키지를 제조 공정 순서대로 나타낸 도면.
도 15 및 도 16은 본 발명의 실시예 2에 따른 칩 사이즈 패키지에 적용되는 패턴 필름을 나타낸 평면도 및 단면도.
도 17은 본 발명의 실시예 2에 따른 칩 사이즈 패키지를 나타낸 단면도.
도 18 및 도 19은 본 발명의 실시예 3에 따른 칩 사이즈 패키지에 적용되는 패턴 필름을 나타낸 평면도 및 단면도.
도 20은 본 발명의 실시예 3에 따른 칩 사이즈 패키지를 나타낸 단면도.
- 도면의 주요 부분에 대한 부호의 설명 -
20 ; 반도체 칩 21 ; 본딩 패드
30 ; 패턴 필름 31 ; 절연층
32 ; 금속 패턴 33 ; 와이어 본딩 랜드
34 ; 범프 랜드 40 ; 금속 와이어
70 ; 접합 보조층 71 ; 전도성 범프
72 ; 볼 랜드 80 ; 히트 싱크
100 ; 봉지제 110 ; 솔더 볼
상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 칩 사이즈 패키지는 다음과 같은 구성으로 이루어진다.
히트 싱크 표면에 반도체 칩이 접착된다. 반도체 칩 표면에는 패턴 필름이 접착된다. 패턴 필름은 절연층 표면에 금속 패턴이 배열된 구조를 갖는다. 금속 패턴의 양단에는 범프 랜드와 와이어 본딩 랜드가 각각 형성된다. 패턴 필름의 와이어 본딩 랜드와 반도체 칩의 본딩 패드가 금속 와이어에 의해 전기적으로 연결된다. 패턴 필름의 범프 랜드에는 접합 보조층이 형성되고, 접합 보조층에는 전도성 범프가 형성되며, 전도성 범프에 볼 랜드가 형성된다. 볼 랜드만이 노출되도록 반도체 칩 전체가 봉지제로 몰딩된다. 볼 랜드에 솔더 볼이 마운트된다.
상기된 구조로 이루어진 칩 사이즈 패키지를 제조하는 방법은 다음과 같다.
절연층 표면에 금속 패턴이 배열되고, 금속 패턴의 양단에는 범프 랜드와 와이어 본딩 랜드가 각각 형성된 패턴 필름을 복수개의 반도체 칩이 구성된 웨이퍼 표면에 접착한다. 그런 다음, 각 반도체 칩의 본딩 패드와 와이어 본딩 랜드를 금속 와이어로 연결한다. 웨이퍼를 스크라이브 라인을 따라 절단하여 개개의 반도체 칩으로 분리한다. 각 반도체 칩의 범프 랜드에 접합 보조층과 전도성 범프를 순차적으로 형성한 후, 전도성 범프상에 볼 랜드를 형성한다.
전체 결과물을 반도체 칩의 면적보다 큰 면적을 갖는 히트 싱크 표면에 접착한다. 히트 싱크를 하부 다이 표면에 안치시키고, 상부 다이로 히트 싱크 가장자리 표면을 누르게 한 상태에서, 상하부 다이 내부로 봉지제를 플로우시켜, 반도체 칩의 측부와 상부 모두를 봉지제로 몰딩한다. 그런 다음, 봉지제 표면을 연마하여 볼 랜드를 봉지제로부터 노출시킨다. 봉지제로부터 노출된 히트 싱크 부분을 절단하여 제거한다. 노출된 볼 랜드에 솔더 볼을 마운트한다.
상기된 본 발명의 구성에 의하면, 증착 공정 대신에 패턴 필름과 히트 싱크를 접착하는 공정으로 이루어지게 되므로, 패키지 제조 비용이 대폭 절감된다. 또한, 히트 싱크를 이용해서 기존의 트랜스퍼 몰딩 방법으로 반도체 칩을 몰딩하는 것이 실현된다. 아울러, 히트 싱크가 구비되면서도 반도체 칩의 측부가 노출되지 않게 되므로, 수분 침투가 방지되고 외부 충격에 대한 내구성이 강화된다.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 설명한다.
[실시예 1]
도 2 내지 도 14는 본 발명의 실시예 1에 따른 칩 사이즈 패키지를 제조 공정 순서대로 나타낸 도면이다.
웨이퍼에는 도 2에 도시된 반도체 칩(20) 복수개가 구성된다. 각 반도체 칩(20) 표면에는 본딩 패드(21)가 형성되어 있다.
한편, 도 3 및 도 4에 도시된 구조의 패턴 필름(30)을 제작한다. 패턴 필름(30)은 절연층(31) 표면 또는 내부에 금속 패턴(32)이 배열된 구조이다. 금속 패턴(32)의 양단에는 와이어 본딩 랜드(33)와 범프 랜드(34)가 형성되는데, 와이어 본딩 랜드(33)는 직사각형으로 범프 랜드(34)는 원형으로 형성된다. 한편, 본 실시예 1에 사용되는 반도체 칩(20)에서는 본딩 패드(21)가 반도체 칩(20)의 양측을 따라 배열되어 있으므로, 와이어 본딩 랜드(33)는 절연층(31)의 외곽에 배치되고 범프 랜드(34)는 절연층(31)의 중앙에 배치된다.
그런 다음, 도 5 및 도 6과 같이 패턴 필름(30)을 웨이퍼 표면에 접착제(60)를 매개로 접착한다. 이어서, 와이어 본딩 랜드(33)와 본딩 패드(21)를 금속 와이어(40)로 전기적으로 연결한 후, 도 7과 같이 스크라이브 라인을 따라 웨이퍼를 절단하여 개개의 반도체 칩(20)으로 분리한다.
이어서, 도 8과 같이, 범프 랜드(34)상에 접합 보조층(70)과 솔더 재질의 도전성 범프(71)를 순차적으로 형성한 후, 도전성 범프(71)상에 구리 재질의 볼 랜드(72)를 형성한다. 그런 다음, 도 9에 도시된 바와 같이, 반도체 칩(20)의 면적보다 넓은 히트 싱크(80)를 반도체 칩(20)의 밑면에 접착제(61)를 매개로 접착한다.
이어서, 도 10과 같은 트랜스퍼 몰딩 공정을 실시한다. 즉, 히트 싱크(80)를 하부 다이(91)상에 올려놓고, 상부 다이(90)의 하단으로는 히트 싱크(80)를 누르게 한다. 이러한 상태에서, 상하부 다이(90,91) 내부로 봉지제(100)를 트랜스퍼하면, 반도체 칩(20)의 측부와 상부 모두가 봉지제(100)로 몰딩된다. 그런 다음, 반도체 칩(20)을 상하부 다이(90,91)에서 반출시킨다.
이때는, 볼 랜드(72)가 봉지제(100)에 의해 차폐된 상태이므로, 도 11과 같이 연마 패드(92)를 이용해서 볼 랜드(72)가 노출될 때까지 봉지제(100)의 표면을 연마한다. 도 12는 봉지제(100)에서 노출된 볼 랜드(72)를 나타낸 저면 사시도인데, 도시된 바와 같이 히트 싱크(80)는 봉지제(100)로부터 노출된 상태이다. 따라서, 봉지제(100)로부터 노출된 히트 싱크(80)의 외곽을 절단하여, 도 13과 같이 봉지제(100)의 측면과 히트 싱크(80)의 측면이 동일 평면이 되도록 한다.
마지막으로, 도 14와 같이 봉지제(100)로부터 노출된 볼 랜드(72)에 솔더 볼(110)을 마운트하면, 본 실시예 1에 따른 칩 사이즈 패키지가 완성된다.
[실시예 2]
도 15 및 도 16은 본 발명의 실시예 2에 따른 칩 사이즈 패키지에 적용되는 패턴 필름을 나타낸 평면도 및 단면도이고, 도 17은 본 발명의 실시예 2에 따른 칩 사이즈 패키지를 나타낸 단면도이다.
도 15 및 도 16에 도시된 바와 같이, 본 실시예 2에 따른 패턴 필름(30)에서는 와이어 본딩 랜드(33)가 절연층(31)의 중앙에 배치되고 반면에 범프 랜드(34)가 절연층(31)의 외곽에 배치된다. 즉, 실시예 1에서 제시된 패턴 필름과는 정반대를 향하게 된다. 또한, 절연층(31)의 중앙에는 길게 슬롯(35)이 형성된다.
패턴 필름(30)이 상기된 구조로 이루어진 이유는, 실시예 1에서는 본딩 패드(21)가 반도체 칩(20)의 양측을 따라 배치되어 있지만, 본 실시예 2에서는 도 17에 도시된 바와 같이, 본딩 패드(21)가 반도체 칩(20)의 중앙을 따라 배치되어 있기 때문이다. 따라서, 중앙에 배치된 본딩 패드(21)에 금속 와이어(40)로 연결되는 와이어 본딩 랜드(33)가 절연층(31)의 중앙에 배치됨은 당연하고, 슬롯(35)은 금속 와이어(40)를 인출하기 위한 공간을 제공한다.
한편, 상기된 부분 이외에 다른 부분은 실시예 1과 동일하므로, 더 이상의 설명은 생략한다.
[실시예 3]
도 18 및 도 19은 본 발명의 실시예 3에 따른 칩 사이즈 패키지에 적용되는 패턴 필름을 나타낸 평면도 및 단면도이고, 도 20은 본 발명의 실시예 3에 따른 칩 사이즈 패키지를 나타낸 단면도이다.
도 18 및 도 19에 도시된 바와 같이, 절연층(31)의 중앙을 향하는 금속 패턴(32)의 일단에는 범프 랜드(34)가 형성되어 있지만, 절연층(31)의 외곽을 향하는 금속 패턴(32)의 타단에는 와이어 본딩 랜드가 형성되어 있지 않다. 대신에, 그 위치인 절연층(31)의 외곽에는 직사각형의 개구부(36)가 형성되고, 금속 패턴(32)에는 개구부(36)를 통과하는 금속 리드(37)가 연장되어 있다.
즉, 본 실시예 3에서는 별도의 금속 와이어를 사용하지 않고, 도 20에 도시된 바와 같이, 개구부(36)를 통과하는 금속 리드(37) 부분을 절단하고, 이 절단된 금속 리드(37)를 직접 본딩 패드(21)에 본딩하는 방법이 채용되었다. 이러한 방법은 와이어 본딩 공정이 생략된다는 잇점이 있다.
이상에서 설명한 바와 같이 본 발명에 의하면, 패턴 필름과 히트 싱크를 반도체 칩에 접착하는 공정만으로 패키징 공정이 이루어지게 되므로, 종래와 같은 증착 공정이 배제될 수가 있게 되어, 패키지 제조 비용이 대폭 절감된다.
또한, 히트 싱크를 반도체 칩의 밑면에 부착한 상태에서 몰딩 공정이 실시되므로, 신뢰성이 검증된 트랜스퍼 몰딩 방법을 몰딩 공정에 적용할 수가 있게 된다.
아울러, 히트 싱크가 구비되면서도 반도체 칩의 측부가 봉지제로 차단되어 외부에 노출되지 않게 되므로, 수분 침투가 방지되고 외부 충격에 대한 내구성이 강화된다.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (6)

  1. 히트 싱크;
    상기 히트 싱크 표면에 접착된 반도체 칩;
    상기 반도체 칩의 표면에 접착된 것으로서, 절연층에 금속 패턴이 배열되고, 상기 금속 패턴의 양단에는 와이어 본딩 랜드와 범프 랜드 각각이 형성된 패턴 필름;
    상기 패턴 필름의 와이어 본딩 랜드와 반도체 칩의 본딩 패드를 전기적으로 연결하는 금속 와이어;
    상기 패턴 필름의 범프 랜드에 형성된 접합 보조층;
    상기 접합 보조층상에 형성된 전도성 범프;
    상기 전도성 범프상에 형성된 볼 랜드;
    상기 볼 랜드만이 노출되도록, 상기 반도체 칩의 상부를 몰딩하는 봉지제; 및
    상기 볼 랜드에 마운트된 솔더 볼을 포함하는 것을 특징으로 하는 트랜스퍼 몰드형 칩 사이즈 패키지.
  2. 제 1 항에 있어서, 상기 히트 싱크의 면적은 반도체 칩의 면적보다 크고, 상기 히트 싱크 외곽과 반도체 칩의 외곽 사이 부분도 봉지제로 몰딩된 것을 특징으로 하는 트랜스퍼 몰드형 칩 사이즈 패키지.
  3. 히트 싱크;
    상기 히트 싱크 표면에 접착된 반도체 칩;
    상기 반도체 칩의 표면에 접착된 것으로서,
    절연층에 금속 패턴이 배열되고, 상기 금속 패턴의 일단에는 범프 랜드가 형성되며, 상기 금속 패턴의 타단인 금속 리드가 절연층으로부터 노출된 구조로 이루어져,
    상기 노출된 금속 리드가 반도체 칩의 본딩 패드에 연결된 패턴 필름;
    상기 패턴 필름의 범프 랜드에 형성된 접합 보조층;
    상기 접합 보조층상에 형성된 전도성 범프;
    상기 전도성 범프상에 형성된 볼 랜드;
    상기 볼 랜드만이 노출되도록, 상기 반도체 칩의 상부를 몰딩하는 봉지제; 및
    상기 볼 랜드에 마운트된 솔더 볼을 포함하는 것을 특징으로 하는 트랜스퍼 몰드형 칩 사이즈 패키지.
  4. 제 3 항에 있어서, 상기 히트 싱크의 면적은 반도체 칩의 면적보다 크고, 상기 히트 싱크 외곽과 반도체 칩의 외곽 사이 부분도 봉지제로 몰딩된 것을 특징으로 하는 트랜스퍼 몰드형 칩 사이즈 패키지.
  5. 절연층에 금속 패턴이 배열되고, 상기 금속 패턴의 양단에는 와이어 본딩 랜드와 범프 랜드 각각이 형성된 구조를 갖는 패턴 필름을 복수개의 반도체 칩이 구성된 웨이퍼 표면에 접착하는 단계;
    상기 패턴 필름의 와이어 본딩 랜드와 반도체 칩의 본딩 패드를 금속 와이어로 전기적으로 연결하는 단계;
    상기 웨이퍼를 스크라이브 라인을 따라 절단하여 개개의 반도체 칩으로 분리하는 단계;
    상기 반도체 칩의 범프 랜드상에 접합 보조층과 전도성 범프 및 볼 랜드를 순차적으로 형성하는 단계;
    상기 반도체 칩의 밑면에 히트 싱크를 접착하는 단계;
    상기 히트 싱크 상부를 봉지제로 몰딩하는 단계;
    상기 볼 랜드가 노출되도록 상기 봉지제 표면을 연마하는 단계; 및
    상기 볼 랜드에 솔더 볼을 마운트하는 단계를 포함하는 것을 특징으로 하는 트랜스퍼 몰드형 칩 사이즈 패키지의 제조 방법.
  6. 제 5 항에 있어서, 상기 몰딩 단계는
    상기 히트 싱크를 하부 다이상에 올려놓고, 상부 다이로 상기 히트 싱크의 외곽을 누른 상태에서, 상기 상하부 다이 내부로 봉지제를 트랜스퍼하여 상기 반도체 칩의 상부와 측부를 몰딩하는 단계로 이루어지는 것을 특징으로 하는 트랜스퍼 몰드형 칩 사이즈 패키지의 제조 방법.
KR1019990025304A 1999-06-29 1999-06-29 트랜스퍼 몰드형 칩 사이즈 패키지 및 그의 제조 방법 KR20010004610A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990025304A KR20010004610A (ko) 1999-06-29 1999-06-29 트랜스퍼 몰드형 칩 사이즈 패키지 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990025304A KR20010004610A (ko) 1999-06-29 1999-06-29 트랜스퍼 몰드형 칩 사이즈 패키지 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20010004610A true KR20010004610A (ko) 2001-01-15

Family

ID=19596953

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990025304A KR20010004610A (ko) 1999-06-29 1999-06-29 트랜스퍼 몰드형 칩 사이즈 패키지 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR20010004610A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100608327B1 (ko) * 2002-12-26 2006-08-04 매그나칩 반도체 유한회사 비지에이 패키지의 적층 방법
KR101111424B1 (ko) * 2009-11-04 2012-02-16 앰코 테크놀로지 코리아 주식회사 더블 솔더 방식의 입출력단자를 갖는 반도체 패키지
US8759958B2 (en) 2009-02-20 2014-06-24 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100608327B1 (ko) * 2002-12-26 2006-08-04 매그나칩 반도체 유한회사 비지에이 패키지의 적층 방법
US8759958B2 (en) 2009-02-20 2014-06-24 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
KR101111424B1 (ko) * 2009-11-04 2012-02-16 앰코 테크놀로지 코리아 주식회사 더블 솔더 방식의 입출력단자를 갖는 반도체 패키지

Similar Documents

Publication Publication Date Title
US6294100B1 (en) Exposed die leadless plastic chip carrier
KR100265563B1 (ko) 볼 그리드 어레이 패키지 및 그의 제조 방법
US6566168B2 (en) Semiconductor package having implantable conductive lands and method for manufacturing the same
JP3454920B2 (ja) 半導体パッケージおよびその製造方法
US7169651B2 (en) Process and lead frame for making leadless semiconductor packages
KR100319609B1 (ko) 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
US6664615B1 (en) Method and apparatus for lead-frame based grid array IC packaging
US6762118B2 (en) Package having array of metal pegs linked by printed circuit lines
US8487424B2 (en) Routable array metal integrated circuit package fabricated using partial etching process
US20080048308A1 (en) Stackable packages for three-dimensional packaging of semiconductor dice
US20030015780A1 (en) Bumped chip carrier package using lead frame and method for manufacturing the same
US7323772B2 (en) Ball grid array structures and tape-based method of manufacturing same
US7410830B1 (en) Leadless plastic chip carrier and method of fabricating same
US6573612B1 (en) Resin-encapsulated semiconductor device including resin extending beyond edge of substrate
US6344687B1 (en) Dual-chip packaging
KR100292033B1 (ko) 반도체칩패키지및그제조방법
US6380062B1 (en) Method of fabricating semiconductor package having metal peg leads and connected by trace lines
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
KR20010004610A (ko) 트랜스퍼 몰드형 칩 사이즈 패키지 및 그의 제조 방법
KR100587033B1 (ko) 칩 사이즈 패키지의 제조 방법
US20010001069A1 (en) Metal stud array packaging
KR100247641B1 (ko) 적층형 볼 그리드 어레이 패키지 및 그의 제조방법
KR19990060856A (ko) 볼 그리드 어레이 패키지
KR100401497B1 (ko) 적층형 멀티 칩 패키지 및 그 제조방법
JPS5986251A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid