KR101111424B1 - 더블 솔더 방식의 입출력단자를 갖는 반도체 패키지 - Google Patents

더블 솔더 방식의 입출력단자를 갖는 반도체 패키지 Download PDF

Info

Publication number
KR101111424B1
KR101111424B1 KR1020090105739A KR20090105739A KR101111424B1 KR 101111424 B1 KR101111424 B1 KR 101111424B1 KR 1020090105739 A KR1020090105739 A KR 1020090105739A KR 20090105739 A KR20090105739 A KR 20090105739A KR 101111424 B1 KR101111424 B1 KR 101111424B1
Authority
KR
South Korea
Prior art keywords
chip
output terminal
input
solder
semiconductor package
Prior art date
Application number
KR1020090105739A
Other languages
English (en)
Other versions
KR20110048955A (ko
Inventor
박인배
이춘흥
정부양
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020090105739A priority Critical patent/KR101111424B1/ko
Publication of KR20110048955A publication Critical patent/KR20110048955A/ko
Application granted granted Critical
Publication of KR101111424B1 publication Critical patent/KR101111424B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 더블 솔더 방식의 입출력단자를 갖는 반도체 패키지에 관한 것으로서, 더욱 상세하게는 웨이퍼 레벨 패키지에 몰딩수지 관통 비아를 형성하고, 이 몰딩수지 관통 비아내에 칩의 본딩패드와 연결되는 더블 솔더구조의 입출력단자를 형성하여, 입출력단자의 견고한 고정 및 파인 피치 유지가 용이하게 이루어질 수 있도록 한 더블 솔더 방식의 입출력단자를 갖는 반도체 패키지에 관한 것이다.
이를 위해, 본 발명은 웨이퍼 레벨 패키지를 구성하는 칩의 일면에 걸쳐 몰딩되는 몰딩 컴파운드 수지와; 상기 몰딩 컴파운드 수지에 관통 형성되되, 칩의 일면상에 형성된 본딩패드가 노출되는 깊이로 형성되는 다수의 몰딩수지 관통 비아(TMV)와; 상기 몰딩수지 관통 비아내에 독립적으로 삽입되어, 칩의 본딩패드에 융착되는 더블 솔더 구조의 입출력단자; 를 포함하여 구성된 것을 특징으로 하는 더블 솔더 방식의 입출력단자를 갖는 반도체 패키지를 제공한다.
반도체 패키지, 더블 솔더, 솔더볼, 몰딩 컴파운드 수지, 몰딩수지 관통 비아, 입출력단자, 파인 피치

Description

더블 솔더 방식의 입출력단자를 갖는 반도체 패키지{Semiconductor package having double solder type input and output terminal}
본 발명은 더블 솔더 방식의 입출력단자를 갖는 반도체 패키지에 관한 것으로서, 더욱 상세하게는 웨이퍼 레벨 패키지에 몰딩수지 관통 비아를 형성하고, 이 몰딩수지 관통 비아내에 칩의 본딩패드와 연결되는 더블 솔더구조의 입출력단자를 형성하여, 입출력단자의 견고한 고정 및 파인 피치 유지가 용이하게 이루어질 수 있도록 한 더블 솔더 방식의 입출력단자를 갖는 반도체 패키지에 관한 것이다.
최근에는 웨이퍼 레벨에서 각 칩의 크기에 가까운 칩 스케일 패키지가 제조되고 있고, 반도체 패키지의 성능 향상을 도모하면서도 제조 단가를 낮출 수 있는 적층 칩 패키지가 제조되고 있다.
기존의 적층 칩 패키지는 기판의 칩부착영역에 복수개의 칩이 적층 부착되는 조건에서, 각 칩의 본딩패드와 기판의 전도성회로패턴간을 전기적 신호 교환을 위해 와이어로 연결하는 구조로 제조됨에 따라, 패키지내에 와이어 본딩을 위한 공간 이 필요하고, 또한 와이어가 연결되는 기판의 전도성회로패턴 면적이 더 필요하여, 결국 반도체 패키지의 크기가 증가되는 단점이 있다.
한편, 웨이퍼 레벨의 패키지를 보면, 웨이퍼의 각 칩의 본딩패드에 전기적 입출력수단이 되는 다수의 솔더볼이 직접 융착되는 바, 칩의 면적이 협소하고 본딩패드간의 간격이 좁아서 솔더볼은 파인 피치(fine pitch)를 유지하는 상태로 융착된다.
그러나, 솔더볼이 파인 피치를 유지하며 융착됨에 따라, 서로 인접하는 솔더볼끼리 닿아 쇼트가 발생하는 문제점이 있고, 각 솔더볼이 전자기기의 마더보드 등에 융착될 때 작은 충격에도 쉽게 떨어져 나가는 문제점이 있다.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 웨이퍼 레벨 패키지를 구성하는 칩의 일면에 걸쳐 몰딩을 한 후, 다수의 몰딩수지 관통 비아(TMV)를 형성하고, 몰딩수지 관통 비아를 통해 노출된 칩의 본딩패드에 더블 솔더 방식의 입출력단자를 매립하는 식으로 융착시킴으로써, 입출력 단자간의 접촉이 차단되어 쇼트 현상을 방지할 수 있고, 입출력 단자들의 파인 피치 상태를 견고하게 유지시킬 수 있는 더블 솔더 방식의 입출력단자를 갖는 반도체 패키지를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 웨이퍼 레벨 패키지를 구성하는 칩의 일면에 걸쳐 몰딩되는 몰딩 컴파운드 수지와; 상기 몰딩 컴파운드 수지에 관통 형성되되, 칩의 일면상에 형성된 본딩패드가 노출되는 깊이로 형성되는 다수의 몰딩수지 관통 비아(TMV)와; 상기 몰딩수지 관통 비아내에 독립적으로 삽입되어, 칩의 본딩패드에 융착되는 더블 솔더 구조의 입출력단자; 를 포함하여 구성된 것을 특징으로 하는 더블 솔더 방식의 입출력단자를 갖는 반도체 패키지를 제공한다.
바람직한 일 구현예로서, 상기 더블 솔더 구조의 입출력단자는: 상기 몰딩수지 관통 비아내에 삽입되어, 칩의 본딩패드에 융착되는 솔더볼과; 상기 몰딩수지 관통 비아내에 충진되어, 상단부는 솔더볼의 외표면과 솔더링에 의하여 일체로 연결되고, 하단부는 몰딩수지 관통 비아의 외부로 돌출되는 전도성 솔더; 로 구성된 것을 특징으로 한다.
또한, 상기 칩에는 다수의 관통 실리콘 비아가 형성되고, 각 관통 실리콘 비아는 칩의 본딩패드와 재배선에 의하여 도전 가능하게 연결된 것을 특징으로 한다.
특히, 상기 칩의 상면에 동일하거나 다른 구조를 갖는 상부 웨이퍼 레벨 패키지가 적층되되, 상부 웨이퍼 레벨 패키지의 입출력단자인 솔더볼이 상기 칩의 상면상의 관통 실리콘 비아에 융착되어 적층되는 것을 특징으로 한다.
상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.
본 발명에 따르면, 웨이퍼 레벨 패키지의 칩 일면에 걸쳐 몰딩된 몰딩 컴파운드 수지에 칩의 본딩패드가 노출되도록 다수의 몰딩수지 관통 비아(TMV)를 형성하여, 먼저 몰딩수지 관통 비아내에 솔더볼을 독립적으로 삽입하여 칩의 본딩패드에 융착시킨 후, 몰딩수지 관통 비아내의 솔더볼에 전도성 솔더를 솔더링을 통해 일체로 적층 구성함으로써, 각 입출력 단자가 독립된 공간내에 존재하게 되어 입출력단자간의 접촉이 차단되면서 쇼트 현상을 방지할 수 있다.
특히, 각 입출력 단자들이 독립된 공간인 몰딩수지 관통 비아(TMV)내에 존재하며 고정된 상태가 되므로, 결국 입출력단자들은 파인 피치 상태를 그대로 유지하면서 견고한 융착 상태를 유지할 수 있고, 각 입출력단자가 마더보드에 접합되는 보다 레벨 조인트 성능을 향상시킬 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
첨부한 도 1은 본 발명의 제1실시예에 따른 더블 솔더 방식의 입출력단자를 갖는 반도체 패키지를 나타내는 단면도이다.
본 발명의 제1실시예에 따른 반도체 패키지는 웨이퍼 레벨의 패키지로서, 칩의 본딩패드에 융착되는 입출력단자가 파인 피치 상태의 간격을 견고한 상태로 유지할 수 있고, 각 입출력단자가 마더보드에 조인트되는 보드 레벨 조인트 성능을 견고한 상태로 확보할 수 있도록 한 점에 주안점이 있다.
이를 위해, 먼저 웨이퍼 레벨 패키지(10)를 구성하는 칩(12)의 일면 즉, 본딩패드(16)가 형성된 칩(12)의 일면에 걸쳐 몰딩 컴파운드 수지(14)로 몰딩하게 된다.
이때, 상기 몰딩 컴파운드 수지(14)에 다수의 몰딩수지 관통 비아(18, TMV: Through Mold Via)를 레이저 가공 등을 이용하여 관통 형성되는데, 각 몰딩수지 관통 비아(18)는 칩(12)의 일면상에 형성된 본딩패드(16)가 노출되는 깊이로 관통 형성된다.
여기서, 본 발명의 더블 솔더 방식에 따른 입출력단자(20)가 상기 몰딩수지 관통 비아(18)내에 독립적으로 삽입되어, 칩(12)의 본딩패드(16)에 융착된다.
보다 상세하게는, 상기 더블 솔더 구조의 입출력단자(20)는 몰딩수지 관통 비아(18)내에 삽입되어, 서로 일체가 되는 솔더볼(22)과 전도성 솔더(24)로 구성되는 바, 상기 솔더볼(22)이 먼저 몰딩수지 관통 비아(18)내에 삽입되어 칩(12)의 본딩패드(16)에 융착되고, 이어서 솔더볼(22)이 융착되어 있는 몰딩수지 관통 비아(18)내에 전도성 솔더(24)가 충진된 후, 솔더링에 의하여 전도성 솔더(24)가 솔더볼(22)과 일체로 연결된다.
즉, 전도성 솔더(22)의 상단부가 솔더볼(22)의 외표면과 솔더링에 의하여 일체로 연결되고, 그 하단부는 몰딩수지 관통 비아(18)의 외부로 일부분 돌출되어 마더보드(40)에 대한 접합 단자 역할을 하게 된다.
이렇게 웨이퍼 레벨 패키지(10)를 구성하는 칩(12)의 일면에 걸쳐 몰딩을 한 후, 다수의 몰딩수지 관통 비아(TMV)를 형성하고, 몰딩수지 관통 비아(18)내에 더 블 솔더 방식의 입출력단자인 솔더볼(22)과 전도성솔더(24)를 매립하는 식으로 융착시킴으로써, 각 입출력단자(20)가 독립된 공간내에 위치됨에 따라 입출력 단자간의 접촉이 차단되어 쇼트 현상을 방지할 수 있고, 특히 입출력단자(20)들의 파인 피치 상태를 견고하게 유지시킬 수 있으며, 또한 입출력단자(20)가 파인피치를 정확히 유지함에 따라 해당 전자기기의 마더보드 융착 위치에 입출력단자(20)를 정확하게 일치시키며 접합시킬 수 있는 보드 레벨 조인트 성능을 향상시킬 수 있다.
여기서, 본 발명의 제2실시예에 따른 더블 솔더 방식의 입출력단자를 갖는 반도체 패키지를 설명하면 다음과 같다.
첨부한 도 2는 본 발명의 제2실시예에 따른 더블 솔더 방식의 입출력단자를 갖는 반도체 패키지를 나타내는 단면도이다.
본 발명의 제2실시예에 따른 반도체 패키지는 제1실시예에 따른 패키지에 관통 실리콘 비아를 형성하여 또 다른 웨이퍼 레벨 패키지 또는 일반 패키지를 적층시킬 수 있도록 한 점에 특징이 있다.
이를 위해, 제1실시예에 따른 웨이퍼 레벨 패키지(10)의 칩(12)에 다수의 관통 실리콘 비아(28)가 형성된다.
보다 상세하게는, 웨이퍼 레벨에서 칩(12)에 관통 실리콘 비아(Through silicon via: TSV)를 미리 형성하고, 이 관통 실리콘 비아(28)를 통해 다른 구조의 패키지를 적층시킬 수 있다.
상기 관통 실리콘 비아(28)는 웨이퍼 레벨의 칩에 전도성금속(28b)이 충진되는 수직홀(28a)을 형성하고, 칩(12)의 후면을 백그라인딩(back grinding)하여 수직 홀(28a)내에 충진된 전도성금속(28b)이 외부로 노출되도록 한 것이다.
이때, 상기 관통 실리콘 비아(28)의 하단부는 칩(12)의 본딩패드(16)와 재배선(26)에 의하여 도전 가능하게 연결되는 바, 이 재배선(26, RDL: ReDistribution Line)이 포토-리소그라피(photo-lithography) 방식 또는 전기 도금 방식에 의하여 형성된다.
따라서, 상기 칩(12)의 상면에 동일하거나 다른 구조를 갖는 상부 웨이퍼 레벨 패키지(30)가 적층되거나, 그 밖에 기판 및 리드프레임을 이용한 패키지 등이 전기적 신호 교환 가능하게 연결되며 적층될 수 있다.
예를 들어, 상기 상부 웨이퍼 레벨 패키지(30)의 입출력단자인 솔더볼(32)이 상기 칩(12)의 상면상의 관통 실리콘 비아(28)에 융착됨에 따라, 본 발명의 제1실시예에 따른 반도체 패키지상에 웨이퍼 레벨 패키지가 용이하게 적층될 수 있다.
이와 같은 제2실시예에 따른 패키지에 따르면, 몰딩수지 관통 비아(18)내에 더블 솔더 방식의 입출력단자인 솔더볼(22)과 전도성솔더(24)를 매립하는 식으로 융착된 제1실시예의 패키지에 다른 패키지를 적층하여, 고집적화를 실현할 수 있다.
도 1은 본 발명의 제1실시예에 따른 더블 솔더 방식의 입출력단자를 갖는 반도체 패키지를 나타내는 단면도,
도 2는 본 발명의 제2실시예에 따른 더블 솔더 방식의 입출력단자를 갖는 반도체 패키지를 나타내는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 웨이퍼 레벨 패키지 12 : 칩
14 : 몰딩 컴파운드 수지 16 : 본딩패드
18 : 몰딩수지 관통 비아
20 : 더블 솔더 구조의 입출력단자
22 : 솔더볼 24 : 전도성 솔더
26 : 재배선 28 : 관통 실리콘 비아
28a : 수직홀 28b : 전도성금속
30 : 상부 웨이퍼 레벨 패키지 32 : 솔더볼

Claims (4)

  1. 삭제
  2. 웨이퍼 레벨 패키지(10)를 구성하는 칩(12)의 일면에 걸쳐 몰딩되는 몰딩 컴파운드 수지(14)와;
    상기 몰딩 컴파운드 수지(14)에 관통 형성되되, 칩(12)의 일면상에 형성된 본딩패드(16)가 노출되는 깊이로 형성되는 다수의 몰딩수지 관통 비아(18)와;
    상기 몰딩수지 관통 비아(18)내에 독립적으로 삽입되어, 칩(12)의 본딩패드(16)에 융착되는 더블 솔더 구조의 입출력단자(20);
    를 포함하되,
    상기 더블 솔더 구조의 입출력단자(20)는:
    상기 몰딩수지 관통 비아(18)내에 삽입되어, 칩(12)의 본딩패드(16)에 융착되는 솔더볼(22)과;
    상기 몰딩수지 관통 비아(18)내에 충진되어, 상단부는 솔더볼(22)의 외표면과 솔더링에 의하여 일체로 연결되고, 하단부는 몰딩수지 관통 비아(18)의 외부로 돌출되는 전도성 솔더(24);
    로 구성된 것을 특징으로 하는 더블 솔더 방식의 입출력단자를 갖는 반도체 패키지.
  3. 청구항 2에 있어서,
    상기 칩(12)에는 다수의 관통 실리콘 비아(28)가 형성되고, 각 관통 실리콘 비아(28)는 칩(12)의 본딩패드(16)와 재배선(26)에 의하여 도전 가능하게 연결된 것을 특징으로 하는 더블 솔더 방식의 입출력단자를 갖는 반도체 패키지.
  4. 청구항 2 또는 청구항 3에 있어서,
    상기 칩(12)의 상면에 동일하거나 다른 구조를 갖는 상부 웨이퍼 레벨 패키지(30)가 적층되되, 상부 웨이퍼 레벨 패키지(30)의 입출력단자인 솔더볼(32)이 상기 칩(12)의 상면상의 관통 실리콘 비아(28)에 융착되어 적층되는 것을 특징으로 하는 더블 솔더 방식의 입출력단자를 갖는 반도체 패키지.
KR1020090105739A 2009-11-04 2009-11-04 더블 솔더 방식의 입출력단자를 갖는 반도체 패키지 KR101111424B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090105739A KR101111424B1 (ko) 2009-11-04 2009-11-04 더블 솔더 방식의 입출력단자를 갖는 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090105739A KR101111424B1 (ko) 2009-11-04 2009-11-04 더블 솔더 방식의 입출력단자를 갖는 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20110048955A KR20110048955A (ko) 2011-05-12
KR101111424B1 true KR101111424B1 (ko) 2012-02-16

Family

ID=44360168

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090105739A KR101111424B1 (ko) 2009-11-04 2009-11-04 더블 솔더 방식의 입출력단자를 갖는 반도체 패키지

Country Status (1)

Country Link
KR (1) KR101111424B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101374145B1 (ko) * 2012-04-19 2014-03-19 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR101432486B1 (ko) * 2012-10-08 2014-08-21 에스티에스반도체통신 주식회사 집적회로 패키지 제조방법
KR101665242B1 (ko) 2015-03-20 2016-10-11 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004610A (ko) * 1999-06-29 2001-01-15 김영환 트랜스퍼 몰드형 칩 사이즈 패키지 및 그의 제조 방법
KR20010061801A (ko) * 1999-12-29 2001-07-07 박종섭 웨이퍼 레벨 패키지의 제조 방법
KR100790336B1 (ko) 2007-09-28 2008-01-02 (주)제이텍 반도체 이미지센서용 웨이퍼레벨 칩스케일 패키지 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004610A (ko) * 1999-06-29 2001-01-15 김영환 트랜스퍼 몰드형 칩 사이즈 패키지 및 그의 제조 방법
KR20010061801A (ko) * 1999-12-29 2001-07-07 박종섭 웨이퍼 레벨 패키지의 제조 방법
KR100790336B1 (ko) 2007-09-28 2008-01-02 (주)제이텍 반도체 이미지센서용 웨이퍼레벨 칩스케일 패키지 및 그 제조방법

Also Published As

Publication number Publication date
KR20110048955A (ko) 2011-05-12

Similar Documents

Publication Publication Date Title
US9685400B2 (en) Semiconductor package and method of forming the same
KR100923562B1 (ko) 반도체 패키지 및 그 형성방법
KR100570514B1 (ko) 웨이퍼 레벨 칩 스택 패키지 제조 방법
KR101461630B1 (ko) 실장 높이는 축소되나, 솔더 접합 신뢰도는 개선되는 웨이퍼 레벨 칩 온 칩 패키지와, 패키지 온 패키지 및 그 제조방법
KR101640076B1 (ko) 웨이퍼 레벨의 칩 적층형 패키지 및 이의 제조 방법
US7170183B1 (en) Wafer level stacked package
KR101096042B1 (ko) 반도체 패키지 및 그 제조방법
KR102556517B1 (ko) 브리지 다이를 포함하는 스택 패키지
US20090278245A1 (en) Packaged electronic devices with face-up die having tsv connection to leads and die pad
CN106971997A (zh) 半导体结构及其制造方法
CN111128914A (zh) 一种低翘曲的多芯片封装结构及其制造方法
US20120083096A1 (en) Semiconductor device having a simplified stack and method for manufacturing tehreof
TWI725280B (zh) 半導體封裝結構、半導體封裝結構之形成方法以及半導體組裝結構之形成方法
KR101624855B1 (ko) 멀티칩 모듈 타입의 웨이퍼 레벨 팬아웃 패키지 및 이의 제조 방법
KR101227078B1 (ko) 반도체 패키지 및 그 형성방법
US20200402883A1 (en) Semiconductor packages having heat spreader
US20220208649A1 (en) Semiconductor package and method of manufacturing the same
KR101111424B1 (ko) 더블 솔더 방식의 입출력단자를 갖는 반도체 패키지
KR20190136459A (ko) 반도체 다이들을 스택하는 방법 및 반도체 패키지
KR101391081B1 (ko) 플립칩 반도체 패키지 및 그 제조방법
KR100983471B1 (ko) 반도체 장치 및 그 제조 방법
KR101013548B1 (ko) 스택 패키지
KR101659354B1 (ko) 반도체 패키지 및 이의 제조 방법
KR20090011561A (ko) 적층 칩 패키지 및 그의 제조 방법
US9190370B2 (en) Semiconductor device utilizing redistribution layers to couple stacked die

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150106

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170113

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180110

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200128

Year of fee payment: 9