KR100983471B1 - 반도체 장치 및 그 제조 방법 - Google Patents
반도체 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100983471B1 KR100983471B1 KR1020080040152A KR20080040152A KR100983471B1 KR 100983471 B1 KR100983471 B1 KR 100983471B1 KR 1020080040152 A KR1020080040152 A KR 1020080040152A KR 20080040152 A KR20080040152 A KR 20080040152A KR 100983471 B1 KR100983471 B1 KR 100983471B1
- Authority
- KR
- South Korea
- Prior art keywords
- tsv
- conductive metal
- wafer
- exposed
- semiconductor device
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Description
Claims (6)
- 웨이퍼 레벨의 각 반도체 칩(10)의 본딩패드(18) 인접부분에 TSV(16)를 형성하고, 이 TSV(16)내에 전도성금속(14)을 매립시킨 반도체 장치에 있어서,상기 웨이퍼 후면에서 각 반도체 칩(10)의 TSV(16)와 일치하는 부분에 노출홈(20)을 가공하여 상기 전도성금속(14)의 저부가 노출되도록 하고, 반도체 칩(10)과 반도체 칩(10)간의 적층이 이루어지도록 상기 노출홈(20)내에 전도성 연결수단(22)을 내재시키면서 전도성금속(14)과 도전 가능하게 연결시킨 것을 특징으로 하는 반도체 장치.
- 삭제
- 삭제
- 웨이퍼 레벨에서 각 칩(10)의 본딩패드 인접부분에 수직홀(12)을 형성하는 단계와, 상기 수직홀(12)의 표면에 절연막을 형성하는 단계와, 상기 절연막이 형성된 수직홀(12)내에 전도성 금속(14)을 매립하여 TSV(16)를 형성하는 단계를 포함하는 반도체 장치 제조 방법에 있어서,상기 웨이퍼의 후면을 백그라인딩하되, 상기 각 칩(10)의 TSV(16)에 매립된 전도성 금속(14)이 노출되기 바로 직전까지 백그라인딩을 실시하는 단계와;상기 웨이퍼의 후면에서 TSV(16)가 형성된 위치에 레이저 가공을 이용하여 노출홈(20)을 형성하는 단계와;반도체 칩(10)과 반도체 칩(10)간의 적층을 위해, 상기 노출홈(20)내에 전도성 연결수단(22)을 삽입하는 동시에 상기 노출홈(20)을 통해 노출된 TSV(16)내의 전도성 금속(14)에 전도성 연결수단(22)을 융착시키는 단계;를 더 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
- 삭제
- 삭제
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080040152A KR100983471B1 (ko) | 2008-04-30 | 2008-04-30 | 반도체 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080040152A KR100983471B1 (ko) | 2008-04-30 | 2008-04-30 | 반도체 장치 및 그 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090114492A KR20090114492A (ko) | 2009-11-04 |
KR100983471B1 true KR100983471B1 (ko) | 2010-09-27 |
Family
ID=41555742
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080040152A KR100983471B1 (ko) | 2008-04-30 | 2008-04-30 | 반도체 장치 및 그 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100983471B1 (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101128895B1 (ko) * | 2010-06-14 | 2012-03-27 | 주식회사 하이닉스반도체 | 반도체 소자의 오버레이 버니어 및 그 제조 방법 |
KR101780423B1 (ko) | 2011-03-18 | 2017-09-22 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
KR20140023055A (ko) | 2012-08-16 | 2014-02-26 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 형성 방법 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100618543B1 (ko) * | 2004-06-15 | 2006-08-31 | 삼성전자주식회사 | 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 제조 방법 |
-
2008
- 2008-04-30 KR KR1020080040152A patent/KR100983471B1/ko active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100618543B1 (ko) * | 2004-06-15 | 2006-08-31 | 삼성전자주식회사 | 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20090114492A (ko) | 2009-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10867897B2 (en) | PoP device | |
US20200013667A1 (en) | Non-embedded silicon bridge chip for multi-chip module | |
US8110910B2 (en) | Stack package | |
KR101124568B1 (ko) | 반도체 칩, 이를 포함하는 적층 칩 구조의 반도체 패키지 | |
KR100945504B1 (ko) | 스택 패키지 및 그의 제조 방법 | |
US20120146216A1 (en) | Semiconductor package and fabrication method thereof | |
JP2008182224A (ja) | スタック・パッケージ及びスタック・パッケージの製造方法 | |
CN109273417A (zh) | 封装结构、集成扇出型封装及其制作方法 | |
CN111128914A (zh) | 一种低翘曲的多芯片封装结构及其制造方法 | |
KR101046253B1 (ko) | Tsv를 이용한 적층 칩 반도체 패키지 | |
KR101227078B1 (ko) | 반도체 패키지 및 그 형성방법 | |
US20140264852A1 (en) | Method for forming bumps in substrates with through vias | |
KR101095055B1 (ko) | 반도체 소자의 제조 방법 | |
KR100983471B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US20120061834A1 (en) | Semiconductor chip, stacked chip semiconductor package including the same, and fabricating method thereof | |
TW201640976A (zh) | 堆疊電子裝置及其製造方法 | |
KR20090011568A (ko) | 반도체 패키지 및 그의 제조 방법 | |
KR101128895B1 (ko) | 반도체 소자의 오버레이 버니어 및 그 제조 방법 | |
CN112397497A (zh) | 半导体封装件 | |
KR101013545B1 (ko) | 스택 패키지 및 그의 제조방법 | |
KR101128892B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR100984729B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR100941656B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR101150464B1 (ko) | 반도체 소자 및 그 형성 방법 | |
KR101001205B1 (ko) | 반도체 장치 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130903 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20140904 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20150902 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160902 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20170911 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20180911 Year of fee payment: 9 |