KR101780423B1 - 반도체 장치 및 이의 제조 방법 - Google Patents

반도체 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR101780423B1
KR101780423B1 KR1020110024430A KR20110024430A KR101780423B1 KR 101780423 B1 KR101780423 B1 KR 101780423B1 KR 1020110024430 A KR1020110024430 A KR 1020110024430A KR 20110024430 A KR20110024430 A KR 20110024430A KR 101780423 B1 KR101780423 B1 KR 101780423B1
Authority
KR
South Korea
Prior art keywords
film
semiconductor device
protective film
substrate
rewiring
Prior art date
Application number
KR1020110024430A
Other languages
English (en)
Other versions
KR20120106366A (ko
Inventor
김지황
최광철
김상원
민태홍
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110024430A priority Critical patent/KR101780423B1/ko
Priority to US13/422,745 priority patent/US9202767B2/en
Publication of KR20120106366A publication Critical patent/KR20120106366A/ko
Application granted granted Critical
Publication of KR101780423B1 publication Critical patent/KR101780423B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/0519—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 관통비아를 포함하는 반도체 장치 및 이의 제조 방법을 제공한다. 이 장치에서는 돌출부와 함몰부에 의해 요철 구조를 이루는 보호막 상에 재배선 패턴이 배치되므로, 누설전류를 방지하면서 향상된 신뢰성을 가지는 반도체 장치를 구현할 수 있다. 또한, 이의 제조 방법은 선택적 식각 공정에 의해 보호막과 절연막 라이너를 제거하여 상기 관통 비아 구조체의 단부를 노출시키므로, 관통 비아 구조체의 손상을 최소화하여 기판에 구리 오염을 근본적으로 방지할 수 있다.

Description

반도체 장치 및 이의 제조 방법{Semiconductor device and method of forming the same}
본 발명은 반도체 장치 및 이의 제조 방법에 관한 것이다.
집적 회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전되어 왔다. 최근에는 전기/전자 제품의 소형화와 더불어 고성능화가 요구됨에 따라 스택에 대한 다양한 기술들이 개발되고 있다.
반도체 장치 분야에서 말하는 '스택'이란 적어도 2개 이상의 칩 또는 패키지를 수직으로 쌓아올리는 것을 의미할 수 있다. 이러한 스택 기술에 의하면, 메모리 소자의 경우는 반도체 집적 공정에서 구현 가능한 메모리 용량보다 2배 이상의 메모리 용량을 가지는 제품을 구현할 수 있다. 또한 스택 패키지는 메모리 용량 증대는 물론 실장 밀도 및 실장 면적 사용의 효율성 측면에서 이점을 갖기 때문에 스택 패키지에 대한 연구 및 개발이 가속화되고 있는 실정이다.
스택 패키지에 있어서 신호 전달 속도 향상 등의 이점을 가지는 플립칩 본딩 방식에 대한 수요가 증대되고 있다. 또한, 플립칩 본딩 방식의 스택 구조에서 칩들 또는 패키지들 간의 전기적 신호 전달을 위해 관통 실리콘 비아(Through Silicon Via)가 제안되었다.
본 발명이 해결하고자 하는 과제는 누설전류를 방지하고 향상된 신뢰성을 가지는 반도체 장치를 제공하는데 있다.
본 발명이 해결하고자 하는 다른 과제는 구리오염을 방지할 수 있는 반도체 장치의 제조 방법을 제공하는데 있다.
상기 과제를 해결하기 위한 본 발명에 따른 반도체 장치는, 서로 마주보는 제 1 면과 제 2 면을 포함하는 기판; 상기 제 2 면에 배치되며 돌출부와 함몰부를 가지는 보호막; 및 상기 기판과 상기 보호막을 관통하며 상기 보호막의 함몰부와 같은 높이를 가지거나 보다 돌출되는 단부를 가지는 관통비아 구조체를 포함한다.
상기 보호막의 돌출부는 상기 관통비아 구조체의 단부보다 바람직하게는 돌출된다.
상기 관통비아 구조체는, 관통비아; 상기 관통비아의 측면에 배치되는 관통비아 시드막; 및 상기 관통비아 시드막의 측면과 상기 관통 비아 구조체의 단부에 배치되는 확산 방지막을 포함할 수 있다.
상기 반도체 장치는 상기 관통 비아 구조체와 상기 기판 사이 그리고 상기 관통 비아 구조체와 상기 보호막 사이에 개재되는 절연막 라이너를 더 포함할 수 있으며, 이때 상기 절연막 라이너의 단부면과 상기 관통비아 구조체의 측면이 이루는 각도는 바람직하게는 90°이하이다. 즉, 상기 절연막 라이너가 상기 관통비아 구조체의 노출된 부분과 만나는 영역에서 상기 관통비아 구조체의 측면과 상기 라이너가 이루는 각도는 바람직하게는 90°이하이다.
상기 절연막 라이너와 상기 보호막은 바람직하게는 동일한 물질을 포함한다.
상기 함몰부의 폭은 상기 관통비아 구조체의 폭보다 바람직하게는 넓다.
상기 반도체 장치는, 상기 보호막 상의 제 1 재배선 패턴을 더 포함할 수 있다. 상기 제 1 재배선 패턴의 표면은 돌출부의 표면과 공면을 이룰 수 있으며, 이때 상기 반도체 장치는, 상기 제 1 재배선 패턴과 상기 보호막 상에 위치하는 제 2 재배선 패턴을 더 포함할 수 있다.
상기 반도체 장치는, 상기 보호막과 상기 제 2 재배선 패턴 사이에 개재되며, 상기 보호막과 식각 선택비를 가지는 마스크막을 더 포함할 수 있다.
상기 반도체 장치는, 상기 제 1 면에 배치되는 배선들 및 층간절연막을 더 포함할 수 있다.
상기 다른 과제를 해결하기 위한 본 발명에 따른 반도체 장치의 제조 방법은, 서로 마주보는 제 1 면과 제 2 면을 가지는 기판에 관통비아홀을 형성하는 단계; 상기 관통 비아홀 안에 절연막 라이너와 관통 비아 구조체를 형성하는 단계; 상기 제 2 면에 인접한 상기 기판을 일부 제거하여 상기 절연막 라이너의 단부와 측벽 일부를 노출시키는 단계; 상기 제 2 면에 보호막과 마스크막을 콘포말하게 형성하는 단계; 제 1 평탄화 공정을 진행하여 상기 관통 비아 구조체와 중첩되는 적어도 상기 마스크막을 제거하고 상기 관통 비아 구조체의 측벽에 인접하는 마스크 패턴을 형성하는 단계; 및 상기 마스크 패턴을 식각 마스크로 이용하여 선택적 식각 공정을 진행하여 상기 보호막에 돌출부와 함몰부를 형성하고 상기 절연막 라이너를 제거하여 상기 관통 비아 구조체의 단부를 노출시키는 단계를 포함한다.
상기 관통 비아 구조체의 단부를 노출시키는 단계는 상기 마스크 패턴을 제거하는 단계를 포함할 수 있다.
상기 방법은, 상기 보호막 상에 패드 막을 형성하는 단계; 및 상기 패드 막에 대하여 제 2 평탄화 공정을 진행하여 상기 함몰부 안에 패드를 형성하는 단계를 더 포함할 수 있으며, 이때 상기 마스크 패턴은 상기 제 2 평탄화 공정에서 평탄화 저지막으로 사용될 수 있다.
본 발명의 일 예에 따른 반도체 장치는 돌출부와 함몰부에 의해 요철 구조를 이루는 보호막 상에 재배선 패턴이 배치되므로, 보호막과 재배선 패턴 사이의 접촉 면적이 넓어져 재배선 패턴의 탈리(脫離)를 방지할 수 있다. 또한, 본 발명의 일 예에 따른 반도체 장치에서 절연막 라이너의 단부면과 관통비아 구조체의 측면이 이루는 각도는 90°이하이므로, 관통 비아 구조체로부터의 누설전류를 방지하고, 관통 비아 구조체와 절연막 라이너 사이의 노치(notch) 발생을 방지하여 신뢰성을 향상시킬 수 있다. 또한 재배선 패턴을 형성하기 위한 재배선 접착막의 스텝 커버리지 특성을 개선할 수 있다. 이로써, 누설전류를 방지하면서 향상된 신뢰성을 가지는 반도체 장치를 구현할 수 있다.
본 발명의 다른 예에 따른 반도체 장치의 제조 방법은 선택적 식각 공정에 의해 보호막과 절연막 라이너를 제거하여 상기 관통 비아 구조체의 단부를 노출시키므로, 관통 비아 구조체의 손상을 최소화하여 기판에 구리 오염을 근본적으로 방지할 수 있다.
도 1은 본 발명의 실시예 1에 따른 반도체 장치의 단면도이다.
도 2는 도 1의 A 부분의 확대 단면도이다.
도 3은 도 1의 반도체 장치를 제조하는 과정을 나타내는 공정 단면도이다.
도 4는 도 3의 A 부분의 확대 단면도이다.
도 5 내지 8a는 도 2의 반도체 장치를 제조하는 과정을 나타내는 확대 단면도들이다.
도 8b는 도 8a의 B 부분의 확대도이다.
도 9a는 본 발명의 변형예에 따른 공정 단면도이다.
도 9b는 도 9a의 B 부분의 확대도이다.
도 10 및 11은 도 1의 반도체 장치를 제조하는 과정을 나타내는 공정 단면도들이다.
도 12는 본 발명의 실시예 2에 따른 반도체 장치의 단면도이다.
도 13은 도 12의 A 부분의 확대 단면도이다.
도 14는 도 13의 반도체 장치를 제조하는 과정을 나타내는 확대 단면도이다.
도 15는 본 발명의 실시예 3에 따른 반도체 장치의 단면도이다.
도 16은 도 15의 A 부분의 확대 단면도이다.
도 17 및 18은 도 16의 반도체 장치를 제조하는 과정을 나타내는 확대 단면도들이다.
도 19는 본 발명의 실시예 4에 따른 반도체 장치의 단면도이다.
도 20은 본 발명의 실시예 5에 따른 반도체 장치의 단면도이다.
도 21은 본 발명의 실시예 6에 따른 반도체 장치의 단면도이다.
도 22는 본 발명의 실시예 7에 따른 반도체 장치의 단면도이다.
도 23은 본 발명의 실시예 8에 따른 반도체 장치의 단면도이다.
도 24는 본 발명의 기술이 적용된 반도체 장치를 포함하는 패키지 모듈의 예를 보여주는 도면이다.
도 25는 본 발명의 기술이 적용된 반도체 장치를 포함하는 전자 장치의 예를 보여주는 블럭도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
<실시예 1>
도 1은 본 발명의 실시예 1에 따른 반도체 장치의 단면도이다. 도 2는 도 1의 A 부분의 확대 단면도이다.
도 1 및 도 2를 참조하면, 본 실시예 1에 따른 반도체 장치(100)는 서로 마주보는 제 1 면(1a) 및 제 2 면(1b)을 포함하는 기판(1)을 포함한다. 상기 기판(1)은 예를 들면 반도체 기판일 수 있다. 상기 기판(1)의 상기 제 1 면(1a)에는 도시하지는 않았지만, 소자 분리막들이 배치되어 활성 영역을 정의할 수 있다. 상기 소자분리막들에 의해 정의된 활성 영역에는 트랜지스터들이 배치될 수 있다. 상기 제 1 면(1a) 상에는 복수 층의 배선들(17)과 층간절연막(19)이 배치된다. 상기 층간절연막(19) 상에는 패드(21)와 상기 패드(21)를 일부 노출시키는 제 1 보호막(23)이 배치될 수 있다.
계속해서, 상기 기판(1)의 제 2 면(1b)에는 제 2 보호막(50)이 배치된다. 상기 제 2 보호막(50)은 함몰부(50a)와 돌출부(50b)를 포함하여 요철 구조의 표면을 가진다. 상기 제 2 보호막(50)은 예를 들면 실리콘 산화막을 포함할 수 있다. 관통 비아 구조체(15)는 상기 기판(1)과 상기 제 2 보호막(50)을 관통한다. 상기 관통 비아 구조체(15)는 상기 제 2 보호막(50)의 상기 함몰부(50a)를 관통할 수 있으며, 보다 바람직하게는 상기 관통 비아 구조체(15)는 상기 함몰부(50a)의 중앙 부분을 관통할 수 있다. 상기 관통 비아 구조체(15)의 폭(W1)은 상기 함몰부(50a)의 폭(W2)보다 작다. 상기 관통 비아 구조체(15)는 관통비아(13), 관통비아 시드막(11) 및 확산방지막(9)을 포함한다. 상기 관통비아 시드막(11)은 상기 관통 비아(13)와 상기 기판(1) 사이에 배치된다. 상기 확산 방지막(9)은 상기 관통비아 시드막(11)과 상기 기판(1) 사이에 배치된다. 상기 기판(1)의 제 2 면(1b)에 인접하며 평행한 상기 관통 비아 구조체(15)의 단부면(도 2에서 상부면)는 상기 제 2 보호막(50)의 상기 함몰부(50a)의 표면과 같은 높이이거나 보다 돌출될 수 있다. 상기 제 2 보호막(50)의 상기 돌출부(50b)는 상기 관통비아 구조체(15)의 단부보다 돌출된다. 상기 기판(1)의 제 2 면(1b)에 인접한 상기 관통 비아 구조체(15)의 단부에서 가장 바람직하게는 도 2에서처럼 상기 확산 방지막(9)이 노출될 수 있다. 그러나 상기 기판(1)의 제 2 면(1b)에 인접한 상기 관통 비아 구조체(15)의 단부에서 상기 관통비아 시드막(11) 또는 상기 관통 비아(13)가 노출될 수도 있다.
상기 관통 비아 구조체(15)와 상기 기판(1) 사이 그리고 상기 관통 비아 구조체(15)와 상기 제 2 보호막(50) 사이에는 절연막 라이너(7)가 배치된다. 상기 절연막 라이너(7)는 연장되어 상기 기판(1)의 상기 제 1 면(1a)과 상기 층간절연막(19) 사이에 개재될 수 있다. 상기 절연막 라이너(7)는 상기 제 2 보호막(50)과 동일한 물질로, 예를 들면 실리콘 산화막을 포함할 수 있다. 상기 제 2면(1b)에 인접하며 평행한 상기 절연막 라이너(7)의 단부면과 상기 관통비아 구조체(15)의 측면이 이루는 각도는 바람직하게는 90°이하이다.
상기 제 2 보호막(50)의 상기 함몰부(50a) 및 이에 인접하는 상기 돌출부(50b)에는 재배선 접착막 패턴(54a)과 재배선 패턴(56)이 배치된다. 상기 재배선 접착막 패턴(54a)은 재배선 형성용 확산 방지막과 재배선 시드막의 이중막을 포함한다. 상기 재배선 패턴(56)의 일 측과 상기 제 2 보호막(50)은 패시베이션막(58)으로 덮인다. 상기 패시베이션막(58)은 폴리이미드와 같은 유기 절연막을 포함할 수 있다.
본 실시예 1에 따른 반도체 장치(100)에서는 돌출부(50b)와 함몰부(50a)에 의해 요철 구조를 이루는 제 2 보호막(50) 상에 재배선 패턴(56)이 배치되므로, 제 2 보호막(50)과 재배선 패턴(56) 사이의 접촉 면적이 넓어져 재배선 패턴(56)의 탈리(脫離)를 방지할 수 있다.
다음은 도 1 및 2의 구조를 가지는 반도체 장치(100)의 제조 과정을 설명하기로 한다. 도 3은 도 1의 반도체 장치를 제조하는 과정을 나타내는 공정 단면도이다. 도 4는 도 3의 A 부분의 확대 단면도이다.
도 3 및 4를 참조하면, 서로 마주보는 제 1 면(1a)과 제 2 면(1b)을 포함하는 기판(1)에 관통비아홀(5)을 형성한다. 상기 관통비아홀(5)은 상기 제 1 면(1a)로부터 상기 기판(1) 속으로 형성될 수 있으며 상기 제 2 면(1b)으로부터 이격되도록 형성될 수 있다. 상기 관통 비아홀(5)이 형성된 상기 기판(1)의 상기 제 1 면(1a)의 전면 상에 절연막 라이너(7)를 콘포말하게 형성한다. 상기 절연막 라이너(7)는 실리콘 산화막으로 형성될 수 있다. 상기 절연막 라이너(7) 상에 확산방지막(9)과 관통비아 시드막(11)을 콘포말하게 형성한다. 상기 확산 방지막(9)은 티타늄, 티타늄질화막, 탄탈륨 및 탄탈륨질화막을 포함하는 그룹에서 선택되는 적어도 하나의 막으로 형성될 수 있다. 상기 관통비아 시드막(11)은 예를 들면 구리로 형성될 수 있다. 그리고 도금 공정을 진행하여 상기 관통비아 시드막(11) 상에 예를 들면 구리막을 형성하여 상기 관통비아홀(5)을 채운다. 그리고 상기 구리막에 대하여 평탄화 공정을 진행하여 상기 관통 비아홀(5) 안에 관통비아(13)를 형성한다. 상기 평탄화 공정으로 상기 기판(1)의 제 1 면(1a) 또는 상기 절연막 라이너(7)가 노출될 수 있다. 도시하지는 않았지만, 상기 기판(1)의 상기 제 1 면(1a)에 소자분리막을 형성하여 활성 영역을 정의할 수 있다. 그리고 정의된 상기 활성 영역에 복수의 트랜지스터들을 형성할 수 있다. 상기 기판(1)의 상기 제 1 면(1a) 상에 복수층의 층간절연막들(19)과 배선들(17)을 형성한다. 최고층에 배치되는 층간절연막(19) 상에 패드(21)와 상기 패드(21)를 일부 노출시키는 제 1 보호막(23)을 형성한다. 상기 확산방지막(9), 상기 관통 비아 시드막(11) 및 상기 관통 비아(13)는 관통 비아 구조체(15)를 구성할 수 있다.
후속 공정을 도 5 내지 8a, 8b를 참조하여 설명하기로 한다. 도 5 내지 8a는 도 2의 반도체 장치를 제조하는 과정을 나타내는 확대 단면도들이다. 도 8b는 도 8a의 B 부분의 확대도이다.
도 5를 참조하면, 상기 제 2 면(1b)에 인접한 상기 기판(1)의 일부분을 제거하여 상기 절연막 라이너(7)의 하부면을 노출시킨다. 이때 상기 기판(1)을 선택적으로 제거하는 전면 에치백 공정을 진행한다. 상기 전면 에치백 공정은 상기 기판(1)의 제 2 면(1b)에 평행한 상기 관통 비아(13)의 단부면이 상기 기판(1)의 제 2 면(1b)보다 돌출될 때까지 계속될 수 있다. 즉, 도 5에서 보면 상기 제 2 면(1b)이 상기 관통비아(13)의 단부면 보다 낮도록 형성된다.
도 6을 참조하면, 상기 관통 비아 구조체(15)의 단부면이 상기 기판(1)의 제 2 면(1b) 보다 돌출된 상태에서 상기 기판(1)의 제 2 면(1b) 상에 제 2 보호막(50)과 마스크막(51)을 콘포말하게 차례로 형성한다. 상기 마스크막(51)은 상기 제 2 보호막(50)과 식각 선택비를 가지는 물질로 형성한다. 예를 들면, 상기 제 2 보호막(50)은 실리콘 산화막을 포함할 수 있으며, 상기 마스크 막(51)은 실리콘 질화막을 포함할 수 있다.
도 7을 참조하면, 평탄화 공정을 진행하여 상기 관통비아 구조체(15)와 중첩되는 적어도 상기 마스크막(51)을 제거한다. 이때 상기 제 2 보호막(50)의 상부 일부도 제거되어 평탄화될 수 있다. 상기 평탄화 공정은 예를 들면 화학적 기계적 연마(Chemical mechanical polishing) 공정일 수 있다. 상기 평탄화 공정은 타임 제어(Timely Control) 방법으로 정지될 수 있다. 또는 상기 평탄화 공정시 상기 마스크막(51)은 평탄화 정지막으로 사용될 수 있다. 이경우, 상기 마스크막(51)이 평탄화 정지막으로 사용될 지라도, 상기 관통 비아 구조체(51)에 의해 만들어진 돌출된 표면 프로파일에 의해 상기 마스크막(51)의 돌출된 부분이 상기 평탄화 공정에서 제거될 수 있다. 이로써 도 7에서처럼, 상기 관통 비아 구조체(51) 측면에 인접한 상기 제 2 보호막(50) 상에 마스크 패턴(51a)이 형성된다.
도 8a 및 8b를 참조하면, 상기 마스크 패턴(51a)을 식각 마스크로 이용하여 이방성 선택적 식각 공정을 진행하여 상기 제 2 보호막(50)과 상기 절연막 라이너(7)를 제거하여 상기 관통 비아 구조체(15)의 단부면을 노출시킨다. 본 실시예 1의 상기 이방성 선택적 식각 공정에서 상기 마스크 패턴(51a)과 상기 제 2 보호막(50)의 식각 선택비가 낮도록 공정 조건을 조절할 수 있다. 이로써, 상기 이방성 식각 공정에서 상기 마스크 패턴(51a)도 모두 제거될 수 있으며, 상기 제 2 보호막(50)에는 함몰부(50a)와 돌출부(50b)가 형성된다. 상기 절연막 라이너(7)가 상기 제 2 보호막(50)과 동일한 물질로 형성될 경우, 같은 식각 속도로 상기 절연막 라이너(7)도 제거되어 상기 절연막 라이너(7)의 단부면은 상기 함몰부(50a)의 표면과 공면을 이룰 수 있다. 이때 상기 기판(1)의 상기 제 2 면(1b)에 평행한 상기 관통비아 구조체(15)의 단부면이 적어도 노출된다. 더 나아가 상기 관통 비아 구조체(15)의 측벽이 일부 노출될 수도 있다. 또한 바람직하게 상기 관통 비아 구조체(15)의 단부면에는 상기 확산 방지막(9)이 노출된다. 상기 이방성 식각 공정은 상기 확산 방지막(9)을 구성하는 물질을 검출하는 방식에 의하여 중단될 수 있다. 즉, 상기 확산 방지막(9)은 상기 이방성 식각 공정의 종점 검출(End point detection)에 이용될 수 있다. 상기 이방성 식각 공정으로 상기 관통 비아 구조체(14)의 단부면에 상기 관통 비아(13)가 노출될 수도 있다. 상기 관통 비아 구조체(15)의 단부면이 CMP 공정이 아닌 이방성 선택적 식각 공정에 의해 노출되므로 상기 관통 비아 구조체(15)의 손상을 최소화하며, 상기 기판(1)에 구리 오염을 최소화할 수 있다.
도 9a는 본 발명의 변형예에 따른 공정 단면도이다. 도 9b는 도 9a의 B 부분의 확대도이다.
도 9a 및 9b를 참조하면, 상기 이방성 식각 공정으로 상기 절연막 라이너(7)의 단부면(7b)이 상기 관통비아 구조체(15)의 측면쪽으로 기울어져 있으며, 상기 절연막 라이너(7)가 상기 관통비아 구조체(15)의 측면을 덮고 있다.
본 실시예에서 상기 절연막 라이너(7)의 단부면(7b)은 상기 함몰부(50a)의 표면과 공면을 이루던가 또는 상기 절연막 라이너(7)의 단부면(7b)이 상기 관통비아 구조체(15)의 측면쪽으로 기울어지도록 형성한다. 즉, 도 8b 및 9b에서처럼, 상기 절연막 라이너(7)와 상기 관통비아 구조체(15)의 측면이 이루는 각도(θ)가 90°이하가 되도록 한다. 이로써, 관통 비아 구조체(15)로부터의 누설전류를 방지하고, 관통 비아 구조체(15)와 절연막 라이너(7) 사이의 노치(notch) 발생을 방지하여 신뢰성을 향상시킬 수 있다. 또한 후속 공정에서 재배선 패턴(56)을 형성하기 위한 재배선 접착막(54)의 스텝 커버리지 특성을 개선할 수 있다.
후속 공정을 도 10 및 11을 참조하여 설명하기로 한다. 도 10 및 11은 도 1의 반도체 장치를 제조하는 과정을 나타내는 공정 단면도들이다.
도 10을 참조하면, 상기 관통 비아 구조체(15)의 단부면이 노출된 상태에서 상기 제 2 보호막(50) 상에 재배선 접착막(54)을 콘포말하게 형성한다. 상기 재배선 접착막(54)은 재배선 형성용 확산 방지막과 재배선 시드막의 이중막을 포함한다. 상기 재배선 접착막(54)에 포함되는 재배선 형성용 확산 방지막은 구리의 확산을 방지할 수 있다. 상기 재배선 접착막(54) 상에 재배선 패턴을 한정하는 포토레지스트 패턴(52)을 형성한다. 상기 포토레지스트 패턴(52)은 포토리소그라피 공정을 통해 형성될 수 있다. 도금 공정을 진행하여 상기 포토레지스트 패턴(52)에 의해 노출되는 상기 재배선 접착막(54) 상에 재배선 패턴(56)을 형성한다.
도 11을 참조하면, 상기 포토레지스트 패턴(52)을 애싱 공정으로 제거한다. 그리고 상기 포토레지스트 패턴(52)에 의해 덮여 있던 상기 재배선 접착막(54)을 제거하여 상기 제 2 보호막(50)의 표면을 노출시키는 동시에 상기 재배선 패턴(56) 하부에 재배선 접착막 패턴(54a)을 형성한다.
후속으로 도 1을 참조하여 상기 재배선 패턴(56)을 부분적으로 노출시키며 상기 제 2 보호막(50)을 덮는 패시베이션막(58)을 형성하여 도 1의 반도체 장치(100)를 완성한다.
<실시예 2>
도 12는 본 발명의 실시예 2에 따른 반도체 장치의 단면도이다. 도 13은 도 12의 A 부분의 확대 단면도이다.
도 12 및 13을 참조하면, 본 실시예 2에 따른 반도체 장치(101)에서는 제 2 보호막(50)의 돌출부(50b)와 상기 패시베이션막(58) 사이에 마스크 패턴(51a)이 개재된다. 그 외의 구성은 실시예 1과 동일/유사할 수 있다.
본 실시예 2에 따른 반도체 장치(101)의 제조 과정은 도 14를 참조하여 설명하기로 한다. 도 14는 도 13의 반도체 장치를 제조하는 과정을 나타내는 확대 단면도이다.
도 14를 참조하면, 도 7과 같이 평탄화 공정을 진행하여 상기 마스크 패턴(51a)을 형성한 후에, 상기 마스크 패턴(51a)을 식각 마스크로 이용하여 이방성 선택적 식각 공정을 진행하여 상기 제 2 보호막(50)과 상기 절연막 라이너(7)를 제거하여 상기 관통 비아 구조체(15)의 단부면을 노출시킨다. 이때 상기 이방성 선택적 식각 공정에서 상기 마스크 패턴(51a)과 상기 제 2 보호막(50)의 식각 선택비가 매우 높게 공정 조건을 조절할 수 있다. 이로써, 상기 이방성 식각 공정에서 상기 마스크 패턴(51a)은 제거되지 않고 남는다. 후속으로 실시예 1과 동일/유사한 공정을 진행하여 도 12 및 13의 반도체 장치(101)를 제조할 수 있다.
<실시예 3>
도 15는 본 발명의 실시예 3에 따른 반도체 장치의 단면도이다. 도 16은 도 15의 A 부분의 확대 단면도이다.
도 15 및 도 16을 참조하면, 본 실시예 3에 따른 반도체 장치(102)에서 재배선 접착막 패턴(54a)과 재배선 패턴(56)은 제 2 보호막(50)의 함몰부(50a) 상에 위치한다. 상기 제 2 보호막(50)의 돌출부(50b) 상에는 마스크 패턴(51a)이 배치된다. 상기 재배선 접착막 패턴(54a)과 상기 재배선 패턴(56)의 상부면들은 상기 마스크 패턴(51a)의 상부면과 공면을 이룬다. 본 실시예에서, 기판(1)의 제 1 면(1a)에 배치되는 패드(21)는 제 1 패드(21)로 명명될 수 있고, 상기 재배선 패턴(56)은 제 2 패드(56)로 명명될 수 있다. 상기 마스크 패턴(51a) 상에 보조 재배선 접착막 패턴(60a) 및 보조 재배선 패턴(62)이 배치된다. 그 외의 구성은 실시예 2와 동일/유사할 수 있다.
도 17 및 18은 도 16의 반도체 장치를 제조하는 과정을 나타내는 확대 단면도들이다.
도 17을 참조하면, 도 14와 같이 마스크 패턴(51a)을 식각 마스크로 이용하여 이방성 식각 공정을 진행하여 관통 비아 구조체(15)의 단부면을 노출시키고 상기 마스크 패턴(51a)을 남긴 상태에서, 기판(1)의 제 2 면(1b) 상에 재배선 접착막(54)을 콘포말하게 형성한다. 그리고 상기 재배선 접착막(54)을 이용하여 도금공정을 진행하여 재배선 막(56a)을 형성하여 제 2 보호막(50)의 함몰부(50a) 상의 빈 공간을 채운다.
도 18을 참조하면, 평탄화 공정을 진행하여 상기 마스크 패턴(51a) 상의 상기 재배선 막(56a)과 상기 재배선 접착막(54)을 제거하여 상기 제 2 보호막(50)의 상기 함몰부(50a) 상에 재배선 접착막 패턴(54a) 및 재배선 패턴(56)을 형성한다. 상기 평탄화 공정은 화학적 기계적 연마 공정(CMP)일 수 있다. 이때 상기 마스크 패턴(51a)은 상기 평탄화 공정의 정지 막으로 사용할 수 있다. 이로써 상기 재배선 접착막 패턴(54a)과 상기 재배선 패턴(56)의 상부면들은 상기 마스크 패턴(51a)의 상부면과 공면을 이룰 수 있다.
후속으로 도 16을 참조하여, 상기 마스크 패턴(51a) 상에 보조 재배선 접착막 패턴(60a), 보조 재배선 패턴(62) 및 패시베이션막(58)을 형성하여 도 16의 반도체 장치(102)를 완성할 수 있다.
<실시예 4>
도 19는 본 발명의 실시예 4에 따른 반도체 장치의 단면도이다.
도 19를 참조하면, 본 실시예 4에 따른 반도체 장치(103)는, 실시예 1의 반도체 장치(100) 상에 반도체 칩(200)이 적층되어 실장된 반도체 패키지 구조를 가진다. 구체적으로, 기판(1)의 제 2 면(1b)상에 반도체 칩(200)이 실장된다. 상기 반도체 칩(200)은 재배선 패턴(38)과 제 1 도전 수단(202)에 의해 전기적으로 연결된다. 상기 기판(1)의 제 1 면(1a)에 배치되는 패드(21)에는 제 2 도전 수단(208)이 부착될 수 있다. 상기 제 1 도전 수단(202) 및 상기 제 2 도전 수단(208)은 예를 들어, 도전성 범프, 도전성 스페이서, 솔더볼(Solder ball) 및 핀 그리드 어레이(Pin Grid Array)를 포함하는 그룹에서 선택되는 적어도 하나를 포함할 수 있다. 상기 반도체 칩(200)과 패시베이션막(58) 사이는 언더필 막(204)이 개재된다. 상기 언더필 막(204)은 연장되어 상기 반도체 칩(200)의 측벽과 이에 인접한 상기 패시베이션막(58)의 상부면도 덮으며 경사진 측면을 가질 수 있다. 그리고 상기 언더필 막(20)의 경사진 측면과 이에 인접한 상기 패시베이션막(58)의 상부면은 몰딩막(206)으로 덮인다. 상기 몰딩막(206)의 상부면, 상기 언더필막(20)의 상부면 및 상기 반도체 칩(200)의 상부면은 공면을 이룰 수 있다. 상기 몰딩막(206)은 상기 반도체 칩(200)의 열팽창 계수보다는 크고 상기 몰딩막(206)의 열팽창계수보다는 작은 열팽창 계수를 가질 수 있다. 이로써, 상기 반도체 칩(200)과 상기 몰딩막(206) 사이의 열팽창 계수로 인한 계면 박리 위험을 감소시킬 수 있다. 또한 상기 몰딩막(206)과 상기 언더필막(204)이 접촉하면서 접착 면적을 확보하는 것도 가능하다. 상기 반도체 칩(200)의 측 상단으로부터 수평방향으로 언더필막(204)의 두께(D1)는 5㎛일 수 있으며, 이로써 상기 반도체 칩(200), 상기 언더필막(204) 및 상기 몰딩막(206) 간의 박리 위험을 최대한 감소시킬 수 있다. 상기 반도체 칩(200)의 측 하단으로부터 수평 방향으로 상기 언더필 막(204)의 두께(D2)는 700㎛이하일 수 있다. 이로써, 상기 몰딩막(206)과 상기 패시베이션막(58)과의 접착 면적을 최대한 확보할 수 있다. 그 외의 구성은 실시예 1과 동일/유사할 수 있다. 상기 몰딩막(206)은 웨이퍼 레벨로 진행될 수 있다.
<실시예 5>
도 20은 본 발명의 실시예 5에 따른 반도체 장치의 단면도이다.
도 20을 참조하면, 본 실시예 5에 따른 반도체 장치(104)는, 실시예 4의 반도체 장치(103) 상에 열적 경계 물질(Thermal interface Material, 210)과 히트 싱크(Heat Sink, 212)가 배치된 반도체 패키지 구조를 가진다. 구체적으로, 반도체 칩(202), 언더필막(204) 및 몰딩막(206)의 상부면들 상에 열적 경계 물질(210)과 히트 싱크(Heat Sink, 212)가 차례로 적층된다. 상기 열적 경계 물질(210)은 에폭시 수지에 은(Ag)과 같은 금속 또는 알루미나(Al2O3)와 같은 금속 산화물 계열의 입자를 포함한 경화성 접착 물질(adhesive) 및 다이아몬드, 질화알루미늄(AlN), 알루미나(Al2O3), 산화아연(ZnO), 은(Ag) 등의 입자를 포함한 페이스트(paste) 형태의 열적 그리즈(thermal grease)가 사용될 수 있다. 상기 히트 싱크(212)는 열전도성이 큰 물질로 예를 들면 금속판을 포함할 수 있다. 그 외의 구성은 실시예 4와 동일/유사할 수 있다.
<실시예 6>
도 21은 본 발명의 실시예 6에 따른 반도체 장치의 단면도이다.
도 21을 참조하면, 본 실시예 6에 따른 반도체 장치(105)는, 실시예 5의 반도체 장치(104)가 패키지 기판(300) 상에 실장된 반도체 패키지 구조를 가진다. 구체적으로, 패키지 기판(300) 상에 제 2 도전 수단(208)에 의해 실시예 1의 반도체 장치(100)가 실장된다. 그리고 상기 반도체 장치(100) 상에 제 1 도전수단(202)에 의해 반도체 칩(200)이 실장된다. 상기 반도체 장치(100)과 상기 패키지 기판(300) 사이는 언더필 수지(214)로 채워질 수 있다. 본 실시예에서 히트 싱크(212)는 상기 반도체 칩(200)과 반도체 장치(100)를 덮어 씌우는 모자 형태를 가질 수 있으며, 상기 히트 싱크(212)의 하단부는 상기 패키지 기판(300)의 상부면과 접할 수 있다. 도시하지는 않았지만, 상기 히트 싱크(212)는 상기 패키지 기판(300) 내에 배치되는 접지판과 전기적으로 연결될 수 있다. 상기 패키지 기판(300) 하단부에는 제 3 도전 수단(220)이 연결될 수 있다. 그 외의 구성은 실시예 5와 동일/유사할 수 있다.
<실시예 7>
도 22는 본 발명의 실시예 7에 따른 반도체 장치의 단면도이다.
도 22를 참조하면, 본 실시예 7에 따른 반도체 장치(106)는, 실시예 6의 반도체 장치(105)에서 열적 경계 물질(210)과 히트 싱크(212) 없이, 오버 몰드막(222)으로 씌운 반도체 패키지 구조를 가진다. 구체적으로, 패키지 기판(300) 상에 제 2 도전 수단(208)에 의해 실시예 1의 반도체 장치(100)가 실장된다. 그리고 상기 반도체 장치(100) 상에 제 1 도전수단(202)에 의해 반도체 칩(200)이 실장된다. 상기 반도체 장치(100)과 상기 패키지 기판(300) 사이는 언더필 수지(214)로 채워질 수 있다. 그리고 오버 몰드막(222)이 상기 반도체 칩(200), 언더필막(204) 및 몰드막(206)의 상부면들, 반도체 장치(100)의 측벽 및 상기 패키지 기판(300)의 상부면을 덮는다.
그 외의 구성은 실시예 6과 동일/유사할 수 있다.
<실시예 8>
도 23은 본 발명의 실시예 8에 따른 반도체 장치의 단면도이다.
도 23을 참조하면, 본 실시예 8에 따른 반도체 장치(107)는, 실시예 7의 반도체 장치(106)와 유사하되, 몰드막(206)과 언더필막(204)의 형태가 일부 다르다. 구체적으로, 상기 언더필막(204)은 반도체 칩(200)의 측벽과 이에 인접한 상부면을 일부 덮는다. 상기 언더필막(204)의 상단부는 상기 반도체 칩(200)의 상부면보다 높이 돌출된다. 상기 몰드막(206)은 상기 반도체 칩(200)의 상부면과 상기 언더필막(204)을 덮는다. 그 외의 구성은 실시예 7과 동일/유사할 수 있다.
상술한 반도체 장치 기술은 다양한 종류의 반도체 소자들 및 이를 구비하는 패키지 모듈에 적용될 수 있다.
도 24는 본 발명의 기술이 적용된 반도체 장치를 포함하는 패키지 모듈의 예를 보여주는 도면이다. 도 24를 참조하면, 패키지 모듈(1200)은 반도체 집적회로 칩(1220) 및 QFP(Quad Flat Package) 패키지된 반도체 집적회로 칩(1230)과 같은 형태로 제공될 수 있다. 본 발명에 따른 반도체 장치 기술이 적용된 반도체 집적회로 칩들(1220, 1230)을 기판(1210)에 설치함으로써, 상기 패키지 모듈(1200)이 형성될 수 있다. 상기 패키지 모듈(1200)은 기판(1210) 일측에 구비된 외부연결단자(1240)를 통해 외부전자장치와 연결될 수 있다.
상술한 반도체 장치 기술은 전자 시스템에 적용될 수 있다. 도 25는 본 발명의 기술이 적용된 반도체 장치를 포함하는 전자 장치의 예를 보여주는 블럭도이다. 도 25를 참조하면, 전자 시스템(1300)은 제어기(1310), 입출력 장치(1320) 및 기억 장치(1330)를 포함할 수 있다. 상기 제어기(1310), 입출력 장치(1320) 및 기억 장치(1330)는 버스(1350, bus)를 통하여 결합될 수 있다. 상기 버스(1350)는 데이터들이 이동하는 통로라 할 수 있다. 예컨대, 상기 제어기(1310)는 적어도 하나의 마이크로프로세서, 디지털 신호 프로세서, 마이크로컨트롤러, 그리고 이들과 동일한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 어느 하나를 포함할 수 있다. 상기 제어기(1310) 및 기억 장치(1330)는 본 발명에 따른 반도체 장치를 포함할 수 있다. 상기 입출력 장치(1320)는 키패드, 키보드 및 표시 장치(display device) 등에서 선택된 적어도 하나를 포함할 수 있다. 상기 기억 장치(1330)는 데이터를 저장하는 장치이다. 상기 기억 장치(1330)는 데이터 및/또는 상기 제어기(1310)에 의해 실행되는 명령어 등을 저장할 수 있다. 상기 기억 장치(1330)는 휘발성 기억 소자 및/또는 비휘발성 기억 소자를 포함할 수 있다. 또는, 상기 기억 장치(1330)는 플래시 메모리로 형성될 수 있다. 예를 들면, 모바일 기기나 데스크 톱 컴퓨터와 같은 정보 처리 시스템에 본 발명의 기술이 적용된 플래시 메모리가 장착될 수 있다. 이러한 플래시 메모리는 반도체 디스크 장치(SSD)로 구성될 수 있다. 이 경우 전자 시스템(1300)은 대용량의 데이터를 상기 플래시 메모리 시스템에 안정적으로 저장할 수 있다. 상기 전자 시스템(1300)은 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하기 위한 인터페이스(1340)를 더 포함할 수 있다. 상기 인터페이스(1340)는 유무선 형태일 수 있다. 예컨대, 상기 인터페이스(1340)는 안테나 또는 유무선 트랜시버 등을 포함할 수 있다. 그리고, 도시되지 않았지만, 상기 전자 시스템(1300)에는 응용 칩셋(Application Chipset), 카메라 이미지 프로세서(Camera Image Processor:CIS), 그리고 입출력 장치 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
상기 전자 시스템(1300)은 모바일 시스템, 개인용 컴퓨터, 산업용 컴퓨터 또는 다양한 기능을 수행하는 로직 시스템 등으로 구현될 수 있다. 예컨대, 상기 모바일 시스템은 개인 휴대용 정보 단말기(PDA; Personal Digital Assistant), 휴대용 컴퓨터, 웹 타블렛(web tablet), 모바일폰(mobile phone), 무선폰(wireless phone), 랩톱(laptop) 컴퓨터, 메모리 카드, 디지털 뮤직 시스템(digital music system) 그리고 정보 전송/수신 시스템 중 어느 하나일 수 있다. 상기 전자 시스템(1300)이 무선 통신을 수행할 수 있는 장비인 경우에, 상기 전자 시스템(1300)은 CDMA, GSM, NADC, E-TDMA, WCDMA, CDMA2000과 같은 3세대 통신 시스템 같은 통신 인터페이스 프로토콜에서 사용될 수 있다.
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.

Claims (10)

  1. 서로 마주보는 제 1 면과 제 2 면을 포함하는 기판;
    상기 제 2 면에 배치되며 돌출부와 함몰부를 가지는 보호막;
    상기 기판과 상기 보호막을 관통하며 상기 보호막의 함몰부와 같은 높이를 가지거나 보다 돌출되는 단부면(end surface)을 가지는 관통비아 구조체;
    상기 함몰부 안에 배치되는 제 1 재배선 패턴; 및
    상기 함몰부의 측벽과 상기 제 1 재배선 패턴의 측벽 사이 그리고 상기 함몰부의 바닥과 상기 제 1 재배선 패턴의 하부면 사이에 개재되는 재배선 접착막 패턴을 포함하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 보호막의 돌출부는 상기 관통비아 구조체의 상기 단부면 보다 돌출되는 것을 특징으로 하는 반도체 장치.
  3. 제 1 항에 있어서,
    상기 관통비아 구조체는,
    관통비아;
    상기 관통비아의 측면에 배치되는 관통비아 시드막; 및
    상기 관통비아 시드막의 측면과 상기 관통 비아 구조체의 단부면에 배치되는 확산 방지막을 포함하는 것을 특징으로 하는 반도체 장치.
  4. 제 1 항에 있어서,
    상기 관통 비아 구조체와 상기 기판 사이 그리고 상기 관통 비아 구조체와 상기 보호막 사이에 개재되는 절연막 라이너를 더 포함하되,
    상기 절연막 라이너의 단부면과 상기 관통비아 구조체의 측면이 이루는 각도는 90°이하인 것을 특징으로 하는 반도체 장치.
  5. 제 4 항에 있어서,
    상기 절연막 라이너와 상기 보호막은 동일한 물질을 포함하는 것을 특징으로 하는 반도체 장치.
  6. 제 1 항에 있어서,
    상기 함몰부의 폭은 상기 관통비아 구조체의 폭보다 넓은 것을 특징으로 하는 반도체 장치.
  7. 제 1 항에 있어서,
    상기 제 1 재배선 패턴의 상부면은 상기 돌출부의 상부면으로부터 돌출되는 반도체 장치.
  8. 제 1 항에 있어서,
    상기 제 1 재배선 패턴과 상기 보호막 상에 위치하는 제 2 재배선 패턴을 더 포함하는 것을 특징으로 하는 반도체 장치.
  9. 제 8 항에 있어서,
    상기 보호막과 상기 제 2 재배선 패턴 사이에 개재되며, 상기 보호막과 식각 선택비를 가지는 마스크막을 더 포함하는 것을 특징으로 하는 반도체 장치.
  10. 제 9 항에 있어서,
    상기 제 1 재배선 패턴의 상부면은 상기 마스크막의 상부면과 공면을 이루는 것을 특징으로 하는 반도체 장치.
KR1020110024430A 2011-03-08 2011-03-18 반도체 장치 및 이의 제조 방법 KR101780423B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110024430A KR101780423B1 (ko) 2011-03-18 2011-03-18 반도체 장치 및 이의 제조 방법
US13/422,745 US9202767B2 (en) 2011-03-08 2012-03-16 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110024430A KR101780423B1 (ko) 2011-03-18 2011-03-18 반도체 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20120106366A KR20120106366A (ko) 2012-09-26
KR101780423B1 true KR101780423B1 (ko) 2017-09-22

Family

ID=46794803

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110024430A KR101780423B1 (ko) 2011-03-08 2011-03-18 반도체 장치 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US9202767B2 (ko)
KR (1) KR101780423B1 (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8670450B2 (en) 2011-05-13 2014-03-11 International Business Machines Corporation Efficient software-based private VLAN solution for distributed virtual switches
US9276953B2 (en) 2011-05-13 2016-03-01 International Business Machines Corporation Method and apparatus to detect and block unauthorized MAC address by virtual machine aware network switches
US20120287785A1 (en) 2011-05-14 2012-11-15 International Business Machines Corporation Data traffic handling in a distributed fabric protocol (dfp) switching network architecture
US8837499B2 (en) 2011-05-14 2014-09-16 International Business Machines Corporation Distributed fabric protocol (DFP) switching network architecture
US20120291034A1 (en) 2011-05-14 2012-11-15 International Business Machines Corporation Techniques for executing threads in a computing environment
US9497073B2 (en) 2011-06-17 2016-11-15 International Business Machines Corporation Distributed link aggregation group (LAG) for a layer 2 fabric
US20130064066A1 (en) 2011-09-12 2013-03-14 International Business Machines Corporation Updating a switch software image in a distributed fabric protocol (dfp) switching network
US8767529B2 (en) 2011-09-12 2014-07-01 International Business Machines Corporation High availability distributed fabric protocol (DFP) switching network architecture
US9065745B2 (en) 2011-10-06 2015-06-23 International Business Machines Corporation Network traffic distribution
US8750129B2 (en) 2011-10-06 2014-06-10 International Business Machines Corporation Credit-based network congestion management
TWI562295B (en) 2012-07-31 2016-12-11 Mediatek Inc Semiconductor package and method for fabricating base for semiconductor package
US10991669B2 (en) * 2012-07-31 2021-04-27 Mediatek Inc. Semiconductor package using flip-chip technology
US9159699B2 (en) * 2012-11-13 2015-10-13 Delta Electronics, Inc. Interconnection structure having a via structure
TWI477023B (zh) * 2013-01-18 2015-03-11 矽品精密工業股份有限公司 電子封裝件及其製法
US9378982B2 (en) * 2013-01-31 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Die package with openings surrounding end-portions of through package vias (TPVs) and package on package (PoP) using the die package
US8907494B2 (en) * 2013-03-14 2014-12-09 International Business Machines Corporation Electrical leakage reduction in stacked integrated circuits having through-silicon-via (TSV) structures
JP6107357B2 (ja) * 2013-04-16 2017-04-05 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
US20150221523A1 (en) 2013-10-01 2015-08-06 Infineon Technologies Ag Arrangement and method for manufacturing the same
US9196568B2 (en) * 2013-10-01 2015-11-24 Infineon Technologies Ag Arrangement and method for manufacturing the same
KR20150053088A (ko) * 2013-11-07 2015-05-15 에스케이하이닉스 주식회사 반도체 소자 및 제조 방법
US9472481B2 (en) 2014-02-07 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with stress-reducing structures and methods of forming same
US9768066B2 (en) 2014-06-26 2017-09-19 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming conductive vias by direct via reveal with organic passivation
KR102303983B1 (ko) 2014-09-22 2021-09-23 삼성전자주식회사 반도체 장치 및 그 제조 방법, 및 상기 반도체 장치를 포함하는 반도체 패키지
KR102315276B1 (ko) * 2014-10-06 2021-10-20 삼성전자 주식회사 집적회로 소자 및 그 제조 방법
EP3154084A3 (en) * 2015-09-16 2017-04-26 MediaTek Inc. Semiconductor package using flip-chip technology
KR102366970B1 (ko) * 2017-05-16 2022-02-24 삼성전자주식회사 반도체 패키지
US10727198B2 (en) * 2017-06-30 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method manufacturing the same
US10283428B2 (en) * 2017-06-30 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method manufacturing the same
US10522476B2 (en) * 2017-07-18 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure, integrated fan-out package and method of fabricating the same
KR20190018812A (ko) 2017-08-16 2019-02-26 삼성전기주식회사 반도체 패키지와 이를 구비하는 전자 기기
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
KR102039887B1 (ko) * 2017-12-13 2019-12-05 엘비세미콘 주식회사 양면 도금 공정을 이용한 반도체 패키지의 제조방법
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US11393779B2 (en) * 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US11749645B2 (en) 2018-06-13 2023-09-05 Adeia Semiconductor Bonding Technologies Inc. TSV as pad
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11410902B2 (en) * 2019-09-16 2022-08-09 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
KR20210055164A (ko) * 2019-11-07 2021-05-17 삼성전자주식회사 반도체 소자 및 이를 구비한 반도체 패키지
US11264350B2 (en) * 2020-03-19 2022-03-01 Nanya Technology Corporation Semiconductor device with composite dielectric structure and method for forming the same
EP3998628A4 (en) * 2020-09-17 2022-08-03 Changxin Memory Technologies, Inc. SOLDER PAD STRUCTURE, SEMICONDUCTOR STRUCTURE, SEMICONDUCTOR PACKAGING STRUCTURE AND METHOD OF MANUFACTURE THEREOF
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050136634A1 (en) * 2003-12-17 2005-06-23 Sergey Savastiouk Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
JP2009111082A (ja) 2007-10-29 2009-05-21 Shinko Electric Ind Co Ltd パッケージ用シリコン基板
US20090321947A1 (en) * 2008-06-27 2009-12-31 Micron Technology, Inc. Surface depressions for die-to-die interconnects and associated systems and methods

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809421B1 (en) 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
US6943106B1 (en) * 2004-02-20 2005-09-13 Micron Technology, Inc. Methods of fabricating interconnects for semiconductor components including plating solder-wetting material and solder filling
KR100800161B1 (ko) 2006-09-30 2008-02-01 주식회사 하이닉스반도체 관통 실리콘 비아 형성방법
JP2009010178A (ja) 2007-06-28 2009-01-15 Disco Abrasive Syst Ltd ウェーハの加工方法
KR100983471B1 (ko) 2008-04-30 2010-09-27 앰코 테크놀로지 코리아 주식회사 반도체 장치 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050136634A1 (en) * 2003-12-17 2005-06-23 Sergey Savastiouk Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
JP2009111082A (ja) 2007-10-29 2009-05-21 Shinko Electric Ind Co Ltd パッケージ用シリコン基板
US20090321947A1 (en) * 2008-06-27 2009-12-31 Micron Technology, Inc. Surface depressions for die-to-die interconnects and associated systems and methods

Also Published As

Publication number Publication date
US20120228780A1 (en) 2012-09-13
KR20120106366A (ko) 2012-09-26
US9202767B2 (en) 2015-12-01

Similar Documents

Publication Publication Date Title
KR101780423B1 (ko) 반도체 장치 및 이의 제조 방법
KR101739939B1 (ko) 반도체 장치의 제조 방법
US9059072B2 (en) Semiconductor packages and methods of fabricating the same
US10665571B2 (en) Semiconductor package
US10170456B2 (en) Semiconductor packages including heat transferring blocks and methods of manufacturing the same
US11676902B2 (en) Semiconductor package including interposer
US9343432B2 (en) Semiconductor chip stack having improved encapsulation
US8492902B2 (en) Multi-layer TSV insulation and methods of fabricating the same
JP5888949B2 (ja) 半導体装置、その製造方法、および半導体装置を含む半導体パッケージ
US8802495B2 (en) Semiconductor packages, methods of manufacturing the same, and semiconductor package structures including the same
KR101624972B1 (ko) 서로 다른 두께의 반도체 칩들을 갖는 멀티 칩 패키지 및 관련된 장치
KR102258743B1 (ko) 반도체 패키지의 제조 방법, 이에 의해 형성된 반도체 패키지 및 이를 포함하는 반도체 장치
KR101789765B1 (ko) 반도체 장치 및 이의 제조 방법
KR20180052351A (ko) 적층 반도체 패키지
KR20170140988A (ko) 반도체 패키지
KR20120048991A (ko) 반도체 장치 및 그 제조 방법
KR20120057693A (ko) 적층 반도체 장치 및 적층 반도체 장치의 제조 방법
KR101936405B1 (ko) 적층 반도체 패키지 및 이의 제조방법
KR101727160B1 (ko) 반도체 장치
CN114023718A (zh) 半导体器件及其形成方法
US20140246774A1 (en) Semiconductor device having a buffer layer and method of manufacturing the same
KR20110135077A (ko) 반도체 소자의 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right