KR19990059030A - 가요성회로기판을 이용한 볼그리드어레이반도체패키지 - Google Patents

가요성회로기판을 이용한 볼그리드어레이반도체패키지 Download PDF

Info

Publication number
KR19990059030A
KR19990059030A KR1019970079225A KR19970079225A KR19990059030A KR 19990059030 A KR19990059030 A KR 19990059030A KR 1019970079225 A KR1019970079225 A KR 1019970079225A KR 19970079225 A KR19970079225 A KR 19970079225A KR 19990059030 A KR19990059030 A KR 19990059030A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
circuit board
flexible circuit
adhesive
flexible
Prior art date
Application number
KR1019970079225A
Other languages
English (en)
Other versions
KR100369397B1 (ko
Inventor
하선호
다비욱스 로버트
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1019970079225A priority Critical patent/KR100369397B1/ko
Publication of KR19990059030A publication Critical patent/KR19990059030A/ko
Application granted granted Critical
Publication of KR100369397B1 publication Critical patent/KR100369397B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 가요성회로기판을 이용한 볼그리드어레이반도체패키지에 관한 것으로, 가요성회로기판(40)에 반도체칩(10)을 접착시키기 위해 도포되는 접착제(20)가 본드핑거(43)를 오염시키지 않토록 접착제넘침방지용댐(30)을 형성하여 와이어본딩 불량을 제거하기 위한 것으로써, 표면에 다수의 입/출력패드(10a)가 형성되어 있는 반도체칩(10)과; 상기 반도체칩(10)의 저면에 접착제(20)가 개재된 채 가요성수지필름(41)상에 본드핑거(43), 랜드(44) 및 회로패턴(42)이 형성되어 상면 중앙부가 접착된 가요성회로기판(40)과; 상기 반도체칩(10)의 입/출력패드(10a)와 상기 가요성수지필름(41)상의 본드핑거(43)를 연결하는 전도성와이어(50)와; 상기 반도체칩(10) 및 전도성와이어(50) 등을 외부의 환경으로부터 보호하기 위해 봉지수단으로 봉지하여 형성된 수지봉지부(60)와; 상기 회로패턴(42)에 연결된 랜드(44)에 메인보드로의 입/출력단자로써 융착된 전도성볼(70)로 이루어진 가요성회로기판(40)을 이용한 볼그리드어레이반도체패키지(100)에 있어서, 상기 반도체칩(10)이 접착된 가요성회로기판(40)의 일면에는 본드핑거(43) 내측으로 상기 반도체칩(10)의 외주연보다 크게 접착제넘침방지용댐(30)이 형성되어 있는 가요성회로기판(40)을 이용한 볼그리드어레이반도체패키지.

Description

가요성회로기판을 이용한 볼그리드어레이반도체패키지
본 발명은 가요성회로기판을 이용한 볼그리드어레이반도체패키지에 관한 것으로, 보다 상세하게 설명하면 가요성회로기판에 반도체칩을 접착시키기 위해 도포되는 접착제가 본드핑거를 오염시키지 않토록 접착제넘침방지용댐을 형성하여 와이어본딩 불량을 제거할 수 있는 가요성회로기판을 이용한 볼그리드어레이반도체패키지에 관한 것이다.
일반적으로 반도체패키지라 함은 각종 전자 회로 및 배선이 접착되어 형성된 단일 소자 및 집적 회로 등의 반도체칩을 먼지, 습기, 전기적, 기계적 부하 등의 각종 외부 환경으로부터 보호하고 상기 반도체칩의 성능을 최적화, 극대화시키기 위해 리드프레임(Lead Frame)이나 인쇄회로기판(PCB ; Printed Circuit Board) 등을 이용해 메인보드(Main Board)로의 신호입/출력단자를 형성하고 봉지수단(Encapsulant)을 이용하여 수지봉지부를 형성한 것을 말한다.
이러한 반도체패키지는 전자기기의 고성능화와 경박단소화의 경향으로 점차 고집적화, 소형화, 고기능화되어 가고 있으며, 이에 수반하여 리드프레임을 이용한 수지봉지형반도체패키지는 SOJ(Small Outline J-leaded Package)나 QFP(Quad Flat Package)와 같은 표면실장형 반도체패키지가 이미 실용화되어 있다. 최근에는 인쇄회로기판 또는 가요성회로기판을 이용함으로써 입/출력단자의 갯수를 극대화하고 또한 메인보드에의 실장밀도를 증대시킬 수 있는 볼그리드어레이반도체패키지(Ball Grid Array Semiconductor Package, 이하 BGA패키지로 칭한다)가 개발되어 반도체패키지의 경박단소화 및 고기능화를 주도하고 있다.
이러한 BGA패키지중에서 종래의 가요성회로기판을 이용한 BGA패키지(100')를 첨부된 도1a내지 도1c를 참조하여 그 구성을 설명하면 다음과 같다.
각종 전자 회로 및 배선이 적층되어 있고 표면에는 다수의 입/출력패드(10a)가 형성되어 있는 반도체칩(10)과, 상기 반도체칩(10)의 저면에 접착제(20)가 개재된 채 가요성수지필름(41)상에 본드핑거(43), 랜드(44) 및 회로패턴(42)이 형성되어 접착된 가요성회로기판(40)과, 상기 반도체칩(10)의 입/출력패드(10a)와 상기 가요성수지필름(41)의 본드핑거(43)를 연결하는 전도성와이어(50)와, 상기 가요성회로기판(40)의 상면 즉, 반도체칩(10) 및 전도성와이어(50) 등을 외부의 환경으로부터 보호하기 위해 봉지수단으로 봉지하여 형성된 수지봉지부(60)와, 상기 가요성수지필름(41)의 회로패턴(42)에 연결된 랜드(44)에 메인보드로의 입/출력단자로써 융착된 전도성볼(70)로 구성된다.
여기서 상기 가요성회로기판(40)의 구성을 좀더 자세히 설명하면 가요성수지필름(41)과, 상기 가요성수지필름(41)상에 구리박막으로써 미세하고 촘촘하게 형성된 회로패턴(42)과, 상기 회로패턴(42)의 소정영역에 반도체칩(10)의 입/출력패드(10a)가 전도성와이어(50)로 본딩되도록 형성된 본드핑거(43)와, 상기 회로패턴(42)에 연결된 채 가요성수지필름(41)의 저면을 향하여 노출되어 있으며 차후에 전도성볼(70)이 융착되는 랜드(44)로 구성되어 있다.
도면중 미설명부호 45는 패키지의 제조공정시 가요성회로기판(40)의 위치정렬 및 고정을 위한 핀홀이며, 46은 반도체칩(10)이 접착제(20)가 개재된 채 접착되는 반도체칩접착영역이다.
각종 전자 회로 등이 집적되어 있는 반도체칩(10)의 표면에는 다수의 입/출력패드(10a)가 형성되어 있으며, 상기 반도체칩(10)은 가요성수지필름(41)상에 구리박막으로 회로패턴(42), 본드핑거(43) 및 랜드(44)가 형성된 가요성회로기판(40)의 중앙에 에폭시와 같은 접착제(20)(전기적으로 비전도성인 것)를 개재하여 부착된다. 여기서 상기 가요성회로기판(40)은 두께 20∼150미크론 범위의 폴리이미드(Polyimide) 등과 같은 가요성수지필름(41)상에 통상적인 방법을 이용하여 회로패턴(42), 본드핑거(43) 및 랜드(44)를 형성시킨다.
상기 회로패턴(42)에 연결된 본드핑거(43)에는 차후에 전도성와이어(50)와의 접착성을 향상시키기 위해 은(Ag)을 도금하며 또한 상기 랜드(44)에도 차후에 전도성볼(70)과의 접착성을 향상시키기 위해 골드(Au)층(44b) 및 니켈(Ni)층(44a)을 도금처리한다. 상기 가요성회로기판(40)의 상면에는 일반적인 인쇄회로기판에서와 같이 솔더마스크를 형성시키지 않는다. 상기 반도체칩(10)의 입/출력패드(10a)와 회로패턴(42)에 연결된 본드핑거(43)는 골드와이어나 알루미늄와이어와 같은 전도성와이어(50)에 의하여 전기적으로 접속된다. 반도체칩(10), 전도성와이어(50) 및 상기 가요성회로기판(40)의 상면은 에폭시몰딩컴파운드(Epoxy Molding Compound)나 글럽탑(Glop Top)과 같은 봉지수단으로 봉지되어 수지봉지부(60)가 형성된다. 따라서 상기 가요성회로기판(40)의 반도체칩(10), 전도성와이어(50), 회로패턴(42), 본드핑거(43)는 수지봉지부(60)에 의해 외부의 환경과 완전히 격리된다. 상기 회로패턴(42)에 연결된 랜드(44)에는 솔더볼과 같은 전도성볼(70)을 융착함으로써 메인보드로의 입/출력단자로 사용할 수 있도록 구비된다.
이와 같은 구성 및 제조 방법에 의한 가요성회로기판(40)을 이용한 BGA패키지(100')는 가요성회로기판(40)의 반도체칩접착영역(46)에 반도체칩(10)을 접착시킬 때에 미리 에폭시와 같은 접착제(20)를 도포하고 그 위에 반도체칩(10)을 탑재한후 열과 압력을 가하여 접착하게 된다. 그러나 이때 상기 접착제(20)는 유동성이 있는 액체이기 때문에 도포 즉시 또는 반도체칩을 접착시키기 위해 경화가 시작될 때 반도체칩접착영역(46)의 외주연 외측으로 흘러나가가는 레진블리드(Resin Bleed)현상을 유발하여 회로패턴(42)중의 본드핑거(43)부분을 오염시키는 경우가 있다.
도1c에 도시된 바와 같이 접착제(20)가 상기 본드핑거(43)를 오염시켜 상면을 덮어 버리게 되면 차후에 상기 반도체칩(10)의 입/출력패드(10a)와 본드핑거(43)를 전도성와이어(50)로 본딩할때 본딩이 이루어지지 않거나 또는 본딩이 되었다 하더라도 와이어의 전단응력(Wire Shear Strength)이 떨어져 신뢰성 테스트에서 불합격되는 문제가 있다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 가요성회로기판에 반도체칩을 접착시키기 위해 도포되는 접착제가 본드핑거를 오염시키지 않토록 접착제넘침방지용댐을 형성하여 와이어본딩 불량을 제거할 수 있는 가요성회로기판을 이용한 BGA패키지를 제공하는데 있다.
도1a은 종래의 가요성회로기판을 이용한 볼그리드어레이반도체패키지를 도시한 단면도이다.
도1b는 종래의 가요성회로기판을 도시한 평면도이다.
도1c는 접착제가 가요성회로기판의 본드핑거를 오염시켜 불완전하게 와이어본딩된 상태를 도시한 확대 단면도이다.
도2a는 본 발명의 한 구성 요소인 가요성회로기판을 도시한 평면도이다.
도2b는 본 발명에 의한 가요성회로기판을 이용한 볼그리드어레이반도체패키지를 도시한 단면도이다.
도2c는 도2b의 소정 부분을 확대도시한 확대단면도이다.
- 도면중 주요 부분에 대한 부호의 설명 -
100' ; 종래의 가요성회로기판을 이용한 볼그리드어레이반도체패키지
100 ; 본 발명에 의한 가요성회로기판을 이용한 볼그리드어레이반도체패키지
10 ; 반도체칩 10a ; 입/출력패드
20 ; 접착제 30 ; 접착제넘침방지용댐
40 ; 가요성회로기판 41 ; 가요성수지필름
42 ; 회로패턴 43 ; 본드핑거
44 ; 랜드 44a ; 니켈층
44b ; 골드층 50 ; 전도성와이어
60 ; 수지봉지부 70 ; 전도성볼
상기한 목적을 달성하기 위해 본 발명에 의한 가요성회로기판을 이용한 BGA패키지는 표면에 다수의 입/출력패드가 형성되어 있는 반도체칩과; 상기 반도체칩의 저면에 접착제가 개재된 채 가요성수지필름상에 본드핑거, 랜드 및 회로패턴이 형성되어 상면 중앙부가 접착된 가요성회로기판과; 상기 반도체칩의 입/출력패드와 상기 가요성수지필름상의 본드핑거를 연결하는 전도성와이어와; 상기 반도체칩 및 전도성와이어 등을 외부의 환경으로부터 보호하기 위해 봉지수단으로 봉지하여 형성된 수지봉지부와; 상기 회로패턴에 연결된 랜드에 메인보드로의 입/출력단자로써 융착된 전도성볼로 이루어진 가요성회로기판을 이용한 BGA패키지에 있어서, 상기 반도체칩이 접착된 가요성회로기판의 일면에는 본드핑거 내측으로 상기 반도체칩의 외주연보다 크게 접착제넘침방지용댐을 형성한 것을 특징으로 한다.
여기서 상기 접착제넘침방용댐은 비전도성으로 하여 본 발명의 목적을 달성할 수도 있다.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도2a는 본 발명의 한 구성 요소인 가요성회로기판(40)을 도시한 평면도이고, 도2b는 본 발명에 의한 가요성회로기판(40)을 이용한 BGA패키지(100)를 도시한 단면도이며, 도2c는 도2b의 소정 부분을 확대도시한 확대단면도이다.
본 발명의 구성은 각종 전자 회로 및 배선이 적층되어 있고 표면에는 다수의 입/출력패드(10a)가 형성되어 있는 반도체칩(10)과, 상기 반도체칩(10)의 저면에 접착제(20)가 개재된 채 가요성수지필름(41)상에 본드핑거(43), 랜드(44) 및 회로패턴(42)이 형성되어 중앙 상면이 접착된 가요성회로기판(40)과, 상기 가요성수지필름(41)상의 본드핑거(43) 내측으로 상기 반도체칩(10)의 저면 외주연 크기보다 크게 형성된 접착제넘침방지용댐(30)과, 상기 반도체칩(10)의 입/출력패드(10a)와 상기 가요성수지필름(41)상의 본드핑거(43)를 연결하는 전도성와이어(50)와, 상기 가요성회로기판(40)의 상면 즉, 반도체칩(10) 및 전도성와이어(50) 등을 외부의 환경으로부터 보호하기 위해 봉지수단으로 봉지하여 형성된 수지봉지부(60)와, 상기 회로패턴(42)에 연결된 랜드(44)에 메인보드로의 입/출력단자로써 융착된 전도성볼(70)로 구성된다. 도면중 미설명 부호 46은 접착제(20)가 도포되어 반도체칩(10)이 접착되는 반도체칩접착영역이다.
각종 전자 회로 등이 집적되어 있는 반도체칩(10)의 표면에는 다수의 입/출력패드(10a)가 형성되어 있으며, 상기 반도체칩(10)은 가요성수지필름(41)상에 구리박막으로 회로패턴(42), 본드핑거(43) 및 랜드(44)가 형성되어 있고, 상기 본드핑거(43)내측으로는 접착제넘침방지용댐(30)이 형성된 가요성회로기판(40)의 중앙에 에폭시와 같은 접착제(20)(전기적으로 비전도성일 것)를 개재하여 부착된다. 여기서 상기 가요성회로기판(40)은 두께 20∼150미크론 범위의 폴리이미드(Polyimide) 등과 같은 가요성수지필름(41)상에 통상적인 방법을 이용하여 회로패턴(42), 본드핑거(43) 및 랜드(44)를 형성시킨다. 상기 회로패턴(42)에 연결된 본드핑거(43)에는 차후에 전도성와이어(50)와의 접착성을 향상시키기 위해 은을 도금하며 또한 상기 랜드(44)에도 차후에 전도성볼(70)과의 접착성을 향상시키기 위해 니켈층(44a) 및 금층(44b)을 도금처리한다. 한편, 상기 접착제넘침방지용댐(30)은 가요성수지필름(41)상의 회로패턴(42) 또는 랜드(44) 들이 서로 도통하지 않토록 에폭시(Epoxy)등에 실리카등을 첨가시켜 제조된 비전도성의 물질을 사용하며 그 높이는 약 20∼100미크론 범위로 형성한다. 또한 상기 접착제넘침방지용댐(30)의 영역은 모든 본드핑거(43)의 내주연측으로 설정하며 최소한 접착제(20)에 의해 접착되는 반도체칩(10)의 저면 외주연 크기보다는 크게 형성함으로써 여러 크기의 반도체칩(10)이 상기 접착제넘침방지용댐(30)의 접착될 수 있도록 한다. 여기서 상기 접착제넘침방지용댐(30)의 높이를 약 100미크론 이상으로 하면 차후에 전도성와이어(50)가 접촉될 수 있음으로써 여러가지 불량을 야기할 수 있으며 20미크론 이하로 하면 접착제(20)가 흘러 넘칠 수 있다. 상기 반도체칩(10)의 입/출력패드(10a)와 회로패턴(42)에 연결된 본드핑거(43)는 골드와이어나 알루미늄와이어와 같은 전도성와이어(50)에 의하여 전기적으로 접속된다. 상기 반도체칩(10), 전도성와이어(50) 및 상기 가요성회로기판(40)의 상면은 에폭시몰딩컴파운드나 글럽탑과 같은 봉지수단으로 봉지되어 수지봉지부(60)가 형성된다. 따라서 상기 가요성회로기판(40)의 반도체칩(10), 전도성와이어(50), 회로패턴(42), 본드핑거(43)는 수지봉지부(60)에 의해 외부의 환경과 완전히 격리된다. 상기 회로패턴(42)에 연결된 랜드(44)에는 솔더볼과 같은 전도성볼(70)이 고온의 환경하에서 융착됨으로써 메인보드로의 입/출력단자로 사용할 수 있도록 구비된다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않고 본 발명의 범주와 사상을 벗어나지 않는 범위내에서 당업자에 의해 여러가지로 변형된 실시예도 가능할 것이다.
따라서 본 발명에 의한 가요성회로기판을 이용한 BGA패키지(100)는 반도체칩(10)이 접착되는 가요성회로기판(40)의 상면에 상기 반도체칩(10)의 저면 외주연 크기보다 큰 접착제넘침방지용댐(30)이 형성되어 있음으로써 접착제(20)를 도포한 직후 또는 반도체칩(10)을 탑재하여 열과 압력으로 반도체칩(10)을 접착시에 상기 접착제(20)가 본드핑거(43)쪽으로 흘러가지 못하게 함으로써 완벽한 와이어본딩을 제공하여 신뢰성을 향상시키는 효과가 있다.

Claims (2)

  1. 표면에 다수의 입/출력패드(10a)가 형성되어 있는 반도체칩(10)과; 상기 반도체칩(10)의 저면에 접착제(20)가 개재된 채 가요성수지필름(41)상에 본드핑거(43), 랜드(44) 및 회로패턴(42)이 형성되어 상면 중앙부가 접착된 가요성회로기판(40)과; 상기 반도체칩(10)의 입/출력패드(10a)와 상기 가요성수지필름(41)상의 본드핑거(43)를 연결하는 전도성와이어(50)와; 상기 반도체칩(10) 및 전도성와이어(50) 등을 외부의 환경으로부터 보호하기 위해 봉지수단으로 봉지하여 형성된 수지봉지부(60)와; 상기 회로패턴(42)에 연결된 랜드(44)에 메인보드로의 입/출력단자로써 융착된 전도성볼(70)로 이루어진 가요성회로기판을 이용한 BGA패키지(100)에 있어서,
    상기 반도체칩(10)이 접착된 가요성회로기판(40)의 일면에는 본드핑거(43) 내측으로 상기 반도체칩(10)의 저면 외주연 크기보다 크게 접착제넘침방지용댐(30)이 형성되어 있는 것을 특징으로 하는 가요성회로기판을 이용한 BGA패키지.
  2. 제1항에 있어서, 상기 접착제넘침방지용댐(30)은 비전도성인 것을 특징으로 하는 가요성회로기판을 이용한 BGA패키지.
KR1019970079225A 1997-12-30 1997-12-30 가요성회로기판을이용한볼그리드어레이반도체패키지 KR100369397B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970079225A KR100369397B1 (ko) 1997-12-30 1997-12-30 가요성회로기판을이용한볼그리드어레이반도체패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970079225A KR100369397B1 (ko) 1997-12-30 1997-12-30 가요성회로기판을이용한볼그리드어레이반도체패키지

Publications (2)

Publication Number Publication Date
KR19990059030A true KR19990059030A (ko) 1999-07-26
KR100369397B1 KR100369397B1 (ko) 2003-07-12

Family

ID=37416363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970079225A KR100369397B1 (ko) 1997-12-30 1997-12-30 가요성회로기판을이용한볼그리드어레이반도체패키지

Country Status (1)

Country Link
KR (1) KR100369397B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100351926B1 (ko) * 2000-11-08 2002-09-12 앰코 테크놀로지 코리아 주식회사 비·지·에이 패키지

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100697624B1 (ko) 2005-07-18 2007-03-22 삼성전자주식회사 접착제 흐름 제어를 위한 표면 구조를 가지는 패키지 기판및 이를 이용한 반도체 패키지

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176687A (ja) * 1993-12-20 1995-07-14 Toshiba Corp サイリスタバルブ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100351926B1 (ko) * 2000-11-08 2002-09-12 앰코 테크놀로지 코리아 주식회사 비·지·에이 패키지

Also Published As

Publication number Publication date
KR100369397B1 (ko) 2003-07-12

Similar Documents

Publication Publication Date Title
US6162664A (en) Method for fabricating a surface mounting type semiconductor chip package
JP3437107B2 (ja) 樹脂封止型半導体装置
KR19980069147A (ko) 반도체 패키지의 구조 및 제조방법
US6245598B1 (en) Method for wire bonding a chip to a substrate with recessed bond pads and devices formed
US20040188818A1 (en) Multi-chips module package
JPH11150213A (ja) 半導体装置
KR100369397B1 (ko) 가요성회로기판을이용한볼그리드어레이반도체패키지
JPH0637233A (ja) 半導体集積回路装置およびその製造方法
KR100207902B1 (ko) 리드 프레임을 이용한 멀티 칩 패키지
KR100247508B1 (ko) 플립칩용 반도체패키지 및 그 제조 방법
JP4038021B2 (ja) 半導体装置の製造方法
KR100357883B1 (ko) 반도체장치및그제조방법
KR100237329B1 (ko) 칩 스케일 반도체 패키지의 구조 및 제조 방법
JPH11186440A (ja) 半導体装置
KR200169583Y1 (ko) 볼 그리드 어레이 패키지
KR100331070B1 (ko) 칩싸이즈반도체패키지의 구조 및 그 제조 방법
KR100533761B1 (ko) 반도체패키지
US6215169B1 (en) Semiconductor device with adhesive tape not overlapping an opening in the uppermost surface of the semiconductor element surface
KR0127034B1 (ko) 반도체 패키지 및 그 제조방법
KR100209267B1 (ko) 비.지.에이 패키지의 열방출부 형성방법
KR100419950B1 (ko) 가용성회로기판을이용한볼그리드어레이반도체패키지의제조방법
KR100639210B1 (ko) 볼 그리드 어레이 패키지
JPH1084055A (ja) 半導体装置及びその製造方法
KR100215118B1 (ko) 씨.에스.피 패키지 제조방법
KR20090069382A (ko) 반도체 패키지

Legal Events

Date Code Title Description
AMND Amendment
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130108

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150106

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 15