KR20000045084A

KR20000045084A - 반도체패키지 및 그 제조방법

Info

Publication number: KR20000045084A
Application number: KR1019980061610A
Authority: KR
Inventors: 정태복
Original assignee: 마이클 디. 오브라이언; 앰코 테크놀로지 코리아 주식회사
Priority date: 1998-12-30
Filing date: 1998-12-30
Publication date: 2000-07-15
Also published as: KR100319400B1

Abstract

본 발명은 반도체패키지 및 그 제조방법에 관한 것이다.

종래 칩사이즈 형태의 반도체패키지는 리드프레임(A)을 차별적으로 식각(하프에칭)처리하여 리드(4)보다 두꺼운 볼랜드(3)를 형성하는 제조방법을 채용해 왔기 때문에 그 과정이 복잡하고 고도의 기술 및 고비용이 요구되며, 한편 볼랜드(3)의 크기가 매우 작기 때문에 몰드컴파운드(6)에 의한 성형과정에서 볼랜드(3)가 플러시(금형에서 새어 나온 몰드컴파운드, 도시생략)에 의해서 덮여질 경우 볼랜드(3)에 솔더볼(5)을 붙이기 위해서 볼랜드(3)에 덮여진 플러시를 제거하는 별도의 과정을 거쳐야 하는 제조공정상의 문제점이 야기되어 왔었다.

이에, 본 발명에서는 리드프레임(A)에 저가의 비전도성 커버코트(Cover Coat; PI계 감광필림 등)를 부착하는 방법을 통해 솔더볼을 손쉽게 붙일 수 있는 방법을 제안하게 된 것으로, 칩사이즈형 반도체패키지를 형성함에 있어서, 식각(하프에칭)처리에 의한 볼랜드의 형성방법이 아닌 패턴이 형성된 동일 두께의 리드프레임에 비전도성 커버코트를 부착하여 솔더볼을 부착할 수 있도록 함으로써 제조공정의 단순화를 통하여 양산 가능하고 제조단가를 절감할 수 있는 반도체패키지 및 그 제조방법을 제공하게 되는 것이다.

Description

반도체패키지 및 그 제조방법

본 발명은 반도체패키지 및 그 제조방법에 대한 것으로, 더욱 상세하게는 반도체칩이 반도체칩탑재판에 부착된 상태에서 리드(또는 볼랜드)가 반도체칩의 하부에 위치하도록 구성되는 칩사이즈형 반도체패키지 및 그 제조방법의 개량에 관한 것이다.

일반적으로, 반도체패키지는 그 내부에 반도체칩을 비롯한 고밀도의 회로를 내장하게 되는 관계로 외부환경(외력, 먼지, 습기, 전기적 열적 부하 등)으로부터 회로를 보호하고 반도체칩의 성능을 극대화하기 위하여 금속재질의 리드프레임이나 회로패턴이 실장된 플라스틱 스트립자재를 이용해 신호의 입출력단자를 형성하고 봉지수단(몰드컴파운드에 의한 성형화 또는 코팅화)으로 패키지성형한 납짝한 형태의 구조(표면실장형)를 취하게 된다.

한편, 근자 전자기기의 고성능화와 더불어 휴대용화가 진행됨에 따라 이러한 전자기기에 사용되는 반도체패키지 또한 고집적화, 초경량화, 소형화, 박형화되는 경향으로 이미 패키지의 양측(또는 사방)으로 리드를 형성한 반도체패키지 구조에서 패키지의 하면에 솔더볼(Solder Ball)을 형성한 BGA(Ball Grid Array) 반도체패키지의 출현을 보게 되었다.

그러나, 이러한 BGA반도체패키지는 회로기판이 고가이고 반도체칩의 크기에 비해 기판의 크기가 훨씬 큰 구조로 이루어지기 때문에 반도체패키지를 칩사이즈로 초소형화 하는데에는 여전히 한계가 있었다.

한편, 이러한 칩사이즈 형태의 초소형 반도체패키지의 출현을 가능케 해 준 것이 본 출원인이 개발한 리드 엔드 그리드 어레이형 리드프레임을 이용한 반도체패키지이다.

즉, 도1의 예시와 같이 길이가 길고 짧게 교호적으로 정열(어레이)되고 끝단부에는 볼랜드(3)를 형성한 다수개의 리드(4)를 사각형태로 정열(어레이)시킴과 동시에 그 중앙부에 반도체칩탑재판(2)을 구비한 리드프레임(A)에 반도체칩(1)을 부착함으로써 반도체칩탑재판(2) 위에 부착되는 반도체칩(1)의 하부에 리드(또는 볼랜드 )가 위치하도록 하여 반도체패키지를 거이 칩사이즈 형태로 제조할 수가 있는 것이다.

한편, 도1과 같이 리드(4)의 끝단부 두께를 일부 두껍게 하여 솔더볼(5)을 붙일 수 있는 볼랜드(3)를 형성함에 있어서는 리드(4)의 두께보다 볼랜드(3)의 두께가 두껍도록 리드프레임(A)의 밑표면을 식각(감광필림을 붙이고 빛을 조사함)처리하되 조사량과 시간을 정밀 조절하는 일련의 과정을 거쳐 리드(4)와 두께차가 나는 볼랜드(3)를 형성하게 되는 것이다. 도1에 있어서 부호 1은 반도체칩, 6은 몰드컴파운드(봉지제), 7은 와이어, 8은 접착제를 나타낸다.

그러나, 종래와 같이 리드프레임(A)을 차별적으로 식각(하프에칭)처리하여 리드(4)보다 두꺼운 볼랜드(3)를 형성하는 경우는 그 과정이 복잡하고 고도의 기술 및 고비용이 요구되며, 한편 볼랜드(3)의 크기가 매우 작기 때문에 몰드컴파운드(6)에 의한 성형과정에서 볼랜드(3)가 플러시(금형에서 새어 나온 몰드컴파운드, 도시생략)에 의해서 덮여질 경우 볼랜드(3)에 솔더볼(5)을 붙이기 위해서 볼랜드(3)에 덮여진 플러시를 제거하는 별도의 과정을 거쳐야 하는 제조공정상의 문제점이 야기되어 왔었다.

이에, 본 발명에서는 리드프레임에 저가의 비전도성 커버코트(Cover Coat; PI계 감광필림 등)를 부착하는 방법을 통해 솔더볼을 손쉽게 붙일 수 있는 방법을 제안하게 된 것으로써,

본 발명의 목적은 칩사이즈형 반도체패키지를 형성함에 있어서, 식각(하프에칭)처리에 의한 볼랜드의 형성방법이 아닌 패턴이 형성된 동일 두께의 리드프레임에 비전도성 커버코트를 부착하여 솔더볼을 부착할 수 있도록 함으로써 제조공정의 단순화를 통하여 양산 가능하고 제조단가를 절감할 수 있는 반도체패키지 및 그 제조방법을 제공하는데 있다.

도 1은 종래 칩사이즈형 반도체패키지의 구성도

도 2a 및 도 2b는 본 발명의 실시예를 보여 주는 칩사이즈형 반도체패키지의 구성도

도 3은 본 발명의 리드프레임 구성도

도 4는 본 발명의 제조과정을 나타낸 블록도

(도면의 주요부분에 대한 부호의 설명)

10 : 리드프레임 12 : 본딩부

14 : 솔더볼랜드부 16 : 회로패턴부

18 : 사이드레일

20 : 접착수단 30 : 반도체칩

40 : 와이어 50 : 봉지제

60 : 커버코트 62 : 관통부

70 : 인출단자

상기와 같은 목적을 달성하기 위한 본 발명의 칩사이즈형 반도체패키지 및 그 제조방법은 다음과 같은 특징을 제공한다.

본딩부(12)와 솔더볼랜드부(14) 및 회로패턴부(16)로 이루어지는 리드프레임(10)과, 상기 리드프레임(10)의 상면에 접착수단(20)을 매개체로 부착되어 있는 반도체칩(30)과, 상기 리드프레임(10)의 본딩부(12)와 반도체칩(30)을 전기적으로 연결하는 와이어(40)와, 상기 반도체칩(30)과 와이어(40) 및 리드프레임(10)의 상면 상부를 봉지하는 봉지제(40)와, 그리고

관통부(62)를 가지며 이 관통부(62)가 솔더볼랜드부(14)에 대응되도록 상기 리드프레임(10)의 저면에 부착되어 있는 커버코트(60)와, 상기 리드프레임(10)의 솔더볼랜드부(14)에 융착되어 있는 인출단자(70)로 이루어진 것을 특징으로 한다.

또한, 금속판을 스템핑, 에칭 등의 방법에 의해 가공하여 본딩부와 솔더볼랜드부(14)와 회로패턴부(16) 및 사이드레일(18)로 구성되는 리드프레임(10)을 제공하는 단계와, 상기 리드프레임(10)의 저면에 커버코트(60)를 부착하는 단계와, 상기 리드프레임(10)의 상면에 접착수단(20)을 개재한 후 반도체칩(30)을 부착하는 단계와, 상기 반도체칩(30)과 리드프에임(10)의 본딩부(12)를 전도성와이어(40)로 연결하는 단계와, 상기 반도체칩(30)과 와이어(40) 및 리드프레임(10)의 상면을 봉지제(50)로 봉지하는 단계와, 상기 리드프레임(10)의 저면에 부착되어 있는 커버코트(60) 중 리드프레임(10)의 솔더볼랜드부(14) 저면에 위치되는 부분에 관통부(62)를 형성하는 단계와, 상기 관통부(62)를 통해 노출되는 리드프레임(10)의 솔더볼랜드부(14)에 인출단자(70)를 부착하는 단계와, 봉지제(50) 외곽에 위치되어 있는 리드프레임(10)의 사이드레일(18)을 절단하는 단계로 이루어지는 반도체패키지 제조방법을 제공하는 것을 특징으로 한다.

따라서, 본 발명에 의하면 회로패턴부(16)의 끝단에 솔더볼랜드부(14)를 형성하기 위하여 리드프레임(10)을 차별적으로 식각(하프에칭)처리함이 없이 리드프레임(10)을 동일두께로 형성하고 그 하면에 비전도성의 커버코트(60)를 부착하는 매우 간단한 방법으로 인출단자(70)를 부착시켜 반도체패키지를 제조토록 함으로써, 반도체패키지의 양산을 가능케 하고 제조단가를 절감하는 효과를 제공하게 된다.

(실시예)

이하, 본 발명을 첨부된 예시도면을 통해 보다 구체적으로 설명하면 다음과 같다.

도2a 및 도2b는 본 발명의 실시예를 보여 주는 칩사이즈형 반도체패키지의 구성도를 나타낸 것이고, 도3은 본 발명에 적용되는 리드프레임(10)의 평면 구성도이다.

도시한 바와 같이, 본 발명의 반도체패키지는 리드프레임(10)에 부착되는 비전도성의 커버코트(60)를 통해 솔더볼랜드부(14)에 인출단자(70)를 부착할 수 있도록 한 것으로,

본 발명에 적용되는 리드프레임(10)은 본딩부(12)와 솔더볼랜드부(14)와 회로패턴부(16) 및 사이드레일(18)로 형성된다. 그리고 그 저면에는 비전도성의 커버코트(60)가 부착되는데 이 커버코트(60)에는 솔더볼랜드부(14)와 대응토록 관통부(62)가 형성된다. 커버코트(60)는 비전도성의 PI계 수지재질로 구성된다.

여기서 본 발명의 제조과정을 보다 상세히 설명한다.

<리드프레임형성단계>

먼저 동(Cu)재질의 금속판을 스템핑, 에칭 등의 방법에 의해 가공하여 본딩부(12)와 솔더볼랜드부(14)와 회로패턴부(16) 및 사이드레일(18)이 구비된 리드프레임(10)을 형성한다.

<커버코트부착단계>

상기 리드프레임(10)의 저면에 비전도성의 커버코트(60; PI계 수지)를 부착한다.

<반도체칩부착단계>

상기 리드프레임(10)의 상면에 접착수단(20)을 개재하여 통상의 방법으로 반도체칩(1)을 부착한다. 상기 접착수단(20)에는 반도체칩(30)과의 열팽창계수가 유사한 에폭시접착제 등을 사용한다.

<와이어본딩단계>

리드프레임(10)에 부착된 반도체칩(30)과 리드프레임(10)의 본딩부(12)를 전도성와이어(40)로 봉딩 연결한다.

<봉지단계>

외부환경으로부터 회로를 보호하기 위해 리드프레임(10)에 부착된 반도체칩(30)과 와이어(40) 및 리드프레임(10)의 상면을 봉지제(50)로 봉지한다.

<관통부형성단계>

리드프레임(10)의 저면에 부착되어 있는 커버코트(60) 중 리드프레임(10)의 솔더볼랜드부(14) 저면에 대응 위치되는 부분에 관통부(62)를 형성한다.

한편, 동 관통부형성단계는 리드프레임(10)과 커버코트(60)를 부착시키는 단계 다음에 수행할 수도 있고, 리드프레임(10)에 반도체칩(30)을 부착하기 전에 실시할 수도 있는 바, 이는 설계상의 문제라 할 것이다.

동 관통부(62)를 형성하는 방법으로는 레이저빔을 이용하거나 화학적 에칭을 이용하거나 또는 감광필림을 사용한 빛의 조사방법을 이용할 수가 있다.

<인출단자부착단계>

커버코트(60)에 형성된 관통부(62)를 통해 노출되는 리드프레임(10)의 솔더볼랜드부(14)에 인출단자(70)를 부착한다.

<사이드레일절단단계>

봉지제(50) 외관에 위치해 있는 리드프레임(10)의 사이드레일(18)을 절단한다.

이와 같이, 본 발명에 의하면 리드프레임(10)의 회로패턴부(16) 끝단에 솔더볼랜드부(14)를 형성하기 위하여 리드프레임((10)을 차별적으로 식각(하프에칭)처리함이 없이 리드프레임(10)을 동일두께로 형성하고 그 저면에 비전도성의 커버코트(60)를 부착하는 매우 간단한 방법으로 인출단자(70)을 부착시켜 반도체패키지를 제조토록 함으로써, 반도체패키지의 양산을 가능케 하고 제조단가를 절감하는 효과를 제공하게 된다.

이상에서 설명한 것은 본 발명에 의한 반도체패키지의 구조 및 그 제조방법을 설명하기 위한 하나의 실시예에 불과한 것이며, 본 발명은 상기한 실시예에 한정하지 않고 이하의 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims

본딩부(12)와 솔더볼랜드부(14) 및 회로패턴부(16)로 이루어지는 리드프레임(10)과, 상기 리드프레임(10)의 상면에 접착수단(20)을 매개체로 부착되어 있는 반도체칩(30)과, 상기 리드프레임(10)의 본딩부(12)와 반도체칩(30)을 전기적으로 연결하는 와이어(40)와, 상기 반도체칩(30)과 와이어(40) 및 리드프레임(10)의 상면 상부를 봉지하는 봉지제(40)와, 그리고

관통부(62)를 가지며 이 관통부(62)가 솔더볼랜드부(14)에 대응되도록 상기 리드프레임(10)의 저면에 부착되어 있는 커버코트(60)와, 상기 리드프레임(10)의 솔더볼랜드부(14)에 융착되어 있는 인출단자(70)로 이루어진 것을 특징으로 하는 반도체패키지.
금속판을 스템핑, 에칭 등의 방법에 의해 가공하여 본딩부와 솔더볼랜드부(14)와 회로패턴부(16) 및 사이드레일(18)로 구성되는 리드프레임(10)을 제공하는 단계와, 상기 리드프레임(10)의 저면에 커버코트(60)를 부착하는 단계와, 상기 리드프레임(10)의 상면에 접착수단(20)을 개재한 후 반도체칩(30)을 부착하는 단계와, 상기 반도체칩(30)과 리드프에임(10)의 본딩부(12)를 전도성와이어(40)로 연결하는 단계와, 상기 반도체칩(30)과 와이어(40) 및 리드프레임(10)의 상면을 봉지제(50)로 봉지하는 단계와, 상기 리드프레임(10)의 저면에 부착되어 있는 커버코트(60) 중 리드프레임(10)의 솔더볼랜드부(14) 저면에 위치되는 부분에 관통부(62)를 형성하는 단계와, 상기 관통부(62)를 통해 노출되는 리드프레임(10)의 솔더볼랜드부(14)에 인출단자(70)를 부착하는 단계와, 봉지제(50) 외곽에 위치되어 있는 리드프레임(10)의 사이드레일(18)을 절단하는 단계로 이루어지는 반도체패키지 제조방법을 제공하는 것을 특징으로 하는 반도체패키지 제조방법.
제 2항에 있어서, 관통부형성단계는 리드프레임(10)과 커버코트(60)를 부착시키는 단계 다음에 수행하는 것을 특징으로 하는 반도체패키지 제조방법.
제 2항에 있어서, 상기 관통부형성단계는 리드프레임(10)에 반도체칩(30)을 부착하기 전에 실시하는 것을 특징으로 하는 반도체패키지 제조방법.
제 2항에 있어서, 상기 관통부(62)이 형성은 레이저빔을 이용하는 것을 특징으로 하는 반도체패키지 제조방법.
제 2항에 있어서, 상기 관통부(62)의 형성은 화학적 에칭을 이용하는 것을 특징으로 하는 반도체패키지 제조방법.
제 2항에 있어서, 상기 관통부(62)의 형성은 빛의 조사를 이용하는 것을 특징으로 하는 반도체패키지 제조방법.