KR100583496B1 - 반도체패키지용 회로기판 - Google Patents

반도체패키지용 회로기판 Download PDF

Info

Publication number
KR100583496B1
KR100583496B1 KR1020000046956A KR20000046956A KR100583496B1 KR 100583496 B1 KR100583496 B1 KR 100583496B1 KR 1020000046956 A KR1020000046956 A KR 1020000046956A KR 20000046956 A KR20000046956 A KR 20000046956A KR 100583496 B1 KR100583496 B1 KR 100583496B1
Authority
KR
South Korea
Prior art keywords
circuit board
semiconductor package
resin layer
air vent
cover coat
Prior art date
Application number
KR1020000046956A
Other languages
English (en)
Other versions
KR20020013285A (ko
Inventor
신원선
이선구
장태환
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020000046956A priority Critical patent/KR100583496B1/ko
Publication of KR20020013285A publication Critical patent/KR20020013285A/ko
Application granted granted Critical
Publication of KR100583496B1 publication Critical patent/KR100583496B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

이 발명은 반도체패키지용 회로기판에 관한 것으로, 반도체패키지의 봉지 공정중 공기를 신속하게 금형 외부로 방출할 수 있도록 제1면과 제2면을 가지며 중앙부에는 일정크기의 관통공이 형성된 수지층과; 상기 수지층의 제2면에 본드핑거 및 볼랜드를 포함하여 형성된 도전성 회로패턴과; 상기 수지층의 제2면 전체에 상기 회로패턴중 본드핑거 및 볼랜드는 외측으로 오픈시키면서 코팅된 커버코트로 이루어진 반도체패키지용 회로기판에 있어서, 상기 커버코트에는 상기 관통공에서 외주연 방향으로 적어도 하나 이상의 에어벤트용 요홈 라인이 형성된 것을 특징으로 함.

Description

반도체패키지용 회로기판{Circuit board for semiconductor package}
도1a 및 도1b는 종래의 반도체패키지용 회로기판을 도시한 평면도 및 저면도이다.
도2a 및 도2b는 종래 반도체패키지의 봉지 방법을 설명하기 위한 단면도 및 금형에 에어벤트가 형성된 상태를 도시한 평면도이다.
도3은 본 발명에 의한 반도체패키지용 회로기판을 도시한 평면도이다.
도4는 본 발명에 의한 회로기판으로 제조된 반도체패키지의 봉지 방법을 설명하기 위한 단면도이다.
- 도면중 주요 부호에 대한 설명 -
10; 본 발명에 의한 반도체패키지용 회로기판
1; 수지층 1a,1b; 수지층의 제1면, 제2면
2; 관통공 3; 회로패턴
3a; 본드핑거(Bond Finger) 3b; 볼랜드(Ball Land)
4; 커버코트(Cover Coat) 5; 요홈 라인
11; 반도체칩 12; 도전성와이어
21; 봉지재 31; 제1금형
32; 제2금형 33; 런너(Runner)
34; 캐비티(Cavity) 35; 에어벤트(Air Vent)
본 발명은 반도체패키지용 회로기판에 관한 것으로, 더욱 상세하게 설명하면 반도체패키지의 봉지 공정중 공기를 신속하게 금형 외부로 방출할 수 있도록 한 반도체패키지용 회로기판에 관한 것이다.
통상 반도체패키지용 회로기판은 수지층, 필름, 테이프 등을 기본재료로 하여 그 표면에는 도전성 회로패턴이 형성되고, 상기 회로패턴 등은 커버코트로 코팅된 것을 말한다.
최근에는 상기 회로기판의 일정 영역을 관통시키고, 그 관통된 영역에 반도체칩을 위치시킬 수 있는 초박형 반도체패키지용 회로기판도 제조되고 있는데, 이러한 종래의 회로기판(10')을 도1a 및 도1b를 참조하여 간단히 설명하면 다음과 같다.
도시된 바와 같이 제1면(1a)과 제2면(1b)을 가지며 중앙부에는 대략 사각 모양의 관통공(2)이 형성된 수지층(1)(또는 테이프, 필름)이 구비되어 있고, 상기 수지층(1)의 제2면(1b)에는 본드핑거(3a) 및 볼랜드(3b)를 포함하는 도전성 회로패턴(3)이 형성되어 있다. 상기 수지층(1)의 제2면(1b)에는 상기 회로패턴(3)중 본드핑거(3a) 및 볼랜드(3b)를 제외한 전 영역에 커버코트(4)가 코팅되어 있다.
상기와 같은 회로기판(10')은 통상 그 관통공(2)에 반도체칩(11)이 탑재된 후, 상기 반도체칩(11)과 회로기판(10')의 회로패턴(3)중 본드핑거(3a)가 도전성와이어(12)로 본딩된 후 봉지 공정에 투입된다.
종래의 이러한 봉지 공정을 도2a 및 도2b를 참조하여 간단히 설명한다.
먼저, 대략 평판형의 제1금형(31)을 위치시키고, 상기 제1금형(31)의 상면에는 단면이 대략 사다리꼴을 하는 캐비티(34)가 형성된 제2금형(32)이 위치된다. 여기서, 상기 캐비티(34)는 일정 부피를 차지하는 공간이다.
상기 제2금형(32)의 캐비티(34) 외측으로는 적어도 한 개 이상의 에어벤트(35)가 그 캐비티(34)와 연통되어 형성되어 있으며, 또한 중앙부에는 봉지재(21)가 상기 캐비티(34) 내측으로 흘러 들어갈 수 있도록 런너(33)가 형성되어 있다.
상기 제1금형(31)에는 상기와 같이 와이어 본딩이 완료된 회로기판(10)이 위치되며, 이 상태에서 상기 제2금형(32)이 상기 회로기판(10)에 밀착된다.
이 상태에서 상기 제2금형(32)의 런너(33)를 통하여 고온, 고압의 봉지재(21)가 캐비티(34) 내측으로 충진되며, 이에 따라 상기 반도체칩(11), 도전성와이어(12) 등은 봉지재(21)로 봉지된다.
또한, 이때 봉지재 가스, 공기 등은 상기 제2금형(32)의 캐비티(34)에 연통된 에어벤트(35)를 통하여 외부로 배출됨으로써 보이드(Void) 및 불완전한 봉지를 예방하도록 한다.
한편, 이러한 종래의 회로기판은 도1a에 도시된 바와 같이 그 볼랜드 피치(Pitch)가 대단히 작게 형성되어 있다. 따라서, 금형에 형성되는 에어벤트의 폭도 그 볼랜드를 침범하지 않토록 매우 좁게 형성되어 있으며, 이에 따라 봉지 공정중 봉지재 가스, 공기 등을 외부로 신속하고 적절하게 배출하지 못하는 단점이 있다.
이에 따라 상기 봉지재에는 많은 보이드(Void)가 남아 있기 쉬우며, 또한 불완전한 모양으로 봉지되는 현상도 빈번하게 발생한다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 반도체패키지의 봉지 공정중 공기를 신속하게 금형 외부로 방출할 수 있도록 한 반도체패키지용 회로기판을 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명은 제1면과 제2면을 가지며 중앙부에는 일정크기의 관통공이 형성된 수지층과; 상기 수지층의 제2면에 본드핑거 및 볼랜드를 포함하여 형성된 도전성 회로패턴과; 상기 수지층의 제2면 전체에 상기 회로패턴중 본드핑거 및 볼랜드는 외측으로 오픈시키면서 코팅된 커버코트로 이루어진 반도체패키지용 회로기판에 있어서, 상기 커버코트에는 상기 관통공에서 외주연 방향으로 적어도 하나 이상의 에어벤트용 요홈 라인이 더 형성된 것을 특징으로 한다.
여기서, 상기 에어벤트용 요홈 라인은 볼랜드와 볼랜드 사이의 영역에 형성함이 바람직하다.
또한, 상기 에어벤트용 요홈 라인은 봉지 공정에 이용되는 금형의 에어벤트와 대응하는 위치에 형성될 수 있다.
또한, 상기 관통공의 외측에는 커버코트 및 수지층을 관통하는 소통공이 형성될 수도 있다.
이때, 상기 수지층의 제1면에도 커버코트가 코팅되고, 상기 커버코트에는 상기 소통공과 연결되어 외주연 방향으로 향하는 에어벤트용 요홈 라인이 더 형성될 수도 있다.
상기와 같이 하여 본 발명에 의한 반도체패키지용 회로기판에 의하면, 수지층의 제2면에 코팅된 커버코트에 회로기판의 관통공에서 그 외주연을 향하는 방향으로 에어벤트용 요홈 라인이 더 형성됨으로써, 봉지 공정중 봉지재 가스 및 공기가 상기 요홈 라인을 따라서 외측으로 신속하게 방출된다.
더구나, 상기 요홈 라인이 차후 봉지 공정중 금형에 형성된 에어벤트와 대응하는 위치에 형성된 경우에는 전체적인 에어벤트의 폭이 넓어지게 됨으로써 그 봉지재 가스 및 공기가 더욱 신속하게 방출된다.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도3은 본 발명에 의한 반도체패키지용 회로기판(10)을 도시한 평면도이다.
먼저, 제1면(1a)과 제2면(1b)을 가지면 중앙부에는 차후 반도체칩(11)이 위치될 수 있도록 일정 크기의 관통공(2)을 갖는 수지층(1)이 구비되어 있다.
상기 수지층(1)의 제2면(1b)에는 본드핑거(3a) 및 볼랜드(3b)를 포함하는 도전성 회로패턴(3)이 상기 관통공(2)을 중심으로 방사상 형성되어 있다.
상기 수지층(1)의 제2면(1b) 전체에는 상기 회로패턴(3)중 본드핑거(3a) 및 볼랜드(3b)가 외측으로 오픈되면서 그 회로패턴(3)을 외부 환경으로부터 보호할 수 있도록 커버코트(4)가 코팅되어 있다.
또한, 상기 커버코트(4)에는 상기 관통공(2)에서 회로기판(10)의 외주연 방향으로 적어도 하나 이상의 에어벤트용 요홈 라인(5)이 더 형성되어 있다. 즉, 상기 요홈 라인(5)은 커버코트(4)가 존재하지 않음으로써(즉, 수지층(1)의 제2면(1b)이 외측으로 노출됨), 형성된 것이다.
또한, 상기 요홈 라인(5)은 회로패턴(3)중 볼랜드(3b)와 볼랜드(3b) 사이의 영역에 형성함이 바람직하다. 물론, 상기 요홈 라인(5)에는 어떠한 회로패턴(3)도 존재하지 않토록 함이 바람직하다.
또한, 상기 요홈 라인(5)은 봉지 공정중 이용되는 금형의 에어벤트(35)와 대응하는 영역에 형성함으로써 그 폭을 대폭 증가시킬 수 있다. 또한, 상기 요홈 라인(5)은 상기 금형의 에어벤트(35)와 대응하지 않은 영역에 형성할 수도 있으며, 이는 당업자의 임의적 선택 사항이다.
여기서, 상기 요홈 라인(5)은 금형의 에어벤트(35)와 대응하는 영역 및 대응하지 않는 영역에 각각 다수 혼합하여 형성함이 바람직하다.
한편, 상기 회로기판(10)의 반도체칩(11)이 위치되는 관통공(2)의 외측에는 커버코트(4) 및 수지층(1)을 관통하는 소통공(6)이 더 형성될 수 있다. 또한, 상기 수지층(1)의 제1면(1a)에도 커버코트(도시되지 않음)가 코팅되어 있고, 상기 커버코트에는 상기 소통공(6)과 연결되어 외주연 방향으로 향하는 요홈 라인(도시되지 않음)이 더 형성될 수 있다.
그러면, 봉지재 가스 및 공기는 상기 소통공(6) 및 수지층(1)의 제1면(1a)에 형성된 요홈라인을 통하여 외부로 배출된다.
도4는 본 발명에 의한 회로기판(10)으로 제조된 반도체패키지의 봉지 방법을 도시한 단면도이다.
대략 평판형의 제1금형(31) 상부에는 반도체칩(11)이 탑재되고, 와이어 본딩이 수행된 반도체패키지가 위치되어 있다. 또한 상기 반도체패키지의 상부에는 제2금형(32)이 위치되어 있으며, 상기 반도체칩(11) 및 도전성와이어(12)와 대응하는 부분에는 캐비티(34)가 형성되어 있다.
또한, 상기 캐비티(34)와 연통된 부분에는 외측으로 연장되어 에어벤트(35)가 형성되어 있으며, 상기 캐비티(34)의 중앙 영역에는 봉지재(21)가 유입되는 런너(33)가 형성되어 있다.
또한, 상기 제2금형(32)의 에어벤트(35)는 회로기판(10)의 요홈 라인(5)과 대응하는 위치에 형성되어 있다.
따라서, 상기 제2금형(32)의 런너(33)를 통해 유입되는 봉지재(21)는 반도체칩(11), 도전성와이어(12) 등을 충진하면서 그 외측으로 흘러 들어가며, 봉지재 가스 및 공기는 상기 제2금형(32)에 형성된 에어벤트(35) 및 이와 대응하는 요홈 라인(5)을 통하여 외측으로 배출된다. 물론, 상기 제2금형(32)의 에어벤트(35)와 대응하지 않는 영역에 형성된 회로기판(10)의 요홈 라인(5)을 통하여서도 외부로 봉지재 가스 및 공기가 배출된다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서, 본 발명에 의한 반도체패키지용 회로기판에 의하면, 수지층의 제2면에 코팅된 커버코트에 회로기판의 관통공에서 그 외주연을 향하는 방향으로 에어벤트용 요홈 라인이 다수 더 형성됨으로써, 봉지 공정중 봉지재 가스 및 공기가 상기 요홈 라인을 따라서 외측으로 신속하게 방출되는 효과가 있다.
더불어, 상기 요홈 라인이 차후 봉지 공정중 금형에 형성된 에어벤트와 대응하는 위치에 형성된 경우에는 전체적인 에어벤트의 폭이 넓어지게 됨으로써 그 봉지재 가스 및 공기가 더욱 신속하게 방출되는 효과가 있다.

Claims (5)

  1. 제1면과 제2면을 가지며 중앙부에는 일정크기의 관통공이 형성된 수지층과,
    상기 관통공의 외주연인 수지층의 제2면에 본드핑거 및 볼랜드를 가지며 형성된 다수의 도전성 회로패턴과,
    상기 수지층의 제2면 전체에 상기 회로패턴중 본드핑거 및 볼랜드는 외측으로 오픈되도록 하면서 일정 두께로 코팅된 커버코트로 이루어진 반도체패키지용 회로기판에 있어서,
    상기 관통공의 외측인 상기 수지층의 제2면에는 바깥 방향을 향하여 상기 커버코트가 라인 형태로 소정 길이 제거됨으로써 에어벤트용 요홈 라인이 형성되고, 봉지 공정중 내부의 에어는 상기 커버코트가 제거되어 형성된 에어벤트용 요홈 라인을 통해서 바깥 방향으로 배출됨을 특징으로 하는 반도체패키지용 회로기판.
  2. 제1항에 있어서, 상기 에어벤트용 요홈 라인은 볼랜드와 볼랜드 사이의 영역에 형성된 것을 특징으로 하는 반도체패키지용 회로기판.
  3. 제1항에 있어서, 상기 에어벤트용 요홈 라인은 봉지 공정에 이용되는 금형의 에어벤트와 대응하는 위치에 형성된 것을 특징으로 하는 반도체패키지용 회로기판.
  4. 제1항에 있어서, 상기 관통공의 외측에는 커버코트 및 수지층을 관통하는 소통공이 형성된 것을 특징으로 하는 반도체패키지용 회로기판.
  5. 제4항에 있어서, 상기 수지층의 제1면에도 커버코트가 코팅되어 있고, 상기 커버코트에는 상기 소통공과 연결되어 외주연 방향으로 향하는 에어벤트용 요홈 라인이 더 형성된 것을 특징으로 하는 반도체패키지용 회로기판.
KR1020000046956A 2000-08-14 2000-08-14 반도체패키지용 회로기판 KR100583496B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000046956A KR100583496B1 (ko) 2000-08-14 2000-08-14 반도체패키지용 회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000046956A KR100583496B1 (ko) 2000-08-14 2000-08-14 반도체패키지용 회로기판

Publications (2)

Publication Number Publication Date
KR20020013285A KR20020013285A (ko) 2002-02-20
KR100583496B1 true KR100583496B1 (ko) 2006-05-24

Family

ID=19683102

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000046956A KR100583496B1 (ko) 2000-08-14 2000-08-14 반도체패키지용 회로기판

Country Status (1)

Country Link
KR (1) KR100583496B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0351111A (ja) * 1989-07-19 1991-03-05 Matsushita Electron Corp 樹脂封止装置
JPH03206629A (ja) * 1990-01-08 1991-09-10 Nec Corp 半導体樹脂封止用金型
KR980007939A (ko) * 1996-06-21 1998-03-30 황인길 방열판이 부착된 bga패키지의 몰딩방법
KR19980030031A (ko) * 1996-10-29 1998-07-25 황인길 반도체 패키지용 금형 구조
KR19990037124A (ko) * 1997-10-15 1999-05-25 니시무로 타이죠 반도체장치의 제조방법 및 수지밀봉장치
KR20000045084A (ko) * 1998-12-30 2000-07-15 마이클 디. 오브라이언 반도체패키지 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0351111A (ja) * 1989-07-19 1991-03-05 Matsushita Electron Corp 樹脂封止装置
JPH03206629A (ja) * 1990-01-08 1991-09-10 Nec Corp 半導体樹脂封止用金型
KR980007939A (ko) * 1996-06-21 1998-03-30 황인길 방열판이 부착된 bga패키지의 몰딩방법
KR19980030031A (ko) * 1996-10-29 1998-07-25 황인길 반도체 패키지용 금형 구조
KR19990037124A (ko) * 1997-10-15 1999-05-25 니시무로 타이죠 반도체장치의 제조방법 및 수지밀봉장치
KR20000045084A (ko) * 1998-12-30 2000-07-15 마이클 디. 오브라이언 반도체패키지 및 그 제조방법

Also Published As

Publication number Publication date
KR20020013285A (ko) 2002-02-20

Similar Documents

Publication Publication Date Title
US6395579B2 (en) Controlling packaging encapsulant leakage
US6870274B2 (en) Flash-preventing window ball grid array semiconductor package, method for fabricating the same, and chip carrier used in the semiconductor package
GB2072424A (en) Tape operated semiconductor device packaging
JP2008004570A (ja) 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置の製造装置、および樹脂封止型半導体装置
JP4376884B2 (ja) 半導体装置及び、半導体装置の製造方法
US6246124B1 (en) Encapsulated chip module and method of making same
US8198143B2 (en) Mold and substrate for use with mold
US8026599B2 (en) Method of protecting integrated circuits
JP2020096153A (ja) 半導体パッケージ構造体及びその製造方法
JP2004528729A (ja) 複数の半導体チップ、および配線ボードを有する樹脂パッケージ、ならびにこの樹脂パッケージを射出成形用金型によって製作する方法
JP2007019394A (ja) 半導体パッケージの製造方法及びこの製造方法により形成された半導体パッケージ
US20060103021A1 (en) BGA package having substrate with exhaust hole
KR100583496B1 (ko) 반도체패키지용 회로기판
KR100930095B1 (ko) 에어 벤트를 포함한 인쇄회로기판 및 에어 벤트를 포함한인쇄회로기판을 사용한 패키지
US20040097011A1 (en) Circuit substrates, semiconductor packages, and ball grid arrays
JPH05226505A (ja) プリント配線板
JPH0888292A (ja) 片面樹脂封止型半導体パッケージ並びに片面樹脂封止型半導体装置及びその製造方法
KR100627563B1 (ko) 몰드 플러시 제어 구조
JP4336407B2 (ja) 回路基板
KR100197878B1 (ko) Bga 반도체 패키지
KR100623308B1 (ko) 반도체 패키지용 회로기판의 제조방법
KR100369396B1 (ko) 회로기판 및 이를 이용한 반도체패키지의 제조방법
US20040082103A1 (en) Semiconductor package with marking film and manufacturing method thereof
JP3544655B2 (ja) 半導体装置
KR100542671B1 (ko) 반도체패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130516

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140514

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150511

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160512

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170511

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180509

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190508

Year of fee payment: 14