KR100197878B1 - Bga 반도체 패키지 - Google Patents

Bga 반도체 패키지 Download PDF

Info

Publication number
KR100197878B1
KR100197878B1 KR1019960009780A KR19960009780A KR100197878B1 KR 100197878 B1 KR100197878 B1 KR 100197878B1 KR 1019960009780 A KR1019960009780 A KR 1019960009780A KR 19960009780 A KR19960009780 A KR 19960009780A KR 100197878 B1 KR100197878 B1 KR 100197878B1
Authority
KR
South Korea
Prior art keywords
heat sink
semiconductor chip
semiconductor package
gate
adhesive
Prior art date
Application number
KR1019960009780A
Other languages
English (en)
Other versions
KR970072364A (ko
Inventor
이무응
Original Assignee
김규현
아남반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김규현, 아남반도체주식회사 filed Critical 김규현
Priority to KR1019960009780A priority Critical patent/KR100197878B1/ko
Publication of KR970072364A publication Critical patent/KR970072364A/ko
Application granted granted Critical
Publication of KR100197878B1 publication Critical patent/KR100197878B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 방열판이 부착된 BGA반도체 패키지의 구조에 관한 것으로, 방열판 저면에 런너, 게이트 및 에어 벤트를 형성한후, PCB의 관통부에 반도체칩이 위치할 수 있도록 상기 PCB를 접착제로 방열판 상면에 접착하고, 상기 관통부 내부의 방열판 상면에 접착제로 반도체칩을 접착시키고 상기 PCB의 카파 트레이스와 상기 반도체칩의 입/출력 패드를 와이어로 본딩하고, 상기 PCB의 관통부에 금형을 위치시키고, 방열판의 런너로 일반 봉지제를 주입하여 런너에 연결된 게이트를 통해 반도체칩등이 몰딩 되도록 함으로써 몰딩 공정의 용이함을 제공하고 가격이 저렴한 봉지제를 이용함으로써 가격 절감 효과를 얻을수 있다.

Description

BGA반도체 패키지
제1도는 종래의 볼 그리드 어레이 반도체 패키지의 단면도.
제2도는 종래의 인쇄 회로 기판의 평면도.
제3도는 본 발명에 의한 방열판의 저면도.
제4도는 본 발명에 의한 볼 그리드 어레이 반도체 패키지의 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 반도체칩 20 : 와이어
30 : 방열판 31 : 런너
32 : 게이트 33 : 에어 벤트
40 : 액상 봉지제 41 : 일반 봉지제
60 : 인쇄 회로 기판 61 : 카파 트레이스
62 : 솔더 마스크 63 : 솔더 볼
64 : 솔더 볼 랜드 65 : 관통부
66 : 댐 70A,70B : 접착제
본 발명은 BGA(Ball Grid Array)반도체 패키지에 관한 것으로, 상세하게는 방열판(Heat Sink)을 포함하는 BGA 반도체 패키지에서 상기 방열판의 저면에 런너(Runner),게이트(Gate) 및 에어 벤트(Air Vent)를 형성하여 몰딩 작업을 용이하게 함으로서 BGA 반도체 패키지의 가격 절감 효과를 얻을 수 있는 BGA 반도체 패키지에 관한 것이다.
최근들어 고밀도, 다수의 입/출력 패드(Input/Output Pad)등의 조건을 가진 반도체 패키지의 요구로 삼업계에서는 BGA 반도체 패키지가 크게 각광을 받고 있다. 또한 상기의 BGA 반도체 패키지는 고주파수 하에서 동작시 그 성능이 크게 감소하지 않으며 우수한 전기적, 열적 특성 및 실장의 용이성등 각종 장점으로 인해 그 소비가 증가 일로에 있다.
이러한 종래의 BGA반도체 패키지의 구조를 첨부된 도면에 의해 상세히 설명하면 다음과 같다. 제1도는 종래 BGA 반도체 패키지의 단면도로서, 방열판(30)의 중앙 상면에는 반도체칩(10)이 접착제(70A)로 접착되어 있고, 중앙에 관통부가 형성된 PCB기판(60 ; Printed Circuit Board)의 관통부 내측에 반도체칩(10)이 위치되도록 방열판(30)상면에 접착제(70A)로 접착되어 있으며, 상기 반도체칩(10)을 제외한 방열판(30)의 외측으로는 PCB 기판(60)이 접착제(70B)로서 접착되어 있다. 상기 PCB 기판(60)의 상면에는 PCB 기판(60)의 구성체인 카파 트레이스(61 ; Copper Trace)와 솔더 마스크(62 ; Solder Mask)가 차례로 형성되어 있으며, 상기 카파 트레이스(61)는 반도체칩(10)상의 입/출력 패드와 와이어(20 ; Wire)로 본딩되어 있고, 상기 솔더 마스크(62)상에는 솔더 볼(63 ; Solder Ball)이 융착되어 있으며 상기의 반도체칩(10)등을 액상 봉지제(40)로 몰딩한 구조로 되어 있다. 상기 BGA 반도체 패키지에서 입/출력 신호 체계는 반도체칩(10)의 입/출력 패드에서 와이어(20), 카파 트레이스(61), 솔더 볼(63)을 경유하여 완성된다.
그러나, 상기의 BGA반도체 패키지에서 반도체칩 등을 외부 환경으로부터 보호하기 위한 몰딩 공정은 그 구조 및 방법에 여러 가지 단점이 있는데 이를 설명하면 다음과 같다. PCB 기판(60)의 평면도를 도시한 제2도에서 볼 수 있듯이 상기 PCB 기판 (60)구조는 중앙에 관통부(65)가 형성되어 있고, 관통부(65)외측으로 다수의 솔더 볼이 리플로 될 수 있도록 솔더 볼 랜드(64 ; Solder Ball Land)가 형성되어 있다. 상기의 관통부(65)내에 위치할 반도체칩(10)등을 일반적인 방법으로 몰딩 하기 위해서는 상기의 PCB 기판에 런너를 형성하여야 하나 그렇게 하면 상당수의 솔더 볼 랜드를 제거해야 하므로 다수의 솔더 볼 개수에 손실이 발생하게 된다. 또한, 상기 PCB 기판(60)상면의 솔 더 볼 랜드(64)를 피하여 금형을 제작하는 것은 기술적으로 어렵고, 또한 금형을 상기 PCB 기판(60)상에 안착하였을 때 그 압력으로 PCB 기판(60)이 파손되기 쉽기 때문에 상기 PCB 기판(60)상면에 금형을 안착해서 몰딩 하기는 매우 어려운 것이다.
그래서, 이를 개선한 것으로서 상기의 PCB 기판(60)상의 관통부(65) 주위로 댐(66 ; Dam)을 형성한 후 반도체칩(10)등의 상면에서 상기 PCB 기판(60)상의 댐(66)이 위치한 부위까지 밀가루 반죽(Paste)형태의 액상 봉지제(40)를 도포한 후 경하시켜 몰딩을 하였다.
그러나, 이러한 액상 봉지제를 사용하는 몰딩 방법은 통상적인 몰딩 방법보다 복잡하여 기술상 어렵고, 몰딩된 부위가 외관상 지저분하게 보이며, 특히 상기의 액상 봉지제 가격이 일반 봉지제 가격보다.약 30배 가량 비싼 관계로 상기 BGA 반도체 패키지의 원가를 상승시키는 주요인으로 작용하였던 것이다.
따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 가격이 저렴한 일반 봉지제와 기존의 몰딩 방법을 이용해 몰딩 공정을 수행할 수 있도록, 상기BGA 반도체 패키지의 구성체중에 하나인 방열판의 구조를 변형함으로써 상기 BGA 반도체 패키지의 원가를 절감하고 용이한 몰딩 공정을 제공하는데 있다.
상기의 목적을 달성하기 위해 BGA 반도체 패키지의 방열판 구조는 방열판 저면에 런너, 게이트 및 에어 벤트를 형성하고, 몰딩 방법은 반도체칩 보다 크게 관통부가 형성된 PCB를 접착제로 방열판 상면에 접착시키고, 반도체칩이 상기 관통부 내에 위치되도록 방열판 상면에 접착제로 접착시키고, 상기 PCB 의 카파 트레이스와 상기 반도체칩의 입/출력 패드를 와이어로 본딩한 다음, 상기 PCB 의 상부 관통부를 막고, 방열판의 런너로 일반 봉지제를 주입해서 게이트를 통해 반도체칩등이 몰딩 되도록 한다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다. 제3도는 본 발명에 의한 BGA 반도체 패키지의 한 구성체인 방열판(30)의 저면도로서, 방열판(30)의 중앙에 반도체칩(10)이 접착될 위치의 외측과 방열판(30)에 접착될 PCB 기판의 관통부(65) 내측 사각 모서리에 게이트(32)와 에어 벤트(33)를 형성한다. 상기 게이트(32)와 에어 벤트(33)는 방열판(30)을 관통하여 형성되며 그 형상은 사각형, 삼각형, 원형 등으로 다양하게 할 수 있으며 그 크기, 위치(사각 모서리가 아니라도 좋음) 및 개수도 다양하게 형성할 수있다. 한현 상기의 BGA 반도체 패키지에서 게이트(32)의 위치를 패키지의 1번 핀(기준핀)의 방향으로 하고 그 형상 및 크기를 에어 벤(33)트와 다르게 함으로써 패키지의 1번 핀 지시부로 사용한다. 또한 상기 방열판(30)에 형성된 게이트(32)에는 일반 봉지제가 유입될 수 있도록 상기 게이트(32)에 연결되어 방열판(30)의 바깥쪽으로 얇고 가느다란 런너(31)를 형성한다.
이와 같은 방열판(30)의 구조를 갖는 BGA 반도체 패키지가 제조되는 공정을 간략히 설명하면, 저면에 런너(31), 게이트(32), 에어 벤트(33)가 구비된 방열판의 상면에 관통부가 구비된 PCB 기판(60)을 접착제(70B)로 접착하고, 상기 관통부(65)에 반도체칩(10)이 위치되도록 방열판 상면에 접착제(70A)로 반도체칩(10)을 접착하고, 상기 반도체 칩(10)의 입/출력 패드와 상기 PCB 기판(60)의 한 구성체인 카파 트레이스(61)를 와이어(20)로 본딩한다. 상기와 같은 공정을 마친 후 몰딩을 하게 되는데, 그 공정은 아래와 같다.
상기의 BGA 반도체 패키지에서 PCB 기판(60)에 형성되어 있는 솔더 볼 랜드(64) 배열의 안쪽 관통부(65)에 금형을 위치시키는데, 그 이유는 몰딩 공정시 관통부(65)를 통해 일반 봉지제(41)가 새지 않도록 금형을 위치시키는 것이다. 다음으로 방열판(30)의 런너(31)에 일반 봉지제(41)를 주입하면 게이트(32)를 통해 일반 봉지제(41)가 반도체칩(10)등을 감싸면서 몰딩 되고, 또한-반도체 패키지 내부의 보이드(Void)등을 방지하기 위해서 형성한 에어벤트(33)을 통해 가스와 공기 등이 빠져 나오며 몰딩 공정이 완료 되게 한다.
상기와 같이 몰딩이 끝나면 상기의 BGA 반도체 패키지의 PCB 기판(60)상에 위치한 솔더 볼 랜드(64)에 솔더 볼(63)을 융착함으로서 BGA 반도체 패키지가 완성되는 것이다.
상기와 같은 방법으로 제조된 BGA 반도체 패키지의 구조가 제4도에 도시되어 있다. 방열판(30)상에는 관통부가 형성된 PCB 기판(60)이 접착제(70B)로 접착되어 있고, 반도체칩은 접착제(70A)로서 상기 관통부(65)내의 방열판(30)의 중앙 상면에 접착되어 있다. 또한 상기 반도체칩(10)의 입/출력 패드는 상기 PCB 기판상의 카파 트레이스(61)와 와이어(20)로서 본딩되어 있고 상기 카파 트레이스 상면에는 솔더 마스크(62)가 형성되고 상기 솔더 마스크 상면에는 솔더 볼(63) 이 융착되어 있다. 상기 반도체칩(10)저면의 외측부와 관통부 내측 사이에는 게이트(32) 및 에어벤트(33)가 방열판(30)을 관통하여 형성되어 있으며, 여기서 일반 봉지제가 잘 들어가도록 하기 위헤 에어벤트(33)보다는 게이트(32)의 크기가 더 크게 형성되어 있다.
상기와 같이 BGA 반도체 패키지의 한 구성체인 방열판의 구조를 변경하고 상기와 같은몰딩 공정을 수행함으로서 몰딩 공정이 용이해지고 또한 저가의 일반 봉지제를 사용함으로서 BGA 반도체 패키지의 가격 절감 효과를 크게 얻을 수 있는 것이다.

Claims (5)

  1. 저면에 런너가 형성되고, 런너 끝에는 게이트가 관통되며 게이트의 타측부에는 소개의 에어 벤트가 형성된 방열판과, 중앙에 관통부가 형성 되어 상기 방열판에 접착제로 접착된 PCB 기판과, 상기 PCB 기판에 포함되는 카파 트레이스 그리고 솔더 마스크와, 상기 PCB 기판의 관통부 내측에 위치되어 방열판에 접착제로 접착된 반도체칩과, 상기 반도체칩에 형성된 입/출력 패드와 카파 트레이스를 본딩한 와이어와, 상기 솔더 마스크에 융착된 솔더 볼과, 상기 방열판의 반도체칩등이 봉지제로 몰딩된 것을 특징으로 하는 BGA 반도체 패키지.
  2. 제1항에 있어서, 상기 방열판의 게이트와 에어벤트의 형상은 사각형, 삼각형, 원혀의 구조로 형성됨을 특징으로 하는 BGA 반도체 패키지.
  3. 제1항에 있어서, 상기 방열판의 게이트와 에어 벤트는 반도체칩의 접착별 외측에 위치한 방열판과 PCB 기판의 관통부 내측에 위치한 방열판 사이에 형성됨을 특징으로 하는 BGA 반도체 패키지.
  4. 제1항 또는 제3항에 있어서, 상기 방열판의 에어 벤트는 적어도 1개 이상 형성됨을 특징으로 하는 BGA 반도체 패키지.
  5. 제1항 또는 제3항에 있어서, 상기 방열판의 게이트는 패키지의 1번핀(기준핀)의 방향으로 형성됨을 특징으로 하는 BGA 반도체 패키지.
KR1019960009780A 1996-04-01 1996-04-01 Bga 반도체 패키지 KR100197878B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960009780A KR100197878B1 (ko) 1996-04-01 1996-04-01 Bga 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960009780A KR100197878B1 (ko) 1996-04-01 1996-04-01 Bga 반도체 패키지

Publications (2)

Publication Number Publication Date
KR970072364A KR970072364A (ko) 1997-11-07
KR100197878B1 true KR100197878B1 (ko) 1999-06-15

Family

ID=19454822

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960009780A KR100197878B1 (ko) 1996-04-01 1996-04-01 Bga 반도체 패키지

Country Status (1)

Country Link
KR (1) KR100197878B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100393093B1 (ko) * 1999-06-07 2003-07-31 앰코 테크놀로지 코리아 주식회사 반도체패키지의 제조방법
KR20010057046A (ko) * 1999-12-17 2001-07-04 이형도 캐비티를 갖는 패키지 기판
KR100447226B1 (ko) * 2001-10-24 2004-09-04 앰코 테크놀로지 코리아 주식회사 칩 삽입형 반도체 패키지

Also Published As

Publication number Publication date
KR970072364A (ko) 1997-11-07

Similar Documents

Publication Publication Date Title
US6329220B1 (en) Packages for semiconductor die
US6870274B2 (en) Flash-preventing window ball grid array semiconductor package, method for fabricating the same, and chip carrier used in the semiconductor package
KR100283348B1 (ko) 반도체장치의 제조방법
JP2000323623A (ja) 半導体装置
JP2004528729A (ja) 複数の半導体チップ、および配線ボードを有する樹脂パッケージ、ならびにこの樹脂パッケージを射出成形用金型によって製作する方法
KR100800475B1 (ko) 적층형 반도체 패키지 및 그 제조방법
KR100652405B1 (ko) 수지누설을 억제할 수 있는 반도체 패키지 몰드 금형 및이를 이용한 반도체 패키지 제조방법
KR20000050486A (ko) 볼 그리드 어레이 반도체 패키지의 인캡슐레이션 방법
KR100197878B1 (ko) Bga 반도체 패키지
JPH0888292A (ja) 片面樹脂封止型半導体パッケージ並びに片面樹脂封止型半導体装置及びその製造方法
JPH09219470A (ja) 半導体装置
KR100308899B1 (ko) 반도체패키지및그제조방법
KR100248202B1 (ko) 칩 크기의 패키지 및 그의 형성방법
KR100771860B1 (ko) 솔더볼을 사용하지 않는 반도체 패키지 모듈 및 그 제조방법
JP2007095964A (ja) 半導体装置の製造方法
KR100244509B1 (ko) 반도체 패키지의 제조방법
KR100285663B1 (ko) 패키지화된집적회로소자및그제조방법
KR20060079996A (ko) 칩 스케일 패키지 및 그 제조 방법
KR100729024B1 (ko) 반도체패키지 및 이를 위한 금형
JP2002368030A (ja) 樹脂封止型半導体装置及びその製造方法
JP2004031561A (ja) 半導体装置およびその製造方法
TWI409920B (zh) 避免晶片座剝落之無外引腳導線架式晶片封裝構造
JPH1084055A (ja) 半導体装置及びその製造方法
KR100251864B1 (ko) 반도체패키지용 액상봉지재의 도포 방법
KR19980057885A (ko) 칩 스케일 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130213

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140212

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee