KR100244509B1 - 반도체 패키지의 제조방법 - Google Patents

반도체 패키지의 제조방법 Download PDF

Info

Publication number
KR100244509B1
KR100244509B1 KR1019970070073A KR19970070073A KR100244509B1 KR 100244509 B1 KR100244509 B1 KR 100244509B1 KR 1019970070073 A KR1019970070073 A KR 1019970070073A KR 19970070073 A KR19970070073 A KR 19970070073A KR 100244509 B1 KR100244509 B1 KR 100244509B1
Authority
KR
South Korea
Prior art keywords
resin film
semiconductor chip
lead
semiconductor package
opening
Prior art date
Application number
KR1019970070073A
Other languages
English (en)
Other versions
KR19990050882A (ko
Inventor
유중하
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970070073A priority Critical patent/KR100244509B1/ko
Publication of KR19990050882A publication Critical patent/KR19990050882A/ko
Application granted granted Critical
Publication of KR100244509B1 publication Critical patent/KR100244509B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

본 발명은 반도체 패키지의 제조방법에 관한 것으로, 종래 기술에 의한 방법은 수지필름의 리드가 위치하는 개구부가 관통되어 있어 상기 반도체 칩을 보호하기 위한 몰딩액인 에폭시수지가 흘러나가고, 그 에폭시수지의 흐름을 방지하기 위해서 흐름방지막을 사용해야 하기 때문에 제조공정수가 증가함과 아울러 생산비가 증가하게 되는 문제점을 초래하였다. 이러한 문제점을 해결하기 위하여 본 발명에 의한 반도체 패키지의 제조방법은 상기 수지필름에 형성된 개구부에 위치하는 리드만 노출될 수 있도록 도포한 수지를 제거함으로써, 상기 반도체 패키지의 제조공정이 단순화 됨과 아울러 생산성이 향상되어 생산비를 절감할 수 있는 효과를 기대할 수 있는 것이다.

Description

반도체 패키지의 제조방법
본 발명은 반도체 패키지의 제조방법에 관한 것으로, 특히 마이크로비지에이 패키지에 있어 수지필름의 리드만 노출되도록 하여 반도체 칩을 보호하기 위한 몰딩액이 개구된 본딩부로 흘러내리는 것을 방지함으로써 제조공정을 단순화 함과 아울러 생산비를 절감할 수 있도록 한 반도체 패기지의 제조방법에 관한 것이다.
일반적으로, 반도체 패키지의 하나인 마이크로비지에이(BGA)형 반도체 패키지는 상기 도 1과 도 2에 도시된 바와 같이 먼저, 외부의 회로단자와 연결되는 리드(1a)가 위치하는 개구부(1b)와 솔더볼과 반도체 칩(2)의 패드와 연결되는 패턴이 형성된 수지필름(1)에 완충제(3)를 접착고정함과 아울러 그 완충제(3)에 상기 반도체 칩(1)을 접착고정하고, 그 반도체 칩(2)의 패드와 상기 수지필름의 리드(1a)와 연결한다.
상기의 상태에서 상기 수지필름의 개구부(1b)에 흐름방지막(4)을 밀착고정함과 아울러 상기 반도체 칩(2)이 접착고정된 그 수지필름(1)의 상부에 몰드를 설치하고, 그 몰드에 몰딩액인 에폭시수지를 충진툴을 사용하여 충진함으로써 몸체(5)가 형성된다.
상기와 같은 상태에서 상기 흐름방지막(4)을 제거하고 상기 수지필름(1)에 형성된 솔더볼형성부(1c)에 솔더볼(6)을 형성함으로써 상기 마이크로비지에이 반도체 패키지가 완성되는 것이다.
그러나, 상기와 같이 반도체 패키지를 만드는 방법은, 수지필름의 리드가 위치하는 개구부가 관통되어 있어 상기 반도체 칩을 보호하기 위한 몰딩액인 에폭시수지가 흘러나가고, 그 에폭시수지의 흐름을 방지하기 위해서 흐름방지막을 사용해야 하기 때문에 제조공정수가 증가함과 아울러 생산비가 증가하게 되는 문제점을 초래하였다.
따라서, 본 발명의 목적은 상기의 문제점을 해결하여 제조공정수를 절감함과 아울러 생산비를 절감할 수 있는 반도체 패키지의 제조방법을 제공함에 있다.
도 1은 종래 기술에 의한 반도체 패키지의 제조방법을 도시한 도면으로서,
도 1a는 수지필름에 반도체 칩을 접착고정하는 상태를 보인 단면도.
도 1b는 반도체 칩에 리드를 연결하는 상태를 보인 단면도.
도 1c는 테이프의 개구부에 흐름방지막을 설치한 상태를 보인 단면도.
도 1d는 몰드물을 주입하여 몸체를 형성하는 상태를 보인 단면도.
도 1e는 테이프의 개구부에 설치된 흐름방지막을 제거한 상태를 보인 단면도.
도 1f는 솔더볼을 형성한 상태를 보인 단면도.
도 1g는 종래 기술에 의한 방법으로 제조된 반도체 패키지의 구조를 보인 평면도.
도 2는 종래 기술에 의한 방법으로 제조되는 반도체 패키지에 사용되는 수지필름의 구조를 보인 사시도.
도 3은 본 발명에 의한 반도체 패키지의 제조방법을 도시한 것으로,
도 3a는 수지필름에 반도체 칩을 접착고정하는 상태를 보인 단면도.
도 3b는 반도체 칩에 리드를 연결하는 상태를 보인 단면도.
도 3c는 몰드물을 주입하여 몸체를 형성하는 상태를 보인 단면도.
도 3d는 솔더볼을 형성하는 상태를 보인 단면도.
도 4는 본 발명에 의한 방법으로 만들어진 반도체 패키지에 사용되는 수지필름의 구조를 보인 단면도.
* 도면의 주요 부분에 대한 부호의 간단한 설명 *
11 : 수지필름 11a : 솔더볼형성부
11b : 리드 11c : 개구부
12 : 솔더볼 13 : 반도체 칩
14 : 접착테이프 15 : 몸체
본 발명의 목적은, 외부의 회로단자와 전기적으로 연결할 수 있는 솔더볼을 형성하는 솔더볼형성부와 반도체 칩의 패드와 전기적으로 연결됨과 아울러 상기 솔더볼과 같이 외부의 회로단자와 전기적으로 연결되는 리드가 위치하는 개구부를 갖고 패턴이 형성된 수지필름에 수지를 도포하여 상기 개구부를 밀폐함과 아울러 그 개구부에 위치하는 리드에 도포된 수지를 제거하는 단계와, 상기 리드에 수지가 제거된 상기 수지필름에 완충제를 접착고정함과 아울러 그 완충제에 상기 반도체 칩을 접착고정하는 단계와, 그 반도체 칩의 패드와 상기 리드가 전기적으로 통할 수 있도록 연결리드로 연결하는 단계와, 그 연결리드에 의하여 상기 리드와 상기 반도체 칩의 패드가 연결된 상태에서 상기 수지필름에 몰드를 위치시켜 몰딩액을 그 몰드에 주입하여 상기 반도체 칩을 보호할 수 있는 몸체를 형성하는 단계와, 그 몸체가 형성된 상기 수지필름의 저부에 위치하는 솔더볼형성부에 솔더볼을 형성하는 단계로 만들어지는 것을 특징으로 하는 반도체 패키지의 제조방법에 의하여 달성된다.
다음은, 본 발명에 의한 반도체 패키지의 제조방법의 바람직한 일실시예를 첨부된 도면에 의거하여 상세하게 설명한다.
도 3은 본 발명에 의한 반도체 패키지의 제조방법을 도시한 것으로, 도 3a는 수지필름에 반도체 칩을 접착고정하는 상태를 보인 단면도이고, 도 3b는 반도체 칩에 리드를 연결하는 상태를 보인 단면도이며, 또 도 3c는 몰드물을 주입하여 몸체를 형성하는 상태를 보인 단면도이고, 도 3d는 솔더볼을 형성하는 상태를 보인 단면도이다.
그리고, 도 4는 본 발명에 의한 방법으로 만들어진 반도체 패키지에 사용되는 수지필름의 구조를 보인 단면도이다.
본 발명에 의한 반도체 패키지의 제조방법은 상기 도 3에 도시된 바와 같이 먼저, 수지필름(11)을 상기 4에 도시된 바와 같이 외부의 회로단자와 전기적으로 연결할 수 있는 솔더볼(12)을 형성하는 솔더볼형성부(11a)와 반도체 칩(13)의 패드와 전기적으로 연결됨과 아울러 상기 솔더볼(12)과 같이 외부의 회로단자와 전기적으로 연결되는 리드(11b)가 위치하는 개구부(11c)를 갖고 패턴이 형성된 수지필름(11)에 수지를 도포하여 상기 개구부(11c)를 밀폐함과 아울러 그 개구부(11c)에 위치하는 리드(11b)에 도포된 수지를 제거한다.
상기와 같은 수지필름(11)에 완충제인 접착테이프(14)를 접착고정함과 아울러 그 접착테이프(14)에 다수의 패드를 갖는 상기 반도체 칩(13)을 접착고정하고, 그 반도체 칩(13)의 패드와 상기 리드(11b)가 전기적으로 통할 수 있도록 연결한다.
상기의 상태에서 상기 수지필름(11)의 상부에 몰드를 위치시켜 충진몰딩액인 에폭시수지를 그 몰드에 충진툴로 주입하여 상기 반도체 칩(13)을 보호할 수 있는 몸체(15)를 형성하고, 그 몸체(15)가 형성된 상기 수지필름(11)의 저부에 위치하는 솔더볼형성부(11a)에 솔더볼(12)을 형성함으로써 상기 반도체 패키지가 완성되는 것이다.
상기와 같이 수지필름에 형성된 개구부에 위치하는 리드만 노출될 수 있도록 도포한 수지를 제거함으로써, 상기 반도체 패키지의 제조공정이 단순화 됨과 아울러 생산성이 향상되어 생산비를 절감할 수 있는 효과를 기대할 수 있는 것이다.

Claims (1)

  1. 외부의 회로단자와 전기적으로 연결할 수 있는 솔더볼을 형성하는 솔더볼형성부와 반도체 칩의 패드와 전기적으로 연결됨과 아울러 상기 솔더볼과 같이 외부의 회로단자와 전기적으로 연결되는 리드가 위치하는 개구부를 갖고 패턴이 형성된 수지필름에 수지를 도포하여 상기 개구부를 밀폐함과 아울러 그 개구부에 위치하는 리드에 도포된 수지를 제거하는 단계와, 상기 리드에 수지가 제거된 상기 수지필름에 완충제를 접착고정함과 아울러 그 완충제에 상기 반도체 칩을 접착고정하는 단계와, 그 반도체 칩의 패드와 상기 리드가 전기적으로 통할 수 있도록 연결리드로 연결하는 단계와, 그 연결리드에 의하여 상기 리드와 상기 반도체 칩의 패드가 연결된 상태에서 상기 수지필름에 몰드를 위치시켜 몰딩액을 그 몰드에 주입하여 상기 반도체 칩을 보호할 수 있는 몸체를 형성하는 단계와, 그 몸체가 형성된 상기 수지필름의 저부에 위치하는 솔더볼형성부에 솔더볼을 형성하는 단계로 만들어지는 것을 특징으로 하는 반도체 패키지의 제조방법.
KR1019970070073A 1997-12-17 1997-12-17 반도체 패키지의 제조방법 KR100244509B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970070073A KR100244509B1 (ko) 1997-12-17 1997-12-17 반도체 패키지의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970070073A KR100244509B1 (ko) 1997-12-17 1997-12-17 반도체 패키지의 제조방법

Publications (2)

Publication Number Publication Date
KR19990050882A KR19990050882A (ko) 1999-07-05
KR100244509B1 true KR100244509B1 (ko) 2000-02-01

Family

ID=19527729

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970070073A KR100244509B1 (ko) 1997-12-17 1997-12-17 반도체 패키지의 제조방법

Country Status (1)

Country Link
KR (1) KR100244509B1 (ko)

Also Published As

Publication number Publication date
KR19990050882A (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
US6395579B2 (en) Controlling packaging encapsulant leakage
US6870274B2 (en) Flash-preventing window ball grid array semiconductor package, method for fabricating the same, and chip carrier used in the semiconductor package
JPH11312712A (ja) 半導体装置及びその製造方法
JPH0783036B2 (ja) キヤリアテープ
JPH10284525A (ja) 半導体装置の製造方法
KR19980019024A (ko) 회로기판 및 그의 제조 방법(Circuit board and Method for making same)
KR100346671B1 (ko) 플라스틱성형타입반도체장치및그의제조방법
KR19990068199A (ko) 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법
US5923957A (en) Process for manufacturing a lead-on-chip semiconductor device package having a discontinuous adhesive layer formed from liquid adhesive
US6221697B1 (en) Chip scale package and manufacturing method thereof
KR100244509B1 (ko) 반도체 패키지의 제조방법
JPH0888292A (ja) 片面樹脂封止型半導体パッケージ並びに片面樹脂封止型半導体装置及びその製造方法
KR100197878B1 (ko) Bga 반도체 패키지
JPH0653266A (ja) 半導体装置
KR100221918B1 (ko) 칩 스케일 패키지
JP3073467B2 (ja) 樹脂封止型半導体装置
KR100248202B1 (ko) 칩 크기의 패키지 및 그의 형성방법
JP2007095964A (ja) 半導体装置の製造方法
KR200211272Y1 (ko) 칩 사이즈 패키지
KR100431315B1 (ko) 반도체패키지및그제조방법
KR19980019661A (ko) 홈이 형성된 인쇄회로기판을 이용한 COB(Chip On Board)패키지
JPH11297921A (ja) 半導体装置用フレームおよびその製造方法並びに半導体装置用フレームを用いた半導体装置の製造方法
KR100393093B1 (ko) 반도체패키지의 제조방법
KR20000014539U (ko) 반도체 패키지
JPH08186137A (ja) 半導体チップの樹脂封止方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071025

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee