JPH11297921A - 半導体装置用フレームおよびその製造方法並びに半導体装置用フレームを用いた半導体装置の製造方法 - Google Patents
半導体装置用フレームおよびその製造方法並びに半導体装置用フレームを用いた半導体装置の製造方法Info
- Publication number
- JPH11297921A JPH11297921A JP10103146A JP10314698A JPH11297921A JP H11297921 A JPH11297921 A JP H11297921A JP 10103146 A JP10103146 A JP 10103146A JP 10314698 A JP10314698 A JP 10314698A JP H11297921 A JPH11297921 A JP H11297921A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- pattern
- frame
- ring
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 トランスファモールドにより半導体素子を樹
脂封止する際に、モールド用金型により基板を型締めす
ることによる基板および基板と半導体素子との接合部へ
のダメージを防止できると共に、樹脂モールド部からモ
ールド樹脂の漏出を防止できる半導体装置用フレームお
よびこれを用いた半導体装置の製造方法を提供する。 【解決手段】 半導体素子１をモールド樹脂により包含
され樹脂モールド部８が形成される領域の外側に、この
領域を囲む用にリングパターン４を金属配線３と同時に
フレーム２上に形成し、モールド用金型６をリングパタ
ーン４と接触させて型締めし、トランスファモールドに
より樹脂モールド部８を形成し、その後樹脂モールド部
８の間際でフレーム２を切断し個片化処理することによ
り半導体装置を形成する。
脂封止する際に、モールド用金型により基板を型締めす
ることによる基板および基板と半導体素子との接合部へ
のダメージを防止できると共に、樹脂モールド部からモ
ールド樹脂の漏出を防止できる半導体装置用フレームお
よびこれを用いた半導体装置の製造方法を提供する。 【解決手段】 半導体素子１をモールド樹脂により包含
され樹脂モールド部８が形成される領域の外側に、この
領域を囲む用にリングパターン４を金属配線３と同時に
フレーム２上に形成し、モールド用金型６をリングパタ
ーン４と接触させて型締めし、トランスファモールドに
より樹脂モールド部８を形成し、その後樹脂モールド部
８の間際でフレーム２を切断し個片化処理することによ
り半導体装置を形成する。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置用フ
レーム、特にＢＧＡ（Ball Grid Array ）やＣＳＰ（Ch
ip Scale Package）等の片面樹脂封止型半導体パッケー
ジの基板として用いられる半導体装置用フレーム、およ
びその製造方法並びに半導体装置用フレームを用いた半
導体装置の製造方法に関するものである。
レーム、特にＢＧＡ（Ball Grid Array ）やＣＳＰ（Ch
ip Scale Package）等の片面樹脂封止型半導体パッケー
ジの基板として用いられる半導体装置用フレーム、およ
びその製造方法並びに半導体装置用フレームを用いた半
導体装置の製造方法に関するものである。
【０００２】
【従来の技術】ガラスエポキシ等の有機材料からなる基
板を用いた片面樹脂封止型半導体パッケージ（ＢＧＡ、
ＣＳＰ）では、基板の半導体素子搭載面をトランスファ
ーモールドにより片面樹脂封止する。樹脂封止する際に
は、モールド用金型により基板を型締めするが、基板の
クランプ部の周辺には型締め時のダメージが圧痕として
残る。圧痕とは、基板を構成するガラス繊維に沿った微
小クラックや微小な剥離によるもので、基板とモールド
用金型との接触面圧によっては、微小クラックや微小な
剥離は樹脂封止された半導体パッケージの内部において
も発生し、半導体パッケージの信頼性を低下させる原因
となる。これを防止するために、モールド用金型による
基板の型締め力を低減する、あるいはモールド用金型を
改造して基板とモールド用金型との接触面積を拡大する
ことにより、基板とモールド用金型の接触面圧を制御す
る方法が提案されている。
板を用いた片面樹脂封止型半導体パッケージ（ＢＧＡ、
ＣＳＰ）では、基板の半導体素子搭載面をトランスファ
ーモールドにより片面樹脂封止する。樹脂封止する際に
は、モールド用金型により基板を型締めするが、基板の
クランプ部の周辺には型締め時のダメージが圧痕として
残る。圧痕とは、基板を構成するガラス繊維に沿った微
小クラックや微小な剥離によるもので、基板とモールド
用金型との接触面圧によっては、微小クラックや微小な
剥離は樹脂封止された半導体パッケージの内部において
も発生し、半導体パッケージの信頼性を低下させる原因
となる。これを防止するために、モールド用金型による
基板の型締め力を低減する、あるいはモールド用金型を
改造して基板とモールド用金型との接触面積を拡大する
ことにより、基板とモールド用金型の接触面圧を制御す
る方法が提案されている。
【０００３】
【発明が解決しようとする課題】従来の片面樹脂封止型
半導体パッケージは以上のように構成されており、樹脂
封止する際に、モールド用金型により基板を型締めする
ことによる基板へのダメージを防止する目的で、モール
ド用金型による基板の型締め力を低減する、あるいはモ
ールド金型を改造して基板とモールド用金型の接触面積
を拡大することにより、基板とモールド用金型の接触面
圧を制御する方法が提案されているが、モールド用金型
による基板の型締め力を低減することによっては、樹脂
モールド部からモールド樹脂の漏出を生じさせ、また、
モールド用金型の改造はコスト高となるなどの問題があ
った。また、半導体素子が基板上にフリップチップボン
ドで搭載される半導体パッケージ（ＭＣＳＰ：Mold Chi
p Scale Package ）では、フリップチップボンド接合部
の間際をモールド用金型により型締めされるため、型締
めによる衝撃でフリップチップボンド接合部が破損する
という問題があった。
半導体パッケージは以上のように構成されており、樹脂
封止する際に、モールド用金型により基板を型締めする
ことによる基板へのダメージを防止する目的で、モール
ド用金型による基板の型締め力を低減する、あるいはモ
ールド金型を改造して基板とモールド用金型の接触面積
を拡大することにより、基板とモールド用金型の接触面
圧を制御する方法が提案されているが、モールド用金型
による基板の型締め力を低減することによっては、樹脂
モールド部からモールド樹脂の漏出を生じさせ、また、
モールド用金型の改造はコスト高となるなどの問題があ
った。また、半導体素子が基板上にフリップチップボン
ドで搭載される半導体パッケージ（ＭＣＳＰ：Mold Chi
p Scale Package ）では、フリップチップボンド接合部
の間際をモールド用金型により型締めされるため、型締
めによる衝撃でフリップチップボンド接合部が破損する
という問題があった。
【０００４】また、従来、樹脂封止する際にモールド用
金型により基板を型締めすることによるパターンの断線
やパターンの段差による樹脂モールド部からモールド樹
脂の漏出を防止する目的で、図１３に示すように、モー
ルド用金型によりクランプされるフレーム２上にソルダ
レジスト１７を塗布し、半導体素子１の電極と電気的に
接続される金属配線３を保護すると共に配線間の段差を
埋め込む方法が提案されているが、樹脂モールド部の外
周部間際を切断し個片化する半導体パッケージに対して
は適用できない。
金型により基板を型締めすることによるパターンの断線
やパターンの段差による樹脂モールド部からモールド樹
脂の漏出を防止する目的で、図１３に示すように、モー
ルド用金型によりクランプされるフレーム２上にソルダ
レジスト１７を塗布し、半導体素子１の電極と電気的に
接続される金属配線３を保護すると共に配線間の段差を
埋め込む方法が提案されているが、樹脂モールド部の外
周部間際を切断し個片化する半導体パッケージに対して
は適用できない。
【０００５】この発明は、上記のような問題を解決する
ためになされたもので、樹脂封止する際にモールド用金
型により基板を型締めすることによる基板および基板と
半導体素子との接合部へのダメージを防止できると共
に、樹脂モールド部からモールド樹脂の漏出を防止でき
る半導体装置用フレーム及びその製造方法を得ることを
目的とする。また、この半導体装置用フレームを用いた
半導体装置の製造方法を提供することを目的とする。
ためになされたもので、樹脂封止する際にモールド用金
型により基板を型締めすることによる基板および基板と
半導体素子との接合部へのダメージを防止できると共
に、樹脂モールド部からモールド樹脂の漏出を防止でき
る半導体装置用フレーム及びその製造方法を得ることを
目的とする。また、この半導体装置用フレームを用いた
半導体装置の製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】この発明に係わる半導体
装置用フレームは、トランスファモールドにより形成さ
れる片面樹脂封止型半導体パッケージの基板となる半導
体装置用フレームであり、半導体素子を搭載する配線部
と、半導体素子がモールド樹脂によりモールドされる領
域の外側に、この領域を囲むように形成されたリング状
パターンを備えたものである。また、モールド用金型に
設けられたキャビティ内にモールド樹脂を供給する流路
となるランナ部およびゲート部に対応する領域に、ゲー
トパターンがリング状パターンから延長して形成されて
いるものである。さらに、ゲートパターンは、リング状
パターンの内側および外側に直線状に形成されると共
に、上記リング状パターンの内側部分を上記リング状パ
ターンの外側部分より幅細に形成し、トランスファモー
ルド時にモールド用金型により押圧されないようにした
ものである。また、モールド用金型に設けられたキャビ
ティ内のエアを抜くためのエアベント部に対応する領域
に、エアベントパターンがリング状パターンから延長し
て形成されているものである。さらに、エアベントパタ
ーンは、トランスファモールド時にモールド用金型と接
触しない部分に、所定の抜きパターンが形成されている
ものである。また、リング状パターンには、少なくとも
一箇所以上に切れ目が形成されているものである。
装置用フレームは、トランスファモールドにより形成さ
れる片面樹脂封止型半導体パッケージの基板となる半導
体装置用フレームであり、半導体素子を搭載する配線部
と、半導体素子がモールド樹脂によりモールドされる領
域の外側に、この領域を囲むように形成されたリング状
パターンを備えたものである。また、モールド用金型に
設けられたキャビティ内にモールド樹脂を供給する流路
となるランナ部およびゲート部に対応する領域に、ゲー
トパターンがリング状パターンから延長して形成されて
いるものである。さらに、ゲートパターンは、リング状
パターンの内側および外側に直線状に形成されると共
に、上記リング状パターンの内側部分を上記リング状パ
ターンの外側部分より幅細に形成し、トランスファモー
ルド時にモールド用金型により押圧されないようにした
ものである。また、モールド用金型に設けられたキャビ
ティ内のエアを抜くためのエアベント部に対応する領域
に、エアベントパターンがリング状パターンから延長し
て形成されているものである。さらに、エアベントパタ
ーンは、トランスファモールド時にモールド用金型と接
触しない部分に、所定の抜きパターンが形成されている
ものである。また、リング状パターンには、少なくとも
一箇所以上に切れ目が形成されているものである。
【０００７】また、この発明に係る半導体装置の製造方
法は、上記のいずれかの半導体装置用フレームを形成す
る工程と、半導体装置用フレームに半導体素子を搭載す
ると共に、半導体装置用フレームの配線部と半導体素子
の電極を電気的に接続する工程と、半導体素子が搭載さ
れた半導体装置用フレームをモールド用金型内に配置
し、半導体装置用フレームに形成されたリング状パター
ン部をクランプしてトランスファモールドにより半導体
素子をモールドする工程と、半導体素子がモールドされ
た領域の外周部間際を切断し個片化する工程を含むもの
である。また、配線部およびリング状パターンは、同時
に形成されるものである。さらに、配線およびリング状
パターンの形成と同時にゲートパターン、エアベントパ
ターンが形成されるものである。
法は、上記のいずれかの半導体装置用フレームを形成す
る工程と、半導体装置用フレームに半導体素子を搭載す
ると共に、半導体装置用フレームの配線部と半導体素子
の電極を電気的に接続する工程と、半導体素子が搭載さ
れた半導体装置用フレームをモールド用金型内に配置
し、半導体装置用フレームに形成されたリング状パター
ン部をクランプしてトランスファモールドにより半導体
素子をモールドする工程と、半導体素子がモールドされ
た領域の外周部間際を切断し個片化する工程を含むもの
である。また、配線部およびリング状パターンは、同時
に形成されるものである。さらに、配線およびリング状
パターンの形成と同時にゲートパターン、エアベントパ
ターンが形成されるものである。
【０００８】
【発明の実施の形態】実施の形態１．以下、この発明の
一実施の形態である半導体装置用フレームおよびこれを
用いた半導体装置の製造方法を図について説明する。図
１は本発明の実施の形態１による半導体装置用フレーム
がモールド用金型により型締めされている状態を示す断
面図、図２は実施の形態１によるモールド後の半導体装
置用フレームを示す平面図、図３は実施の形態１によっ
て形成された半導体装置を示す断面図である。図におい
て、１は半導体素子、２はフレームで、金属配線３が形
成され半導体素子１が搭載される回路基板部とこの回路
基板部を支持する枠部から構成される。４は半導体素子
１がモールド樹脂により包含され樹脂モールド部８が形
成される領域の外側に、この領域を囲むように形成され
たリング状のリングパターン、５はフレーム２に形成さ
れた配線３と半導体素子１の電極（図示せず）を電気的
に接続するバンプ、６は上金型６ａおよび下金型６ｂか
らなるモールド用金型、７はモールド樹脂が充填される
キャビティで、片面樹脂封止型半導体パッケージでは一
方の金型（本実施の形態では上金型６ａ）にのみ設けら
れている。９は外部電極（半田ボール）である。
一実施の形態である半導体装置用フレームおよびこれを
用いた半導体装置の製造方法を図について説明する。図
１は本発明の実施の形態１による半導体装置用フレーム
がモールド用金型により型締めされている状態を示す断
面図、図２は実施の形態１によるモールド後の半導体装
置用フレームを示す平面図、図３は実施の形態１によっ
て形成された半導体装置を示す断面図である。図におい
て、１は半導体素子、２はフレームで、金属配線３が形
成され半導体素子１が搭載される回路基板部とこの回路
基板部を支持する枠部から構成される。４は半導体素子
１がモールド樹脂により包含され樹脂モールド部８が形
成される領域の外側に、この領域を囲むように形成され
たリング状のリングパターン、５はフレーム２に形成さ
れた配線３と半導体素子１の電極（図示せず）を電気的
に接続するバンプ、６は上金型６ａおよび下金型６ｂか
らなるモールド用金型、７はモールド樹脂が充填される
キャビティで、片面樹脂封止型半導体パッケージでは一
方の金型（本実施の形態では上金型６ａ）にのみ設けら
れている。９は外部電極（半田ボール）である。
【０００９】次に、本実施の形態による半導体装置用フ
レームを用いた半導体装置の製造方法について説明す
る。まず、フレーム２の表面に金属配線３およびリング
パターン４を同時に形成する。なお、フレーム２には半
導体素子１と電気的に接続される金属配線３等からなる
回路部が複数個連設されている。次に、金属配線３が形
成されたフレーム２上に半導体素子１を搭載し、バンプ
５により半導体素子１の電極（図示せず）とフレーム２
上の金属配線３を電気的に接続する。なお、半導体素子
１の電極（図示せず）とフレーム２上の金属配線３をワ
イヤボンドを用いて接続してもよい。次に、半導体素子
１が搭載されたフレーム２をモールド用金型６のキャビ
ティ７内に配置し、上金型６ａと下金型６ｂを閉じてフ
レーム２をモールド用金型６により型締めする。このと
き、上金型６ａはリングパターン４と接触してキャビテ
ィ７内の気密性が保持される（図１）。
レームを用いた半導体装置の製造方法について説明す
る。まず、フレーム２の表面に金属配線３およびリング
パターン４を同時に形成する。なお、フレーム２には半
導体素子１と電気的に接続される金属配線３等からなる
回路部が複数個連設されている。次に、金属配線３が形
成されたフレーム２上に半導体素子１を搭載し、バンプ
５により半導体素子１の電極（図示せず）とフレーム２
上の金属配線３を電気的に接続する。なお、半導体素子
１の電極（図示せず）とフレーム２上の金属配線３をワ
イヤボンドを用いて接続してもよい。次に、半導体素子
１が搭載されたフレーム２をモールド用金型６のキャビ
ティ７内に配置し、上金型６ａと下金型６ｂを閉じてフ
レーム２をモールド用金型６により型締めする。このと
き、上金型６ａはリングパターン４と接触してキャビテ
ィ７内の気密性が保持される（図１）。
【００１０】次に、キャビティ７内にモールド樹脂を注
入して硬化させる。このとき、上金型６ａのキャビティ
７内にモールド樹脂を充填することにより形成された樹
脂モールド部８とリングパターン４の間の領域には、リ
ングパターン４を構成する金属層の厚み分の樹脂バリが
形成される。また、キャビティ７内にモールド樹脂を注
入するためのランナ部（図示せず）等に充填された不要
なモールド樹脂は、ゲートブレークによって除去され
る。モールド完了後、フレーム２の半導体素子１が搭載
され樹脂モールドされた面と反対側の面に外部電極（半
田ボール）９を形成する。次に、樹脂モールド部８の外
周部より約０．１ｍｍ外側の部分でフレーム２を切断し
個片化処理することにより半導体装置を形成する（図
３）。このとき、リングパターン４および樹脂モールド
部８とリングパターン４の間の領域に形成された樹脂バ
リは除去される。
入して硬化させる。このとき、上金型６ａのキャビティ
７内にモールド樹脂を充填することにより形成された樹
脂モールド部８とリングパターン４の間の領域には、リ
ングパターン４を構成する金属層の厚み分の樹脂バリが
形成される。また、キャビティ７内にモールド樹脂を注
入するためのランナ部（図示せず）等に充填された不要
なモールド樹脂は、ゲートブレークによって除去され
る。モールド完了後、フレーム２の半導体素子１が搭載
され樹脂モールドされた面と反対側の面に外部電極（半
田ボール）９を形成する。次に、樹脂モールド部８の外
周部より約０．１ｍｍ外側の部分でフレーム２を切断し
個片化処理することにより半導体装置を形成する（図
３）。このとき、リングパターン４および樹脂モールド
部８とリングパターン４の間の領域に形成された樹脂バ
リは除去される。
【００１１】この発明によれば、半導体素子１がモール
ド樹脂により包含され樹脂モールド部８が形成される領
域の外側に、この領域を囲むようにリングパターン４を
フレーム２上に形成し、モールド用金型６をリングパタ
ーン４と接触させて型締めすることにより、フレーム２
とモールド用金型６との接触面圧は、リングパターン４
のパターン幅を変更するだけで制御でき、モールド用金
型６によるフレーム２へのダメージを防止できると共
に、樹脂モールド時の樹脂漏れを防止することができ
る。また、従来はＣＳＰ構造の半導体装置では、半導体
素子とフレームの接合部の近くをモールド用金型により
型締めしていたが、本実施の形態による半導体装置用フ
レームでは、モールド用金型により型締めされるのは、
樹脂モールド部８から離れた位置に設けられたリングパ
ターン４であるため、モールド用金型６の型締めによる
半導体素子１とフレーム２との接合部への悪影響を防止
できる。
ド樹脂により包含され樹脂モールド部８が形成される領
域の外側に、この領域を囲むようにリングパターン４を
フレーム２上に形成し、モールド用金型６をリングパタ
ーン４と接触させて型締めすることにより、フレーム２
とモールド用金型６との接触面圧は、リングパターン４
のパターン幅を変更するだけで制御でき、モールド用金
型６によるフレーム２へのダメージを防止できると共
に、樹脂モールド時の樹脂漏れを防止することができ
る。また、従来はＣＳＰ構造の半導体装置では、半導体
素子とフレームの接合部の近くをモールド用金型により
型締めしていたが、本実施の形態による半導体装置用フ
レームでは、モールド用金型により型締めされるのは、
樹脂モールド部８から離れた位置に設けられたリングパ
ターン４であるため、モールド用金型６の型締めによる
半導体素子１とフレーム２との接合部への悪影響を防止
できる。
【００１２】実施の形態２．図４はこの発明の実施の形
態２によるモールド後の半導体装置用フレームを示す平
面図である。図において、１１はモールド用金型に設け
られたキャビティ内にモールド樹脂を注入するためのラ
ンナ部およびゲート部に対応する領域のフレーム２上に
形成されたゲートパターンで、ゲートパターン１１の形
成は、フレーム２の表面に半導体素子と電気的に接続さ
れる金属配線およびリングパターン４の形成と同時に行
われる。なお、その他の構成および本実施の形態による
半導体装置用フレームを用いた半導体装置の製造方法
は、実施の形態１と同様であるので説明を省略する。ま
た、ゲートパターン１１の表面層には、樹脂モールド後
のゲートブレークを容易にするために、金等のモールド
樹脂と密着性の低い金属めっきを施すことが望ましい。
また、ゲートパターン１１の樹脂モールド部８側の先端
は、樹脂モールド部８と接する位置まで形成することが
好ましい。
態２によるモールド後の半導体装置用フレームを示す平
面図である。図において、１１はモールド用金型に設け
られたキャビティ内にモールド樹脂を注入するためのラ
ンナ部およびゲート部に対応する領域のフレーム２上に
形成されたゲートパターンで、ゲートパターン１１の形
成は、フレーム２の表面に半導体素子と電気的に接続さ
れる金属配線およびリングパターン４の形成と同時に行
われる。なお、その他の構成および本実施の形態による
半導体装置用フレームを用いた半導体装置の製造方法
は、実施の形態１と同様であるので説明を省略する。ま
た、ゲートパターン１１の表面層には、樹脂モールド後
のゲートブレークを容易にするために、金等のモールド
樹脂と密着性の低い金属めっきを施すことが望ましい。
また、ゲートパターン１１の樹脂モールド部８側の先端
は、樹脂モールド部８と接する位置まで形成することが
好ましい。
【００１３】本実施の形態によればリングパターン４と
同時にゲートパターン１１を形成することにより、リン
グパターン４とゲートパターン１１は同一平面となり、
簡単な構造を有するモールド用金型を用いた場合でも、
モールド用金型はリングパターン４およびゲートパター
ン１１と接触するため、ランナ部における樹脂漏れを防
止することができる。
同時にゲートパターン１１を形成することにより、リン
グパターン４とゲートパターン１１は同一平面となり、
簡単な構造を有するモールド用金型を用いた場合でも、
モールド用金型はリングパターン４およびゲートパター
ン１１と接触するため、ランナ部における樹脂漏れを防
止することができる。
【００１４】実施の形態３．図５はこの発明の実施の形
態３によるモールド後の半導体装置用フレームを示す要
部平面図、図６は図５のＡ−Ａ線に沿った部分の半導体
装置用フレームがモールド用金型により型締めされてい
る状態を示す断面図、図７は図５のＢ−Ｂ線に沿った部
分の半導体装置用フレームがモールド用金型により型締
めされている状態を示す断面図、図８は図５のＣ−Ｃ線
に沿った部分の半導体装置用フレームがモールド用金型
により型締めされている状態を示す断面図である。図に
おいて、１２ａはゲートパターン１１のリングパターン
４より内側（樹脂モールド部８側）に形成されたゲート
パターン内側部分、１２ｂはゲートパターン１１のリン
グパターン４より外側に形成されたゲートパターン外側
部分、１３はモールド用金型に設けられたキャビティ内
にモールド樹脂を注入するためのランナ部、１３ａはラ
ンナ部のエッジに形成された削り込み部で、深さは約１
０μｍである。なお、その他の構成および本実施の形態
による半導体装置用フレームを用いた半導体装置の製造
方法は、実施の形態２と同様であるので説明を省略す
る。
態３によるモールド後の半導体装置用フレームを示す要
部平面図、図６は図５のＡ−Ａ線に沿った部分の半導体
装置用フレームがモールド用金型により型締めされてい
る状態を示す断面図、図７は図５のＢ−Ｂ線に沿った部
分の半導体装置用フレームがモールド用金型により型締
めされている状態を示す断面図、図８は図５のＣ−Ｃ線
に沿った部分の半導体装置用フレームがモールド用金型
により型締めされている状態を示す断面図である。図に
おいて、１２ａはゲートパターン１１のリングパターン
４より内側（樹脂モールド部８側）に形成されたゲート
パターン内側部分、１２ｂはゲートパターン１１のリン
グパターン４より外側に形成されたゲートパターン外側
部分、１３はモールド用金型に設けられたキャビティ内
にモールド樹脂を注入するためのランナ部、１３ａはラ
ンナ部のエッジに形成された削り込み部で、深さは約１
０μｍである。なお、その他の構成および本実施の形態
による半導体装置用フレームを用いた半導体装置の製造
方法は、実施の形態２と同様であるので説明を省略す
る。
【００１５】ゲートパターン内側部分１２ａの幅は、削
り込み部１３ａを含まないランナ部１３の幅より広くす
ると共に、削り込み部１３ａを含めたランナ部１３の幅
より狭く形成する。また、ゲートパターン外側部分１２
ｂの幅は、削り込み部１３ａを含めたランナ部１３の幅
より広く形成する。
り込み部１３ａを含まないランナ部１３の幅より広くす
ると共に、削り込み部１３ａを含めたランナ部１３の幅
より狭く形成する。また、ゲートパターン外側部分１２
ｂの幅は、削り込み部１３ａを含めたランナ部１３の幅
より広く形成する。
【００１６】本実施の形態によれば、実施の形態２と同
様の効果が得られると共に、樹脂モールド部８近傍に形
成されるゲートパターン内側部分１２ａの幅を削り込み
部１３ａを含めたランナ部１３の幅より狭く形成するこ
とにより、ゲートパターン内側部分１２ａは、モールド
用金型６による型締め時に上金型６ａにより型締めされ
ないため、樹脂モールド部８近傍に位置する半導体素子
１とフレーム２の接合部にダメージを与えない。
様の効果が得られると共に、樹脂モールド部８近傍に形
成されるゲートパターン内側部分１２ａの幅を削り込み
部１３ａを含めたランナ部１３の幅より狭く形成するこ
とにより、ゲートパターン内側部分１２ａは、モールド
用金型６による型締め時に上金型６ａにより型締めされ
ないため、樹脂モールド部８近傍に位置する半導体素子
１とフレーム２の接合部にダメージを与えない。
【００１７】実施の形態４．図９はこの発明の実施の形
態４によるモールド後の半導体装置用フレームを示す平
面図である。図において、１５はモールド用金型に設け
られたエアベント部に対応する領域のフレーム２上に形
成されたエアベントパターンで、エアベントパターン１
５の形成は、フレーム２の表面に半導体素子と電気的に
接続される金属配線およびリングパターン４の形成と同
時に行われる。なお、その他の構成および本実施の形態
による半導体装置用フレームを用いた半導体装置の製造
方法は、実施の形態１〜実施の形態３のいずれかと同様
であるので説明を省略する。
態４によるモールド後の半導体装置用フレームを示す平
面図である。図において、１５はモールド用金型に設け
られたエアベント部に対応する領域のフレーム２上に形
成されたエアベントパターンで、エアベントパターン１
５の形成は、フレーム２の表面に半導体素子と電気的に
接続される金属配線およびリングパターン４の形成と同
時に行われる。なお、その他の構成および本実施の形態
による半導体装置用フレームを用いた半導体装置の製造
方法は、実施の形態１〜実施の形態３のいずれかと同様
であるので説明を省略する。
【００１８】本実施の形態によればリングパターン４お
よびゲートパターン１１と同時にエアベントパターン１
５を形成することにより、リングパターン４とエアベン
トパターン１５は同一平面となり、簡単な構造を有する
モールド用金型を用いた場合でも、モールド用金型はリ
ングパターン４およびエアベントパターン１５と接触す
るため、エアベント部における樹脂漏れを防止すること
ができる。
よびゲートパターン１１と同時にエアベントパターン１
５を形成することにより、リングパターン４とエアベン
トパターン１５は同一平面となり、簡単な構造を有する
モールド用金型を用いた場合でも、モールド用金型はリ
ングパターン４およびエアベントパターン１５と接触す
るため、エアベント部における樹脂漏れを防止すること
ができる。
【００１９】実施の形態５．実施の形態４ではフレーム
２の表面に形成されるエアベントパターン１５を金属膜
によるベタパターンとしたが、図１０または図１１に示
すように、エアベント外周部のモールド用金型により型
締めされる部分のフレーム２上にのみベタパターン１５
ａを形成し、エアベント部に対応する領域には所定の形
状の抜きパターン１５ｂまたは１５ｃを金属膜に形成し
てもよい。本実施の形態によれば、実施の形態４と同様
の効果が得られると共に、エアベント領域の拡大および
樹脂溜まりとして用いることができる。また、エアベン
トの樹脂バリを確実にフレーム側へ密着させ、金型上に
残さないようにできる。
２の表面に形成されるエアベントパターン１５を金属膜
によるベタパターンとしたが、図１０または図１１に示
すように、エアベント外周部のモールド用金型により型
締めされる部分のフレーム２上にのみベタパターン１５
ａを形成し、エアベント部に対応する領域には所定の形
状の抜きパターン１５ｂまたは１５ｃを金属膜に形成し
てもよい。本実施の形態によれば、実施の形態４と同様
の効果が得られると共に、エアベント領域の拡大および
樹脂溜まりとして用いることができる。また、エアベン
トの樹脂バリを確実にフレーム側へ密着させ、金型上に
残さないようにできる。
【００２０】実施の形態６．図１２はこの発明の実施の
形態６によるモールド後の半導体装置用フレームを示す
平面図である。図において、４ａはリングパターン４の
一箇所以上に設けられたリングパターン４の切れ目であ
る。なお、その他の構成および本実施の形態による半導
体装置用フレームを用いた半導体装置の製造方法は、実
施の形態１〜実施の形態５のいずれかと同様であるので
説明を省略する。本実施の形態によれば、リングパター
ン４に設けられた切れ目４ａはエアベントの機能を有
し、キャビティ内にモールド樹脂を充填する際に、キャ
ビティ内の空気を効率よく外部に排気して、樹脂モール
ド部８の表面ボイドや内部ボイドの発生を防止できる。
形態６によるモールド後の半導体装置用フレームを示す
平面図である。図において、４ａはリングパターン４の
一箇所以上に設けられたリングパターン４の切れ目であ
る。なお、その他の構成および本実施の形態による半導
体装置用フレームを用いた半導体装置の製造方法は、実
施の形態１〜実施の形態５のいずれかと同様であるので
説明を省略する。本実施の形態によれば、リングパター
ン４に設けられた切れ目４ａはエアベントの機能を有
し、キャビティ内にモールド樹脂を充填する際に、キャ
ビティ内の空気を効率よく外部に排気して、樹脂モール
ド部８の表面ボイドや内部ボイドの発生を防止できる。
【００２１】
【発明の効果】以上のように、この発明によれば、トラ
ンスファモールドにより形成される片面樹脂封止型半導
体パッケージの基板となる半導体装置用フレームにおい
て、半導体素子がモールド樹脂によりモールドされる領
域の外側に、この領域を囲むようにリング状のパターン
を形成し、モールド用金型をリング状のパターンと接触
させて型締めすることにより、フレームとモールド用金
型との接触面圧は、リング状パターンのパターン幅を変
更するだけで制御でき、モールド用金型によるフレーム
へのダメージを防止できると共に、樹脂モールド時の樹
脂漏れを防止することができる。さらに、ＣＳＰ構造の
半導体装置形成においても、モールド用金型により押圧
される部分は樹脂モールド部（半導体パッケージ部）か
ら離れた位置に設けられたリング状のパターン部である
ため、モールド用金型の型締めによる半導体素子とフレ
ームとの接合部への悪影響を防止できる。
ンスファモールドにより形成される片面樹脂封止型半導
体パッケージの基板となる半導体装置用フレームにおい
て、半導体素子がモールド樹脂によりモールドされる領
域の外側に、この領域を囲むようにリング状のパターン
を形成し、モールド用金型をリング状のパターンと接触
させて型締めすることにより、フレームとモールド用金
型との接触面圧は、リング状パターンのパターン幅を変
更するだけで制御でき、モールド用金型によるフレーム
へのダメージを防止できると共に、樹脂モールド時の樹
脂漏れを防止することができる。さらに、ＣＳＰ構造の
半導体装置形成においても、モールド用金型により押圧
される部分は樹脂モールド部（半導体パッケージ部）か
ら離れた位置に設けられたリング状のパターン部である
ため、モールド用金型の型締めによる半導体素子とフレ
ームとの接合部への悪影響を防止できる。
【００２２】また、この発明によれば、モールド用金型
に設けられたキャビティ内にモールド樹脂を供給する流
路となるランナ部およびゲート部に対応する領域に、ゲ
ートパターンをリング状パターンから延長して形成する
ことにより、ランナ部におけるモールド樹脂の漏出を防
止することができる。また、この発明によれば、樹脂モ
ールド部近傍に形成されたゲートパターン部はトランス
ファモールド時にモールド用金型により押圧されないた
め、モールド用金型の型締めによる半導体素子とフレー
ムとの接合部への悪影響を防止できる。
に設けられたキャビティ内にモールド樹脂を供給する流
路となるランナ部およびゲート部に対応する領域に、ゲ
ートパターンをリング状パターンから延長して形成する
ことにより、ランナ部におけるモールド樹脂の漏出を防
止することができる。また、この発明によれば、樹脂モ
ールド部近傍に形成されたゲートパターン部はトランス
ファモールド時にモールド用金型により押圧されないた
め、モールド用金型の型締めによる半導体素子とフレー
ムとの接合部への悪影響を防止できる。
【００２３】また、この発明によれば、モールド用金型
に設けられたキャビティ内のエアを抜くためのエアベン
ト部に対応する領域に、エアベントパターンをリング状
パターンから延長して形成することにより、エアベント
部におけるモールド樹脂の漏出を防止することができ
る。また、この発明によれば、エアベントパターンの内
部にパターンの抜きパターンを形成することにより、エ
アベント領域を拡大および樹脂溜まりとして用いること
ができる。また、エアベントの樹脂バリを確実にフレー
ム側へ密着させ、金型上に残さないようにできる。
に設けられたキャビティ内のエアを抜くためのエアベン
ト部に対応する領域に、エアベントパターンをリング状
パターンから延長して形成することにより、エアベント
部におけるモールド樹脂の漏出を防止することができ
る。また、この発明によれば、エアベントパターンの内
部にパターンの抜きパターンを形成することにより、エ
アベント領域を拡大および樹脂溜まりとして用いること
ができる。また、エアベントの樹脂バリを確実にフレー
ム側へ密着させ、金型上に残さないようにできる。
【００２４】また、この発明によれば、リング状パター
ンに切れ目を形成することによりエアベントの機能を付
与し、キャビティ内の空気を効率よく外部に排気して、
半導体パッケージの表面ボイドや内部ボイドの発生を防
止できる。
ンに切れ目を形成することによりエアベントの機能を付
与し、キャビティ内の空気を効率よく外部に排気して、
半導体パッケージの表面ボイドや内部ボイドの発生を防
止できる。
【００２５】また、この発明によれば、リングパターン
とゲートパターンとを同時に形成するため、両者を同一
平面とすることができ、従って簡単な構造を有するモー
ルド金型を用いた場合でも、モールド用金型はリングパ
ターン及びゲートパターンと十分に接触し、ランナ部に
おける樹脂漏れを防止することができる。
とゲートパターンとを同時に形成するため、両者を同一
平面とすることができ、従って簡単な構造を有するモー
ルド金型を用いた場合でも、モールド用金型はリングパ
ターン及びゲートパターンと十分に接触し、ランナ部に
おける樹脂漏れを防止することができる。
【図１】 この発明の実施の形態１による半導体装置用
フレームがモールド用金型により型締めされている状態
を示す断面図である。
フレームがモールド用金型により型締めされている状態
を示す断面図である。
【図２】 この発明の実施の形態１によるモールド後の
半導体装置用フレームを示す平面図である。
半導体装置用フレームを示す平面図である。
【図３】 この発明によって形成された半導体装置を示
す断面図である。
す断面図である。
【図４】 この発明の実施の形態２によるモールド後の
半導体装置用フレームを示す平面図である。
半導体装置用フレームを示す平面図である。
【図５】 この発明の実施の形態３によるモールド後の
半導体装置用フレームのゲートパターン部を示す平面図
である。
半導体装置用フレームのゲートパターン部を示す平面図
である。
【図６】 この発明の実施の形態３による半導体装置用
フレームがモールド用金型により型締めされている状態
を示す断面図である。
フレームがモールド用金型により型締めされている状態
を示す断面図である。
【図７】 この発明の実施の形態３による半導体装置用
フレームがモールド用金型により型締めされている状態
を示す断面図である。
フレームがモールド用金型により型締めされている状態
を示す断面図である。
【図８】 この発明の実施の形態３による半導体装置用
フレームがモールド用金型により型締めされている状態
を示す断面図である。
フレームがモールド用金型により型締めされている状態
を示す断面図である。
【図９】 この発明の実施の形態４によるモールド後の
半導体装置用フレームを示す平面図である。
半導体装置用フレームを示す平面図である。
【図１０】 この発明の実施の形態５によるモールド後
の半導体装置用フレームのエアベントパターン部を示す
平面図である。
の半導体装置用フレームのエアベントパターン部を示す
平面図である。
【図１１】 この発明の実施の形態５によるモールド後
の半導体装置用フレームの他のエアベントパターン部を
示す平面図である。
の半導体装置用フレームの他のエアベントパターン部を
示す平面図である。
【図１２】 この発明の実施の形態６によるモールド後
の半導体装置用フレームを示す平面図である。
の半導体装置用フレームを示す平面図である。
【図１３】 従来のこの種半導体装置を示す断面図であ
る。
る。
１ 半導体素子、２ フレーム、３ 金属配線、４ リ
ングパターン、４ａ 切れ目、５ バンプ、６ モール
ド用金型、６ａ 上金型、６ｂ 下金型、７ キャビテ
ィ、８ 樹脂モールド部、９ 外部電極（半田ボー
ル）、１１ ゲートパターン、１２ａ ゲートパターン
内側部分、１２ｂ ゲートパターン外側部分、１３ ラ
ンナ部、１５ エアベントパターン。
ングパターン、４ａ 切れ目、５ バンプ、６ モール
ド用金型、６ａ 上金型、６ｂ 下金型、７ キャビテ
ィ、８ 樹脂モールド部、９ 外部電極（半田ボー
ル）、１１ ゲートパターン、１２ａ ゲートパターン
内側部分、１２ｂ ゲートパターン外側部分、１３ ラ
ンナ部、１５ エアベントパターン。
Claims (10)
- 【請求項１】 トランスファモールドにより形成される
片面樹脂封止型半導体パッケージの基板となる半導体装
置用フレームにおいて、 半導体素子を搭載する配線部と、 上記半導体素子がモールド樹脂によりモールドされる領
域の外側に、上記領域を囲むように形成されたリング状
パターンを備えたことを特徴とする半導体装置用フレー
ム。 - 【請求項２】 モールド用金型に設けられたキャビティ
内にモールド樹脂を供給する流路となるランナ部および
ゲート部に対応する領域に、ゲートパターンがリング状
パターンから延長して形成されていることを特徴とする
請求項１記載の半導体装置用フレーム。 - 【請求項３】 ゲートパターンは、リング状パターンの
内側および外側に直線状に形成されると共に、上記リン
グ状パターンの内側部分を上記リング状パターンの外側
部分より幅細に形成し、トランスファモールド時にモー
ルド用金型により押圧されないようにしたことを特徴と
する請求項２記載の半導体装置用フレーム。 - 【請求項４】 モールド用金型に設けられたキャビティ
内のエアを抜くためのエアベント部に対応する領域に、
エアベントパターンがリング状パターンから延長して形
成されていることを特徴とする請求項１〜３のいずれか
一項記載の半導体装置用フレーム。 - 【請求項５】 エアベントパターンは、トランスファモ
ールド時にモールド用金型と接触しない部分に、所定の
抜きパターンが形成されていることを特徴とする請求項
４記載の半導体装置用フレーム。 - 【請求項６】 リング状パターンには、少なくとも一箇
所以上に切れ目が形成されていることを特徴とする請求
項１〜５のいずれか一項記載の半導体装置用フレーム。 - 【請求項７】 請求項１〜請求項６のいずれか一項記載
の半導体装置用フレームを形成する工程と、 上記半導体装置用フレームに半導体素子を搭載すると共
に、上記半導体装置用フレームの配線部と上記半導体素
子の電極を電気的に接続する工程と、 上記半導体素子が搭載された半導体装置用フレームをモ
ールド用金型内に配置し、半導体装置用フレームに形成
されたリング状パターン部をクランプしてトランスファ
モールドにより上記半導体素子をモールドする工程と、 上記半導体素子がモールドされた領域の外周部間際を切
断し個片化する工程を含むことを特徴とする半導体装置
の製造方法。 - 【請求項８】 トランスファモールドにより形成される
片面樹脂封止型半導体パッケージの基板となる半導体装
置用フレームに、 半導体素子を搭載する配線部と、 上記半導体素子がモールド樹脂によりモールドされる領
域の外側に、上記領域を囲むように形成するリング状パ
ターンとを同時に形成することを特徴とする半導体装置
用フレームの製造方法。 - 【請求項９】 モールド用金型に設けられたキャビティ
内にモールド樹脂を供給する流路となるランナ部および
ゲート部に対応する領域にリング状パターンから延長し
て形成するゲートパターンを配線部及びリング状パター
ンと同時に形成するようにしたことを特徴とする請求項
８記載の半導体装置用フレームの製造方法。 - 【請求項１０】 モールド用金型に設けられたキャビテ
ィ内のエアを抜くためのエアベント部に対応する領域
に、リング状パターンから延長して形成するエアベント
パターンを配線部及びリング状パターンと同時に形成す
るようにしたことを特徴とする請求項８記載の半導体装
置用フレームの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10103146A JPH11297921A (ja) | 1998-04-14 | 1998-04-14 | 半導体装置用フレームおよびその製造方法並びに半導体装置用フレームを用いた半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10103146A JPH11297921A (ja) | 1998-04-14 | 1998-04-14 | 半導体装置用フレームおよびその製造方法並びに半導体装置用フレームを用いた半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11297921A true JPH11297921A (ja) | 1999-10-29 |
Family
ID=14346382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10103146A Pending JPH11297921A (ja) | 1998-04-14 | 1998-04-14 | 半導体装置用フレームおよびその製造方法並びに半導体装置用フレームを用いた半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11297921A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002059959A1 (fr) * | 2001-01-26 | 2002-08-01 | Stmicroelectronics Sa | Substrat support de puce a circuits integres adapte pour etre place dans un moule |
| JP2008060160A (ja) * | 2006-08-29 | 2008-03-13 | Shinko Electric Ind Co Ltd | 樹脂封止型半導体装置の製造方法 |
| JP2015012061A (ja) * | 2013-06-27 | 2015-01-19 | 株式会社デンソー | 電子装置およびその電子装置の製造方法 |
-
1998
- 1998-04-14 JP JP10103146A patent/JPH11297921A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002059959A1 (fr) * | 2001-01-26 | 2002-08-01 | Stmicroelectronics Sa | Substrat support de puce a circuits integres adapte pour etre place dans un moule |
| FR2820240A1 (fr) * | 2001-01-26 | 2002-08-02 | St Microelectronics Sa | Substrat support de puce a circuits integres adapte pour etre place dans un moule |
| JP2008060160A (ja) * | 2006-08-29 | 2008-03-13 | Shinko Electric Ind Co Ltd | 樹脂封止型半導体装置の製造方法 |
| JP2015012061A (ja) * | 2013-06-27 | 2015-01-19 | 株式会社デンソー | 電子装置およびその電子装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100703830B1 (ko) | 수지밀봉형 반도체장치의 제조방법 | |
| JP2000323623A (ja) | 半導体装置 | |
| JP2005183794A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2000058711A (ja) | Ｃｓｐのｂｇａ構造を備えた半導体パッケージ | |
| JPH10284525A (ja) | 半導体装置の製造方法 | |
| US20070262462A1 (en) | Manufacturing method of resin-molding type semiconductor device, and wiring board therefor | |
| JP2002110718A (ja) | 半導体装置の製造方法 | |
| JP2004528729A (ja) | 複数の半導体チップ、および配線ボードを有する樹脂パッケージ、ならびにこの樹脂パッケージを射出成形用金型によって製作する方法 | |
| KR19990068199A (ko) | 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법 | |
| US6246117B1 (en) | Semiconductor device comprised of a ball grid array and an insulating film with preformed land openings | |
| JP3274343B2 (ja) | 半導体装置 | |
| JPH11297921A (ja) | 半導体装置用フレームおよびその製造方法並びに半導体装置用フレームを用いた半導体装置の製造方法 | |
| US20020048851A1 (en) | Process for making a semiconductor package | |
| JP2000082759A (ja) | Ｂｇａ型半導体装置の製造方法、ｂｇａ型半導体装置用ｔａｂテ―プおよびｂｇａ型半導体装置 | |
| JPH0936155A (ja) | 半導体装置の製造方法 | |
| JP2003007956A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPH06342816A (ja) | 半導体装置及びその製造方法並びにそれらに用いるリードフレーム | |
| JPH09199639A (ja) | 半導体装置およびその成形方法 | |
| KR100406499B1 (ko) | 반도체패키지의 몰딩장비 및 이를 이용한 몰딩방법 | |
| KR100369396B1 (ko) | 회로기판 및 이를 이용한 반도체패키지의 제조방법 | |
| US20040169276A1 (en) | Method of packaging a semiconductor chip | |
| WO2020079743A1 (ja) | 電力用半導体装置及びその製造方法 | |
| JP2002237551A (ja) | 半導体装置 | |
| KR100328835B1 (ko) | 팬아웃 타입 μ-ＢＧＡ용 기판 및 팬아웃 타입 μ-ＢＧＡ 제조 방법 | |
| JP2003007924A (ja) | 樹脂封止型半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050411 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050411 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050411 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071101 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080304 |