FR2820240A1 - Substrat support de puce a circuits integres adapte pour etre place dans un moule - Google Patents

Substrat support de puce a circuits integres adapte pour etre place dans un moule Download PDF

Info

Publication number
FR2820240A1
FR2820240A1 FR0101096A FR0101096A FR2820240A1 FR 2820240 A1 FR2820240 A1 FR 2820240A1 FR 0101096 A FR0101096 A FR 0101096A FR 0101096 A FR0101096 A FR 0101096A FR 2820240 A1 FR2820240 A1 FR 2820240A1
Authority
FR
France
Prior art keywords
substrate
metal layer
chip
mounting
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0101096A
Other languages
English (en)
Other versions
FR2820240B1 (fr
Inventor
Christophe Prior
Laurent Herard
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to FR0101096A priority Critical patent/FR2820240B1/fr
Priority to US10/470,320 priority patent/US7288843B2/en
Priority to PCT/FR2002/000297 priority patent/WO2002059959A1/fr
Publication of FR2820240A1 publication Critical patent/FR2820240A1/fr
Application granted granted Critical
Publication of FR2820240B1 publication Critical patent/FR2820240B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

Substrat, en particulier un substrat multi-couches consituant un support de montage et de connexion électrique, présentant une face de montage (2) d'au moins une puce (3) de circuits intégrés et susceptible d'être placé, muni de cette puce, dans un moule d'injection (8) présentant deux parties prenant entre elles la périphérie du substrat et dont l'une détermine une cavité (15) de moulage d'une matière d'enrobage en vue d'encapsuler ladite puce et présente une face d'appui sur ladite face de montage dans laquelle est ménagé au moins un évidement (16) délimitant, au-dessus de ladite face de montage, une fente (17) constituant un évent d'évacuation des gaz. Sa face de montage précitée (2) présente une zone sur laquelle est prévue une couche extérieure de métal (6) placée de façon à s'étendre le long dudit évidement (16) et sur ladite face d'appui (12) de part et d'autre de cet évidement.

Description

<Desc/Clms Page number 1>
SUBSTRAT SUPPORT DE PUCE A CIRCUITS INTÉGRÉS
ADAPTÉ POUR ÊTRE PLACÉ DANS UN MOULE
La présente invention concerne un substrat, en particulier un substrat organique, destiné à porter au moins une puce de circuits intégrés et adapté pour être placé dans un moule d'injection de façon à encapsuler cette puce dans une matière d'enrobage pour constituer un boîtier.
Selon une technique connue, des rangées de puces sont montées sur un substrat commun afin d'être encapsulées dans un bloc de matière d'enrobage, l'ensemble étant ensuite scié de façon à constituer des boîtiers individuels renfermant chacun une puce.
Habituellement, les moules d'injection comprennent des évents réalisés sous la forme de fentes au-dessus de la face de montage des puces sur les substrats, qui servent à l'évacuation des gaz lors de l'opération d'injection de la matière d'enrobage. L'épaisseur de ces fentes est déterminée en fonction de la matière d'enrobage à injecter et plus particulièrement en fonction des dimensions des particules de charge de cette matière d'enrobage. La tendance consiste à prévoir des fentes dont l'épaisseur est de plus en plus réduite de telle sorte que l'évacuation des gaz lors de l'injection de la matière d'enrobage se fait de plus en plus avec difficulté, notamment lorsque la face de montage des substrats est recouverte d'un vernis.
La présente invention a pour but d'améliorer l'évacuation des gaz lors de l'opération d'injection de la matière d'enrobage tout en assurant une réduction de l'épaisseur des fentes d'évacuation des gaz.
Le substrat selon l'invention, en particulier un substrat organique multi-couches constituant un support de montage et de connexion électrique, présente une face de montage d'au moins une puce de circuits intégrés et est susceptible d'être placé, muni de cette puce, dans un moule d'injection présentant deux parties prenant entre
<Desc/Clms Page number 2>
elles la périphérie du substrat et dont l'une détermine une cavité de moulage d'une matière d'enrobage en vue d'encapsuler ladite puce et présente une face d'appui sur ladite face de montage dans laquelle est ménagé au moins un évidement délimitant une fente constituant un évent d'évacuation des gaz.
Selon l'invention, la face de montage du substrat précité présente une zone sur laquelle est prévue une couche extérieure de métal placée de façon à s'étendre le long dudit évidement et sur ladite face d'appui de part et d'autre de cet évidement.
Selon l'invention, ladite couche de métal constitue de préférence une bande qui s'étend de façon à au moins recouvrir complètement ledit évidement.
Selon l'invention, ladite couche de métal s'étend de préférence sans interruption.
Selon l'invention, ladite couche de métal peut être rapportée sur ladite zone.
Selon l'invention, ladite couche de métal pourrait aussi être intégrée sur ladite zone.
Selon l'invention, la face de montage du substrat peut avantageusement être recouverte d'une couche de vernis qui ne recouvre pas ladite couche de métal.
Selon l'invention, ladite couche extérieure de métal s'étend de préférence à l'extérieur de la zone couverte par ladite puce
Selon l'invention, ledit substrat est adapté pour le montage d'au moins une rangée de puces espacées et ladite couche extérieure de métal s'étend le long de cette rangée.
La présente invention sera mieux comprise à l'étude d'un substrat adapté pour être disposé dans un moule d'injection de façon à encapsuler des puces de circuits intégrés montées sur ce substrat, décrit à titre d'exemple non limitatif et illustré par le dessin sur lequel : - la figure 1 représente une vue de dessus d'un substrat selon la présente invention, muni de rangées de puces de circuits intégrés ;
<Desc/Clms Page number 3>
Figure img00030001

- la figure 2 représente une coupe partielle agrandie selon IlII, d'un bord du substrat de la figure 1 ; - la figure 3 représente une coupe transversale d'un moule d'injection adapté pour recevoir le substrat précité muni de puces ;
Figure img00030002

- et la figure 4 représente une coupe partielle longitudinale, selon IV-IV du moule d'injection de la figure 3.
En se reportant en particulier aux figures 1 et 2, on voit qu'on a représenté un substrat 1 en forme de plaque rectangulaire, en particulier un substrat organique se présentant sous la forme d'une bande multi-couches, qui comprend une face de montage 2 d'une multiplicité de puces ou pastilles de circuits intégrés 3.
Dans l'exemple représenté et de façon connue en soi, les puces 3 sont groupées de façon à former quatre paquets 4 espacés et répartis sur la longueur du substrat 1, chaque paquet comprenant une matrice de seize puces espacées réparties de façon à former des rangées longitudinales et des rangées transversales. Les puces 3 sont fixées sur la face de montage 2 par l'intermédiaire de billes métalliques 3a qui constituent en outre des connexions de ces puces à un réseau intégré de connexion du substrat 1 non représenté.
Entre son bord longitudinal 5 et la première rangée longitudinale de puces 3 placées à distance de ce bord, le substrat 1 présente, sur sa face de montage 2, quatre zones sur lesquelles sont prévues des couches extérieures 6 de métal qui forment des bandes rectangulaires longitudinales qui s'étendent, respectivement, approximativement sur la longueur des paquets 4 et à l'extérieur de la zone couverte par les puces 3.
Dans une variante de réalisation, les couches extérieures de métal 6 peuvent être rapportées sur la face de montage 6 avant la fixation des puces 3. Dans une autre variante, les bandes extérieures de métal 6 peuvent être réalisées lors du processus de fabrication du substrat multi-couches 1.
Comme le montre la figure 2, la face de montage 2 du substrat 1 est recouverte d'une couche 7 d'un vernis épargne d'anti-oxydation, ce vernis ne recouvrant pas la surface des couches extérieures de métal 6.
<Desc/Clms Page number 4>
En se reportant aux figures 3 et 4, on voit qu'on a représenté un moule d'injection 8 qui comprend une partie inférieure 9 et une partie supérieure 10 adaptées pour venir en appui l'une sur l'autre et qui présentent à cet effet des surfaces d'appui 11 et 12.
La partie inférieure 9 présente une cavité 13 qui est creusée dans sa face d'appui 11 et dimensionnée de manière à recevoir à plat le substrat 1 muni des puces 3, ces puces étant placées vers le haut et les couches extérieures de métal 6 du substrat 1 longeant un bord longitudinal 14 de cette cavité et étant tournées vers le haut.
La partie supérieure 10 du moule 8 présente, creusées dans sa face d'appui 12, quatre cavités plates 15 formées de telle sorte que, lorsque la partie supérieure 10 du moule 8 est amenée en appui sur sa partie inférieure 9, ces cavités 15 déterminent des chambres d'injection enveloppant à distance les paquets 4 de puces 3, la face d'appui 12 de la partie supérieure 10 du moule 1 prenant appui sur la zone périphérique de la face de montage 2 du substrat 1 et entre les paquets 4 de puces 3.
Sur son côté longitudinal correspondant aux couches extérieures de métal 6 du substrat 1, la face d'appui 12 de la partie supérieure 10 du moule 8 présente une multiplicité d'évidements 16 qui délimitent, au-dessus de la face de montage 2 du substrat 1, des fentes 17 constituant des évents d'évacuation des gaz qui sont ouverts, transversalement au substrat 1, d'une part dans les cavités 15 et d'autre part vers l'extérieur.
Plus précisément, les évidements 16 déterminant les fentes transversales 17 et les couches extérieures de métal 6 portées par le substrat 1 sont placés respectivement de telle sorte que ces couches s'étendent le long des évidements 16 et au moins les recouvrent et qu'elles s'étendent sur la face d'appui 15 de part et d'autre des fentes 17.
Avantageusement, les couches extérieures de métal 6 s'étendent légèrement dans les cavités 15 de telle sorte que si la couche 7 de vernis recouvrant la face de montage 2 du substrat 1 déborde légèrement sur la surface de ces couches extérieures de métal 6, cette couche de vernis 7 n'atteint pas les fentes 17.
<Desc/Clms Page number 5>
Sur son côté opposé à celui comportant les évidements 17, la face d'appui 12 de la partie supérieure 10 du moule 8 présente une multiplicité d'évidements 18 qui délimitent, au-dessus de la face de montage 2 du substrat 1, des fentes d'injection 19 ouvertes d'une part du côté des cavités 14 et reliées d'autre part à un dispositif d'injection de matière d'enrobage.
Il résulte de la description qui précède que, lorsqu'une matière d'enrobage est injectée dans les cavités 15 du moule 1 via les fentes d'injection 19, les gaz contenus ou apparaissant dans les cavités 15 peuvent être évacués par les fentes 17 constituant des évents même si ces fentes présentent une épaisseur faible.
En effet, les fentes d'évacuation des gaz 17 sont parfaitement délimitées d'une part par les évidements 16 réalisés dans la face d'appui 15 de la partie supérieure 10 du moule 8 et par les couches extérieures de métal 6 prévues sur la face de montage 2 du substrat 1, indépendamment de l'état de surface de la face de montage 2 du substrat 1 dans ses autres zones et indépendamment de la couche de vernis 7, les couches extérieures de métal 6 constituant en quelque sorte des plaques relativement rigides et parfaitement maintenues de part et d'autre des évidements 16 délimitant les fentes 17.
La présente invention ne se limite pas à l'exemple ci-dessus décrit. Bien des variantes de réalisation sont possibles sans sortir du cadre défini par les revendications annexées.

Claims (8)

  1. REVENDICATIONS 1. Substrat, en particulier un substrat organique multi- couches consituant un support de montage et de connexion électrique, présentant une face de montage d'au moins une puce de circuits intégrés et susceptible d'être placé, muni de cette puce, dans un moule d'injection présentant deux parties prenant entre elles la périphérie du substrat et dont l'une détermine une cavité de moulage d'une matière d'enrobage en vue d'encapsuler ladite puce et présente une face d'appui sur ladite face de montage dans laquelle est ménagé au moins un évidement délimitant une fente constituant un évent d'évacuation des gaz, caractérisé par le fait que sa face de montage précitée (2) présente une zone sur laquelle est prévue une couche extérieure de métal (6) placée de façon à s'étendre le long dudit évidement (16) et sur ladite face d'appui (12) de part et d'autre de cet évidement.
  2. 2. Substrat selon la revendication 1, caractérisé par le fait que ladite couche de métal (6) constitue une bande qui s'étend de façon à au moins recouvrir complétement ledit évidement.
  3. 3. Substrat selon l'une des revendications 1 et 2, caractérisé par le fait que ladite couche de métal (6) s'étend sans interruption.
  4. 4. Substrat selon l'une quelconque des revendications précédentes, caractérisé par le fait que ladite couche de métal (6) est rapportée sur ladite zone.
  5. 5. Substrat selon l'une quelconque des revendications précédentes, caractérisé par le fait que ladite couche de métal (6) est intégrée sur ladite zone.
  6. 6. Substrat selon l'une quelconque des revendications précédentes, caractérisé par le fait que sa face de montage (2) est recouverte d'une couche (7) de vernis qui ne recouvre pas ladite couche de métal (6).
  7. 7. Substrat selon l'une quelconque des revendications précédentes, caractérisé par le fait que ladite couche extérieure de métal (6) s'étend à l'extérieur de sa zone couverte par ladite puce (3).
    <Desc/Clms Page number 7>
    Figure img00070001
  8. 8. Substrat selon l'une quelconque des revendications précédentes, caractérisé par le fait qu'il est adapté pour le montage d'au moins une rangée de puces espacées (3) et que ladite couche extérieure de métal (6) s'étend le long de cette rangée.
FR0101096A 2001-01-26 2001-01-26 Substrat support de puce a circuits integres adapte pour etre place dans un moule Expired - Fee Related FR2820240B1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR0101096A FR2820240B1 (fr) 2001-01-26 2001-01-26 Substrat support de puce a circuits integres adapte pour etre place dans un moule
US10/470,320 US7288843B2 (en) 2001-01-26 2002-01-24 Integrated circuit chip support substrate for placing in a mold, and associated method
PCT/FR2002/000297 WO2002059959A1 (fr) 2001-01-26 2002-01-24 Substrat support de puce a circuits integres adapte pour etre place dans un moule

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0101096A FR2820240B1 (fr) 2001-01-26 2001-01-26 Substrat support de puce a circuits integres adapte pour etre place dans un moule

Publications (2)

Publication Number Publication Date
FR2820240A1 true FR2820240A1 (fr) 2002-08-02
FR2820240B1 FR2820240B1 (fr) 2004-07-16

Family

ID=8859292

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0101096A Expired - Fee Related FR2820240B1 (fr) 2001-01-26 2001-01-26 Substrat support de puce a circuits integres adapte pour etre place dans un moule

Country Status (3)

Country Link
US (1) US7288843B2 (fr)
FR (1) FR2820240B1 (fr)
WO (1) WO2002059959A1 (fr)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2820240B1 (fr) 2001-01-26 2004-07-16 St Microelectronics Sa Substrat support de puce a circuits integres adapte pour etre place dans un moule
US7618249B2 (en) * 2006-09-22 2009-11-17 Asm Technology Singapore Pte Ltd. Memory card molding apparatus and process
US7732937B2 (en) * 2008-03-04 2010-06-08 Infineon Technologies Ag Semiconductor package with mold lock vent
US9129978B1 (en) 2014-06-24 2015-09-08 Stats Chippac Ltd. Integrated circuit packaging system with void prevention mechanism and method of manufacture thereof
CN207398072U (zh) * 2017-06-05 2018-05-22 日月光半导体制造股份有限公司 用于半导体封装制程的封装模具

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612576A (en) * 1992-10-13 1997-03-18 Motorola Self-opening vent hole in an overmolded semiconductor device
JPH11274195A (ja) * 1998-03-25 1999-10-08 Matsushita Electron Corp 樹脂封止型半導体装置の製造方法およびその製造装置
JPH11297921A (ja) * 1998-04-14 1999-10-29 Mitsubishi Electric Corp 半導体装置用フレームおよびその製造方法並びに半導体装置用フレームを用いた半導体装置の製造方法
US5998243A (en) * 1997-10-15 1999-12-07 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device and apparatus for resin-encapsulating
US6081997A (en) * 1997-08-14 2000-07-04 Lsi Logic Corporation System and method for packaging an integrated circuit using encapsulant injection
US6114192A (en) * 1994-02-10 2000-09-05 Hitachi, Ltd. Method of manufacturing a semiconductor device having a ball grid array package structure using a supporting frame

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2764111A1 (fr) * 1997-06-03 1998-12-04 Sgs Thomson Microelectronics Procede de fabrication de boitiers semi-conducteurs comprenant un circuit integre
US6413801B1 (en) * 2000-05-02 2002-07-02 Advanced Semiconductor Engineering, Inc. Method of molding semiconductor device and molding die for use therein
FR2809228B1 (fr) * 2000-05-22 2003-10-17 St Microelectronics Sa Moule d'injection pour la fabrication d'un boitier semi- conducteur optique et boitier semi-conducteur optique
US6838319B1 (en) * 2000-08-31 2005-01-04 Micron Technology, Inc. Transfer molding and underfilling method and apparatus including orienting the active surface of a semiconductor substrate substantially vertically
US6632704B2 (en) * 2000-12-19 2003-10-14 Intel Corporation Molded flip chip package
FR2820240B1 (fr) 2001-01-26 2004-07-16 St Microelectronics Sa Substrat support de puce a circuits integres adapte pour etre place dans un moule
TW486793B (en) * 2001-05-29 2002-05-11 Siliconware Precision Industries Co Ltd Packaging method for preventing a low viscosity encapsulant from flashing
JP3456983B2 (ja) * 2001-06-27 2003-10-14 松下電器産業株式会社 リードフレームおよび樹脂封止型半導体装置の製造方法
JP2003077946A (ja) * 2001-08-31 2003-03-14 Hitachi Ltd 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612576A (en) * 1992-10-13 1997-03-18 Motorola Self-opening vent hole in an overmolded semiconductor device
US6114192A (en) * 1994-02-10 2000-09-05 Hitachi, Ltd. Method of manufacturing a semiconductor device having a ball grid array package structure using a supporting frame
US6081997A (en) * 1997-08-14 2000-07-04 Lsi Logic Corporation System and method for packaging an integrated circuit using encapsulant injection
US5998243A (en) * 1997-10-15 1999-12-07 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device and apparatus for resin-encapsulating
JPH11274195A (ja) * 1998-03-25 1999-10-08 Matsushita Electron Corp 樹脂封止型半導体装置の製造方法およびその製造装置
JPH11297921A (ja) * 1998-04-14 1999-10-29 Mitsubishi Electric Corp 半導体装置用フレームおよびその製造方法並びに半導体装置用フレームを用いた半導体装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 2000, no. 01 31 January 2000 (2000-01-31) *

Also Published As

Publication number Publication date
WO2002059959A1 (fr) 2002-08-01
US7288843B2 (en) 2007-10-30
US20040075191A1 (en) 2004-04-22
FR2820240B1 (fr) 2004-07-16

Similar Documents

Publication Publication Date Title
FR2851374A1 (fr) Boitier-semi-conducteur a puce de circuits integres portee par les pattes de connexion electrique
FR2727542A1 (fr) Carte incorporant au moins un element electronique
EP1451771B1 (fr) Methode de fabrication d&#39;un module comprenant au moins un composant electronique
FR2820240A1 (fr) Substrat support de puce a circuits integres adapte pour etre place dans un moule
EP1226609B1 (fr) Boitier semi-conducteur optique et procede de fabrication d&#39;un tel boitier
WO2001033638A1 (fr) Boitier semi-conducteur optique et procede de fabrication d&#39;un tel boitier
EP1454516B1 (fr) Module de puissance et ensemble de modules de puissance
WO2004034320A1 (fr) Module électronique comportant un élément apparent sur une face et procédé de fabrication d&#39;un tel module
JP2003051561A5 (fr)
FR2647958A1 (en) Plastic housing for integrated circuit with staggered grids on two levels and method of manufacture
FR2964790A1 (fr) Composant et dispositif semi-conducteur munis de moyens de dissipation de chaleur
CA2021947C (fr) Fixation pour ski de fond et tampon elastique destine a une telle fixation
FR2809229A1 (fr) Moule d&#39;injection anti-bavure d&#39;un materiau d&#39;encapsulation d&#39;une puce de circuits integres
EP1216913A1 (fr) Face avant technique de véhicule automobile en trois parties comprenant un module de refroidissement
EP2362720A1 (fr) Module électronique et ensemble électronique comportant un tel module
FR3094565A1 (fr) Refroidissement de dispositifs électroniques
EP1317003B1 (fr) Boîtier semi-conducteur à capteur, muni d&#39;un insert de fixation
FR3079068A1 (fr) Dispositifs electroniques et procedes de fabrication
FR2809228A1 (fr) Moule d&#39;injection pour la fabrication d&#39;un boitier semi- conducteur optique et boitier semi-conducteur optique
FR2601502A1 (fr) Dispositif electronique semi-conducteur comportant un element metallique de refroidissement
FR2692427A1 (fr) Appareillage électrique incluant un circuit hybride et son procédé de fabrication.
FR2932716A1 (fr) Moule d&#39;injection a carcasse modulable pour moule de grande dimension, en particulier pour petites series
FR2680463A1 (fr) Bouchon d&#39;oreille pour la protection auditive.
EP0331591A1 (fr) Capsule électroacoustique à membrane piézoélectrique
FR2666687A1 (fr) Circuit integre a boitier moule comprenant un dissipateur thermique et procede de fabrication.

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20070930