KR100285663B1 - 패키지화된집적회로소자및그제조방법 - Google Patents

패키지화된집적회로소자및그제조방법 Download PDF

Info

Publication number
KR100285663B1
KR100285663B1 KR1019980016881A KR19980016881A KR100285663B1 KR 100285663 B1 KR100285663 B1 KR 100285663B1 KR 1019980016881 A KR1019980016881 A KR 1019980016881A KR 19980016881 A KR19980016881 A KR 19980016881A KR 100285663 B1 KR100285663 B1 KR 100285663B1
Authority
KR
South Korea
Prior art keywords
solder paste
wiring board
integrated circuit
assembly
heat sink
Prior art date
Application number
KR1019980016881A
Other languages
English (en)
Other versions
KR19990084839A (ko
Inventor
이익재
정성태
Original Assignee
박종섭
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 현대전자산업주식회사 filed Critical 박종섭
Priority to KR1019980016881A priority Critical patent/KR100285663B1/ko
Publication of KR19990084839A publication Critical patent/KR19990084839A/ko
Application granted granted Critical
Publication of KR100285663B1 publication Critical patent/KR100285663B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 볼 마운트 공정 및 플럭스 클리닝 공정을 실시하지 않음으로써 공정이 단순화되고, 환경 오염, 인체 유해, 화재 및 폭발의 위험성을 감소시킬 수 있는 패키지화된 집적 회로 소자 및 그 제조 방법에 관한 것이다. 본 발명의 패키지화된 집적 회로 칩의 제조 방법은 제 1 표면과, 상기 제 1 표면에 대향하고 다수의 솔더 페이스트 랜드(solder paste land) 부분을 가지는 제 2 표면을 가지는 배선 기판을 준비하는 단계; 다수의 비아 홀을 가지는 히트 싱크와, 상기 히트 싱크에 부착되며 다수의 홈을 가지는 열가소성 테이프로 이루어지고, 상기 각각의 비아 홀과 상기 각각의 홈이 서로 연결되어 깊은홈이 형성되어 있는 조립체를 준비하는 단계; 상기 조립체의 깊은홈에 솔더 페이스트를 채우는 단계; 상기 조립체를 상기 배선 기판의 제 1 표면에 부착하여 상기 깊은홈의 솔더 페이스트가 상기 배선 기판의 솔더 페이스트 랜드 부분과 면하도록 하는 단계; 상기 배선 기판의 제 1 표면상에 집적 회로 칩을 부착하는 단계; 상기 배선 기판과 상기 집적 회로 칩을 본드 와이어로 전기적으로 연결하는 단계; 상기 집적 회로 칩과 본드 와이어를 봉지하는 단계; 및 상기 조립체의 열가소성 테이프를 제거하여 상기 솔더 페이스트를 돌출시키는 단계를 포함한다.

Description

패키지화된 집적 회로 소자 및 그 제조 방법
본 발명은 반도체 장치에 관한 것으로, 더욱 상세하게는 패키지화된 집적 회로 소자 및 그 제조방법에 관한 것이다.
초기의 집적 회로 칩은 금속이나 세라믹으로 패키징되었다. 이와 같은, 금속 또는 세라믹에 의한 패키징 방법은 우수한 열적 특성을 제공하는 반면에 제조 비용이 많이 들고, 시간이 많이 소요된다는 단점이 있었다. 이와 같은 단점을 극복하기 위하여 수 많은 패키지들이 개발되었는데, 그중 대표적인 것이 플라스틱 볼 그리드 어레이 패키지(plastic ball grid array package)이다.
도 1은 종래의 플라스틱 볼 그리드 어레이 패키지의 대표적인 구조를 보여주는 단면도이다, 도 1을 참조하면, 볼 그리드 어레이 패키지(10)는 배선 기판(12)과 이것의 상부에 접착제(14)에 의해 부착되어 있는 집적 회로 칩(16)을 구비하여 이루어진다. 배선 기판(12)과 집적 회로 칩(16)은 본드 와이어(18)에 의해 서로 전기적으로 연결되어 있고, 본드 와이어(18) 및 집적 회로 칩(16)은 에폭시 모울딩 콤파운드와 같은 봉지재(24)에 의해 봉지되어 있다. 그리고, 배선 기판(12)의 하부면에는 패키지(10)를 외부와 전기적으로 연결하기 위한 솔더 볼(22)이 마운트되어 있다.
종래에는 이와 같은 솔더 볼(22)을 마운트하기 위하여, 배선 기판(12)의 하부면에 대하여 플럭스 도팅(flux dotting)을 실시한 후, 상기 배선 기판(12)의 하부면에 솔더 볼(22)를 마운트시키고, 상기 솔더 볼(22)이 마운트된 배선 기판(12)을 고온의 퍼니스(furnace)에서 플로우시킨다. 그리고, 상기 도팅된 플럭스를 제거하기 위하여 클리닝을 실시하게 되는데, 이와 같은 클리닝은 약 200℃의 고온에서 증기 건조시키는 것으로 이루어진다. 그러나, 클리닝에 사용되는 용제는 인체에 유해할 뿐만아니라 환경 오염의 큰 요인이 되며, 또한 화재 및 폭발의 위험성이 있다. 그리고, 볼 마운트 공정에 있어서, 볼 미싱(ball missing), 볼 미스얼라인(ball missalign), 볼 사이즈 불균일 등의 문제점이 발생되고, 플럭스 클리닝시 이물질에 의한 볼의 형상 변화, 플럭스의 잔류물 등에 의한 볼 전단 강도의 감소, 볼의 평탄성(coplanarity) 등의 불량이 발생될 수 있다. 그리고, 도 1에 도시된 패키지(10)는 칩의 용량 증가와 다핀화 추세로 인해 칩에서 발생되는 열이 많아지기 때문에 열을 용이하게 방출시킬 수 있는 해결 방안이 요구되고 있다.
따라서, 상기의 문제점을 해결하기 위하여 안출된 본 발명은 볼 마운트 공정 및 플럭스 클리닝 공정을 실시하지 않음으로써, 이들 공정으로부터 발생될 수 있는 불량을 근본적으로 억제하여 생산성 및 작업성을 향상시킬 수 있는 패키지화된 집적 회로 소자 및 그 제조방법을 제공함을 목적으로 한다.
또한, 본 발명의 다른 목적은 플럭스 클리닝을 실시하지 않음으로써 환경 오염, 인체 유해, 화재 및 폭발의 위험성을 감소시킬 수 있는 패키지화된 집적 회로 소자 및 그 제조방법을 제공함에 있다.
또한, 본 발명의 다른 목적은 칩에서 발생된 열을 용이하게 방출시킬 수 있는 패키지화된 집적 회로 소자 및 그 제조방법을 제공함에 있다.
도 1은 종래의 플라스틱 볼 그리드 어레이 패키지의 대표적인 구조를 보여주는 단면도.
도 2 내지 도 7은 본 발명의 바람직한 실시예에 따른 패키지화된 집적 회로 소자의 제조 방법을 설명하기 위한 도면.
도 8은 본 발명의 바람직한 실시예에 따라 제조된 패키지화된 집적 회로 소자를 보여주는 단면도.
도 9a 및 도 9b는 본 발명의 바람직한 실시예에 따른 방법에서 사용되는 모울딩 다이를 보요주는 도면.
도 10은 본 발명의 다른 실시예에 따라 제조된 스택 패키지를 보여주는 단면도.
(도면의 주요 부분에 대한 부호의 설명)
50: 배선 기판 62: 히트 싱크
68: 열가소성 테이프 74: 깊은홈
76: 마이크로 스프링 90: 집적 회로 칩
92: 본드 와이어 94: 봉지재
100, 200: 패키지화된 집적 회로 소자
202: 패턴 필름
상기의 목적을 달성하기 위하여 본 발명은, 제 1 표면과, 상기 제 1 표면에 대향하고 다수의 솔더 페이스트 랜드(solder paste land) 부분을 가지는 제 2 표면을 가지는 배선 기판을 준비하는 단계; 다수의 비아 홀을 가지는 히트 싱크와, 상기 히트 싱크에 부착되며 다수의 홈을 가지는 열가소성 테이프로 이루어지고, 상기 각각의 비아 홀과 상기 각각의 홈이 서로 연결되어 깊은홈이 형성되어 있는 조립체를 준비하는 단계; 상기 조립체의 깊은홈에 솔더 페이스트를 채우는 단계; 상기 조립체를 상기 배선 기판의 제 1 표면에 부착하여 상기 깊은홈의 솔더 페이스트가 상기 배선 기판의 솔더 페이스트 랜드 부분과 면하도록하는 단계; 상기 배선 기판의 제 1 표면상에 집적 회로 칩을 부착하는 단계; 상기 배선 기판과 상기 집적 회로 칩을 본드 와이어로 전기적으로 연결하는 단계; 상기 집적 회로 칩과 본드 와이어를 봉지하는 단계; 및 상기 조립체의 열가소성 테이프를 제거하여 상기 솔더 페이스트를 돌출시키는 단계를 포함하는 것을 특징으로하는 패키지화된 집적 회로 칩의 제조방법을 제공한다.
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
첨부한 도 2 내지 도 7은 본 발명의 바람직한 실시예에 따른 패키지화된 집적 회로 칩의 제조 방법을 설명하기 위한 도면이고, 도 8은 본 발명의 바람직한 실시예에 따라 제조된 패키지화된 집적 회로 소자를 보여주는 단면도이며, 도 9a 및 9b는 본 발명의 바람직한 실시예에서 사용될 수 있는 모울딩 다이를 보여주는 도면이고, 도 10은 본 발명의 다른 실시예에 따라 제조된 스택 패키지를 보여주는 단면도이다. 그리고, 도 2내지 도 10에서 동일 기능을하는 동일 도면 부재에 대하여는 원칙적으로 동일 도면 부호를 사용하기로 한다.
우선, 도 2에 도시된 바와 같이, 제 1 표면(50a)과 상기 제 1 표면에 대향한 제 2 표면(50b)을 가지는 배선 기판(50)을 준비하고, 배선 기판(50)의 제 1 표면(50a)에는 솔더 마스크 또는 테이프(미도시)를 형성하고, 제 2 표면(50b)에는 다수의 솔더 페이스트 랜드 부분(52)을 형성한다. 여기서, 도시하지는 않았지만 배선 기판(50)에는 비아와 패턴이 형성되어 있다.
한편, 도 3에 도시한 바와 같이, 열전도성이 우수한 세라믹 등의 재료로 이루어지는 히트 싱크(62)의 상부면에 접착제(64)를 도포하고, 이들을 수직으로 관통하는 비아 홀(66)을 형성한다. 이때, 비아 홀(64)은 도 2에서 도시된 배선 기판(50)의 솔더 페이스트 랜드 부분(52)에 대응하는 위치에서 형성되고 솔더 페이스트 랜드 부분(52)보다 크거나 또는 작은 사이즈를 갖는다.
그런 다음, 도 4에 도시된 바와 같은 단면 구조를 가지는 열가소성 테이프(68)를 준비한다. 열가소성 테이프(68)는 도 3에서 도시된 히트 싱크(62)에서 형성된 비아 홀(64)에 일치하는 위치에서 홈(72)이 형성되어 있는데, 홈(72)은 비아 홀(64)의 사이즈보다 크거나 또는 작을수 있고, 반원형, 직사각형 또는 핀형의 형상을 갖을 수 있다. 그리고, 그후, 도 5에 도시된 바와 같이, 열가소성 테이프(68)를 히트 싱크(62)의 하부면에 부착하여, 히트 싱크(62)의 비아 홀(66)과 열가소성 테이프(68)의 홈(72)이 서로 연결되어 깊은홈(74)이 형성된 조립체(80)를 형성한다.
그런다음, 상기 깊은 홈(74)에 마이크로 스프링(76)을 각각 삽입한다. 여기서, 마이크로 스프링(76)은 후술하는 바와 같이, 깊은홈(74)에 채워지는 솔더 페이스트의 접착력을 강화하는 역할을 한다.
그리고 나서, 도 6에서 도시된 바와 같이, 접착제(64)의 상부면에 스텐실(78)을 부착한 후, 푸싱 나이프(82)로서 솔더 패이스트(84)를 화살표 방향으로 스퀴즈하여 솔더 페이스트(84)를 조립체(80)의 깊은홈(74)에 채운다.
그후, 도 7에서 도시된 바와 같이, 솔더 패이스트(84)가 채워진 조립체(80)를 도 2에서 도시된 배선 기판(50)의 제 2 표면(50b)에 부착하는데, 각각의 깊은홈(74)에 채워진 솔더 페이스트(84)가 배선 기판(50b)의 각각의 솔더 페이스트 랜드(52)에 위치상으로 수직하게 일치되도록 한다.
그런다음, 배선 기판(50)의 제 1 표면(50a)상에 집적 회로 칩(90)을 어테치 하고, 집적 회로 칩(90)과 배선 기판(50)을 본드 와이어(92)로서 전기적으로 연결한다. 이와같은, 집적 회로 칩의 어테치 및 와이어 본딩 공정은 통상의 방식에 따라 진행된다.
이어서, 모울딩 공정을 실시하여 집적 회로 칩(90)과 본드 와이어(52)를 모울딩 콤파운드(94)로서 봉지한다. 이와같은 모울딩 공정에 있어서, 깊은홈(74)에 채워진 솔더 페이스트(84)를 배선 기판(50)의 솔더 페이스트 부분(52)와 견고하게 부착시킴으로써 소자의 신뢰성을 높이기 위하여, 배선 기판(50)이 뒤집어진 상태에서, 즉 배선 기판(50)의 제 1 표면(50a)이 하향하게 배치된 상태에서 공정이 수행된다. 이와 같이 배선 기판(50)이 뒤집어진 상태에서 모울딩 공정을 실시하게 되면, 모울딩 콤파운드가 액체 상태가 되는 온도, 예를들어 약 175℃의 온도에서 모울드 다이상의 솔더 페이스트(84)가 중력에 의해 하향하여 솔더 패이스트 랜드 부분(52)에 견고하게 부착된다. 배선 기판(50)이 뒤집어진 상태에서 모울딩 공정을 실시하기 위하여, 본 발명에서는 도 9a 및 도 9b에서 도시된 바와 같이, 특수하게 설계 및 제작된 모울드 다이를 사용한다. 도 9a는 상부 모울드 다이의 저면도이고, 도 9b는 하부 모울드 다이의 평면도이다. 도 9a를 참조하면, 상부 모울드 다이는 배선 기판(50)의 제 2 표면(50b)을 수용하는 배선 기판 랜드부(102a) 및 (102b)와, 배선 기판상의 집적 회로 칩 및 본드 와이어의 주변을 향해 모울딩 콤파운드를 통과시키기 위한 모울딩 콤파운드 런너부(104)로 이루어진다. 여기서, 배선 기판 랜드부(102a) 및 (104b)는 싱귤레이션 되지 않은 상태의 배선 기판(50)을 수용할 수 있는 가로홈의 형태로 형성되어 있고, 따라서 모울딩 콤파운드 런너부(104)는 상기 배선 기판 랜드부(102a) 및 (102b)의 바닥부보다 상부로 더 돌출하여 있음을 알 수 있다. 그리고 도 9a에서, 도면부호 106a는 배선 기판 랜드부(102a)의 외측벽부를 나타내고 106b는 배선 기판 랜드부(102b)의 외측벽부를 나타낸다. 한편, 모울딩 콤파운드 런너부(104)는 모울딩 콤파운드 유입구(112)와, 이것으로부터 분지되어 배선 기판 랜드부(102a) 및 (102b)까지 연결되어 있는 분지 통로(114a∼114d)를 포함한다.
또한, 도 9b를 참조하면, 하부 모울드 다이는 배선 기판(50)의 제 1 표면(50a)에 부착되어 있는 집적 회로 칩(90) 및 본드 와이어(92)를 수용하는 다수의 캐비티(116a∼116d)와, 이들 사이의 중심부에 형성된 모울드 콤파운드 유입구(112a)를 포함한다. 그리고, 캐비티(116a∼116d)에는 상기 캐비티내로 모울딩 콤파운드를 유입시키기 위한 모울딩 콤파운드 통로(118a∼118d)가 각각 연결되어 있다. 이와 같은, 상부 모울드 다이와 하부 모울드 다이를 겹치게 하면, 하부 모울드 다이의 모울드 콤파운드 유입구(112a)는 상부 모울드 다이의 모울딩 콤파운드 유입구(112)에 연결되고, 하부 모울딩 다이의 모울딩 콤파운드 통로(118a∼118d)는 상부 모울딩 다이의 분지 통로(114a∼114d)에 연결된다. 따라서, 상부와 하부 모울딩 다이의 사이에 와이어 본딩된 배선 기판(50)을 배치시킨 상태에서, 모울딩 공정을 실시하게 되면, 모울딩 콤파운드는 하부 모울딩 다이의 모울딩 콤파운드 유입구(112a)로부터 상부 모울딩 다이의 모울딩 콤파운드 유입구(112)를 통과한 후, 상부 모울딩 다이에 형성된 분지 통로(114a∼114d)를 지나, 하부 모울딩 다이의 모울딩 콤파운드 통로(118a∼118d)를 통과하여 캐비티(116a∼116d)에 유입되면서 각각의 캐비티내에 위치하여 있는 집적 회로 칩과 본드 와이어를 봉지하게된다.
전술한 바와 같이, 집적 회로 칩(90) 및 본드 와이어(92)를 모울딩 콤파운드로서 봉지한 후, 열가소성 테이프(68)를 기계적 방법 또는 에칭 기술에 의해 제거하면, 완성된 패키지화된 집적 회로 소자(100)를 보여주는 도면인 도 8에서 도시한 바와 같이, 솔더 래지스트(84)가 돌출된다. 그런 다음, 솔더 래지스트(84)를 더욱 많이 돌출시키고, 열가소성 테이프(84)의 잔류물을 제거하기 위해 히트 싱크(66)를 에칭에 의해 부분적으로 제거한다. 그리고나서, 솔더 래지스트(84)의 돌출 부분의 형상을 둥글게 하기 위하여, 솔더 래지스트(84)를 고온의 퍼니스(furnace)에서 플로우시키는 공정을 실시할 수 있긴 하지만, 이 공정은 반드시 필수적인 것은 아니다.
다음으로, 완성된 패키지화된 집적 회로 소자(100)를 유니트 단위로 커팅하기 위한 싱귤레이션 공정을 실시한다.
이상에서 기술한 바와 같은 패키지화된 집적 회로 소자의 제조 방법은 도 10에서 도시한 바와같은 스택 패키지(200)를 제조하는 데에도 적용될 수 있다. 도 10에서 도시된 스택 패키지(200)를 제조하기 위하여는, 위에서 기술한 바와같이 제조한 패키지의 히트 싱크(66) 및 솔더 래지스트(84)의 노출된 표면에, 접착제와 도전성 물질, 예를들어 구리로 이루어진 패턴 필름(202)을 형성한 후, 상기 패턴 필름(202)을 각각 가지는 2개의 패키지를 솔더 래지스트(84)가 서로 마주하도록 스택한다. 이와같이 제조된 스택 패키지(200)에서 패턴 필름(202)은 마더 보오드(mother board)와 같은 외부 단자에 TAB 본딩이 가능하도록 외부로 길게 연장된다.
이상에서 설명한 바와같이, 본 발명에 따른 패키지화된 집적 회로 소자의 제조 방법은, 볼 마운트 공정과 플럭스 클리닝 공정을 실시하지 않음으로써, 볼 마운트 공정과 플럭스 클리닝 공정으로부터 발생될 수 있는 불량을 근본적으로 억제함으로써 생산성 및 작업성을 향상시킬 수 있다. 또한, 본 발명의 방법은 클리닝 공정을 실시하지 않기 때문에 환경 위험, 인체 유해, 폭발 위험성 등을 방지할 수 있다. 그리고, 본 발명의 방법에 따라 제조된 패키지화된 집적 회로 소자는 배선 기판의 표면에 히트 싱크를 장착함으로써 집적 회로 칩으로부터 발생되는 열을 외부로 용이하게 방출할 수 있는 효과가 있다. 이와같은 장점외에도, 본 발명은 볼 마운트 공정과 플럭스 공정을 실시하지 않기 때문에, 공정이 단순하다는 아주 중요한 효과를 제공한다.
이상에서 본 발명은 그의 바람직한 실시예를 기준으로 설명하고 도시하였지만 당업자는 본 발명의 요지를 일탈하지 않는 범위에서 상기 실시예에 대한 다양한 변경 및 수정이 가능함을 명백히 알 수 있다.

Claims (9)

  1. 제 1 표면과, 상기 제 1 표면에 대향하고 다수의 솔더 페이스트 랜드 부분을 갖춘 제 2 표면을 가지는 배선 기판을 준비하는 단계;
    다수의 비아 홀을 가지는 히트 싱크와, 상기 히트 싱크에 부착되며 다수의 홈을 가지는 열가소성 테이프로 이루어지고, 상기 각각의 비아 홀과 상기 각각의 홈이 서로 연결되어 깊은홈이 형성되어 있는 조립체를 준비하는 단계;
    상기 조립체의 깊은홈에 솔더 페이스트를 채우는 단계;
    상기 조립체에서, 상기 열가소성 테이프가 부착된 히트 싱크의 한 면과 대향하는 다른 면에, 상기 깊은홈이 노출되도록 접착제를 도포하는 단계;
    상기 접착제를 매개로 상기 조립체를 상기 배선 기판의 제 1 표면에 부착하여, 상기 깊은홈의 솔더 페이스트가 상기 배선 기판의 솔더 페이스트 랜드 부분과 면하도록하는 단계;
    상기 배선 기판의 제 1 표면상에 집적 회로 칩을 부착하는 단계;
    상기 배선 기판과 상기 집적 회로 칩을 본드 와이어로 전기적으로 연결하는 단계;
    상기 집적 회로 칩과 본드 와이어를 봉지하는 단계; 및
    상기 조립체의 열가소성 테이프를 제거하여 상기 솔더 페이스트를 돌출시키는 단계를 포함하는 것을 특징으로하는 패키지화된 집적 회로 소자의 제조방법.
  2. 제 1 항에 있어서, 상기 솔더 페이스트의 깊은 홈에 솔더 페이스트를 채우는 단계 이전에, 상기 깊은 홈에 마이크로 스프링을 삽입하는 단계를 추가로 포함하는 것을 특징으로 하는 패키지화된 집적 회로 소자의 제조방법.
  3. 제 1 항에 있어서, 상기 열가소성 테이프의 제거 단계후, 돌출된 솔더 페이스트를 퍼니스에서 플로우시켜서 둥글게 만드는 단계를 추가로 포함하는 것을 특징으로 하는 패키지화된 집적 회로 소자의 제조방법.
  4. 제 1 항에 있어서, 상기 집적 회로 칩과 본드 와이어를 봉지하는 단계는, 상기 배선 기판을 제 1 표면이 아래를 향하도록 기판을 모울딩 다이내에 위치시킨 상태에서 수행하는 것을 특징으로 하는 패키지화된 집적 회로 소자의 제조방법.
  5. 제 1 항에 있어서, 상기 모울딩 콤파운드는 에폭시 모울딩 콤파운드인 것을 특징으로 하는 패키지화된 집적 회로 소자의 제조방법.
  6. 제 1 항에 있어서, 상기 조립체를 상기 배선 기판에 부착하는 단계 이전에, 상기 배선 기판에 부착될 상기 히트 싱크의 표면상에 접착제를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 패키지화된 집적 회로 소자의 제조방법.
  7. 제 1 항에 있어서, 상기 히트 싱크는 열전도성을 갖는 세라믹의 재질을 갖는 것을 특징으로 하는 패키지화된 집적 회로 소자의 제조방법.
  8. 제 1 항에 있어서, 상기 조립체의 열가소성 테이프를 제거하는 단계는 기계적으로 또는 에칭에 의해 수행되는 것을 특징으로 하는 패키지화된 집적 회로 소자의 제조방법.
  9. 제 1 항 내지 8 항 중 어느 한 항 기재의 방법에 따라 제조된 패키지화된 집적 회로 소자.
KR1019980016881A 1998-05-12 1998-05-12 패키지화된집적회로소자및그제조방법 KR100285663B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980016881A KR100285663B1 (ko) 1998-05-12 1998-05-12 패키지화된집적회로소자및그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980016881A KR100285663B1 (ko) 1998-05-12 1998-05-12 패키지화된집적회로소자및그제조방법

Publications (2)

Publication Number Publication Date
KR19990084839A KR19990084839A (ko) 1999-12-06
KR100285663B1 true KR100285663B1 (ko) 2001-04-02

Family

ID=37514456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980016881A KR100285663B1 (ko) 1998-05-12 1998-05-12 패키지화된집적회로소자및그제조방법

Country Status (1)

Country Link
KR (1) KR100285663B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102490612B1 (ko) * 2018-02-08 2023-01-19 현대모비스 주식회사 전력용 반도체 모듈

Also Published As

Publication number Publication date
KR19990084839A (ko) 1999-12-06

Similar Documents

Publication Publication Date Title
KR100630741B1 (ko) 다중 몰딩에 의한 적층형 반도체 패키지 및 그 제조방법
TWI437683B (zh) 具有穿透本體之傳導通孔的已封裝的積體電路裝置及其製造方法
JPH11354669A (ja) ボ―ルグリッドアレイ型半導体パッケ―ジ及びその製造方法
JP2010251408A (ja) 半導体装置及びその製造方法並びに電子装置
KR20000028854A (ko) 플라스틱 집적회로 장치 패키지와 마이크로 리드프레임 및패키지의 제조 방법
KR100240748B1 (ko) 기판을 갖는 반도체 칩 패키지와 그 제조 방법 및 그를 이용한적층 패키지
JP2005535103A (ja) 半導体パッケージ装置ならびに製作および試験方法
JP2002110718A (ja) 半導体装置の製造方法
KR101474189B1 (ko) 집적회로 패키지
US20090134504A1 (en) Semiconductor package and packaging method for balancing top and bottom mold flows from window
KR100285663B1 (ko) 패키지화된집적회로소자및그제조방법
KR100871379B1 (ko) 반도체 패키지의 제조방법
JP4038021B2 (ja) 半導体装置の製造方法
KR101432486B1 (ko) 집적회로 패키지 제조방법
CN100463132C (zh) 晶片封装结构及其制造方法
KR102233649B1 (ko) 적층형 반도체 패키지 및 적층형 반도체 패키지의 제조방법
JP2006049694A (ja) 二重ゲージ・リードフレーム
CN103972186B (zh) 封装结构
KR100771860B1 (ko) 솔더볼을 사용하지 않는 반도체 패키지 모듈 및 그 제조방법
TWI455261B (zh) 包覆基板側邊之模封陣列處理方法
KR100520443B1 (ko) 칩스케일패키지및그제조방법
JP2005522028A (ja) 半導体デバイスのパッケージング・システム
TWI609471B (zh) 半導體封裝組合及其製造方法
KR100328835B1 (ko) 팬아웃 타입 μ-ＢＧＡ용 기판 및 팬아웃 타입 μ-ＢＧＡ 제조 방법
KR100356801B1 (ko) 적층형 칩 스케일 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee