TWI455261B - 包覆基板側邊之模封陣列處理方法 - Google Patents

包覆基板側邊之模封陣列處理方法 Download PDF

Info

Publication number
TWI455261B
TWI455261B TW100108994A TW100108994A TWI455261B TW I455261 B TWI455261 B TW I455261B TW 100108994 A TW100108994 A TW 100108994A TW 100108994 A TW100108994 A TW 100108994A TW I455261 B TWI455261 B TW I455261B
Authority
TW
Taiwan
Prior art keywords
substrate
units
wafers
substrate units
strip
Prior art date
Application number
TW100108994A
Other languages
English (en)
Other versions
TW201240033A (en
Inventor
Kuo Yuan Lee
Yung Hsiang Chen
Wen Chun Chiu
Original Assignee
Walton Advanced Eng Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Walton Advanced Eng Inc filed Critical Walton Advanced Eng Inc
Priority to TW100108994A priority Critical patent/TWI455261B/zh
Publication of TW201240033A publication Critical patent/TW201240033A/zh
Application granted granted Critical
Publication of TWI455261B publication Critical patent/TWI455261B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

包覆基板側邊之模封陣列處理方法
本發明係有關於半導體裝置之封裝製造技術，特別係有關於一種包覆基板側邊之模封陣列處理方法。
傳統在半導體封裝技術中基於成本考量與量產需求普遍採用模封陣列處理(Mold Array Process,MAP)製程。以一基板條(substrate strip)作為多個晶片之載體，基板條包含有複數個排列成一矩陣之基板單元，在經過設置晶片、電性連接等半導體封裝作業後，一形成面積大於矩陣之模封膠體係連續覆蓋基板單元及基板單元之間的切割道，再沿著切割道進行單體化切割，便可製得複數個半導體封裝構造。
第1圖為一種利用模封陣列處理製得之習知窗口球格陣列型態之半導體封裝構造，第2圖為模封陣列處理中所使用之基板條。如第1圖所示，習知半導體封裝構造100係主要包含一基板單元113、一晶片120、一封膠體130。該晶片120係設置於該基板單元113之上表面111。如為窗口球格陣列型態時，該基板單元113更具有一貫穿上表面111與下表面112之中央槽孔117，並且位於該晶片120之主動面121之複數個電極122係對準於該中央槽孔117內。該晶片120係常見地藉由複數個打線形成之銲線150通過該中央槽孔117電性連接該些電極122至該基板單元113。而該封膠體130係形成於該基板單元113之該上表面111上與該中央槽孔117內，以密封該晶片120與該些銲線150，並且該基板單元113之該下表面112係可設有複數個銲球160，以作為該半導體封裝構造100對外電性連接之端子。然而依目前習知模封陣列處理技術，該封膠體130係無法覆蓋至該基板單元113之側邊116，不可避免地造成該基板單元113內部的核心層與金屬線路外露，使得水氣容易入侵到封裝內部，導致產品可靠度不佳。
如第2圖所示，上述的基板單元113在習知模封陣列處理過程中係為多個一體形成並呈矩陣排列在一習知基板條110內。在相鄰基板單元113之間與周邊係定義有複數個縱橫交錯的切割道114。配合參閱第1圖，在黏晶與電性連接之後，上述的封膠體130為模封形成並連續地覆蓋在該些基板單元113與該些切割道114上。而在每一基板單元113之間的切割道114在製程後段必須被移除，以達到單體化分離，故基板條110之切割道114部位與在該些切割道114上的封膠體不會存在於最終的封裝產品內。當依據該些切割道114切離該基板單元113時，會同時切穿該封膠體130與該基板條110，使得該基板單元113具有切齊於該封膠體130被切側面之顯露側邊116，即該基板單元113之側邊116無法被該封膠體130保護。因此，在單體化分離之後，該基板單元113之側邊116的電鍍線路與核心層會呈現外露狀態，導致耐濕性較差，且易受到外界異物之干擾。此外，在單體化分離過程中切割工具容易拉扯或是破壞到位於該基板單元113的周邊線路，而造成後續的不良影響。
有鑒於此，本發明之主要目的係在於提供一種包覆基板側邊之模封陣列處理方法，利用基板條具有特定預切槽孔之型態，解決習知模封陣列處理方法中基板側邊外露的問題，可避免在單體化分離過程中切割到基板單元內部之線路，並防止基板單元之電鍍線路外露，進而提升半導體封裝構造的耐濕性。
本發明的目的及解決其技術問題是採用以下技術方案來實現的。本發明揭示一種包覆基板側邊之模封陣列處理方法，包含：提供一基板條，係具有複數個排列成一N乘以M矩陣之基板單元，每一基板單元的尺寸係對應於一半導體封裝構造，在相鄰基板單元之間與該矩陣之周邊係各定義有一切割道，並且在相鄰基板單元之間與該矩陣之周邊係形成有一寬度大於對應切割道之預切槽孔，使該些基板單元之側邊呈內凹地顯露於該些預切槽孔內。設置複數個晶片至該些基板單元上。電性連接該些晶片至對應之該些基板單元。模封形成一封膠體於該基板條上，以連續地覆蓋在該矩陣內之該些基板單元以及該些切割道，使該封膠體填入至該些預切槽孔內，以更覆蓋該些基板單元之側邊。以切割方式移除在該些切割道處之該封膠體，以單體化分離該些基板單元為個別的半導體封裝構造，並且在切割後該些基板單元之側邊係仍被該封膠體所包覆。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
在前述的模封陣列處理方法中，該基板條在每一基板單元內可另形成有一中央槽孔，在設置該些晶片之步驟中，該些晶片之主動面係貼附至該基板條，並且該些晶片之複數個電極係顯露在該中央槽孔內。
在前述的模封陣列處理方法中，所述的電性連接該些晶片與該些基板單元之步驟係可包含以打線方式形成複數個銲線，該些銲線係經由該些中央槽孔連接該些晶片與該些基板單元。
在前述的模封陣列處理方法中，所述的電性連接該些晶片與該些基板單元之步驟係可包含以該基板條之複數個內引線通過該些中央槽孔接合至該些晶片之複數個電極。
在前述的模封陣列處理方法中，在所述的模封形成步驟之前，可另包含之步驟為：貼附一保護膠帶於該基板條之下表面。
在前述的模封陣列處理方法中，該基板條在該些基板單元的角隅係可形成有一十字連接條，以對角線方式連接該些基板單元，並使該些預切槽孔不相互連通。
在前述的模封陣列處理方法中，在所述的模封形成步驟之後與在所述的單體化分離步驟之前，可另包含之步驟為：形成複數個銲球於該些基板單元之下表面。
在前述的模封陣列處理方法中，該封膠體所切割移除之間隙寬度係可相同於該些切割道之寬度。
由以上技術方案可以看出，本發明之包覆基板側邊之模封陣列處理方法，具有以下優點與功效：
一、可藉由在相鄰基板單元之間與矩陣之周邊形成寬度大於對應切割道之預切槽孔作為其中之一技術手段，由於封膠體係填入預切槽孔內，而更覆蓋基板單元之側邊，並且在切割後基板單元之側邊仍被封膠體所包覆。因此，在單體化分離步驟時，只會切穿封裝材料，不會切到基板結構，解決習知模封陣列處理方法中基板側邊外露的問題，可避免基板單元周邊之金屬線路與核心層外露，進而使封裝產品達到抗氧化、抗濕氣及對抗其它環境侵害的作用，並提升半導體封裝產品的耐用度。
二、可藉由MAP製程中封膠體填入寬度大於對應切割道之預切槽孔作為本發明之其中一技術手段，在模封陣列處理之單體化分離步驟中不會切到基板結構，避免單體化分離步驟的厚切割應力作用於基板而造成內部線路變形或位移。
以下將配合所附圖示詳細說明本發明之實施例，然應注意的是，該些圖示均為簡化之示意圖，僅以示意方法來說明本發明之基本架構或實施方法，故僅顯示與本案有關之元件與組合關係，圖中所顯示之元件並非以實際實施之數目、形狀、尺寸做等比例繪製，某些尺寸比例與其他相關尺寸比例或已誇張或是簡化處理，以提供更清楚的描述。實際實施之數目、形狀及尺寸比例為一種選置性之設計，詳細之元件佈局可能更為複雜。
依據本發明之第一具體實施例，一種包覆基板側邊之模封陣列處理方法舉例說明於第3圖繪示其所製成的半導體封裝構造之截面示意圖、第4A至4F圖之各步驟中元件截面示意圖以及第5圖繪示其基板條之局部上視圖。詳細說明如下。
首先，請參閱第4A與5圖所示，提供一基板條210，係具有複數個基板單元212，其係在製程中為該基板條210內部之一體連接部分並在製程後為保留於半導體封裝構造內的基板部位，用以承載與電性連接晶片。其中該些基板單元212係排列成一N乘以M之矩陣211。如第5圖所示，N為2，M為3，由多個基板單元構成2×3矩陣型態，僅是為了便於理解而減少N與M的數目。在一實際產品中，N可為5，而M可為8，以構成5×8矩陣型態，其中N與M值的選擇係可適當的調整，以符合不同種類之自動組裝設備的要求。詳細而言，通常該基板條210係為一印刷電路板並設有單面或雙面電性導通之金屬線路。該基板條210亦可為一軟性電路薄膜或陶瓷電路板。該基板條210的核心層材料係可選用高分子樹脂材料，例如：FR-4環氧樹脂(FR-4 epoxy)。或者，為了適合特殊應用需求，亦可選用其它高性能的樹脂材料，例如：聚亞醯胺(PI)樹脂、三氮雜苯雙馬來醯亞胺(BT)樹脂。此外，當適用於窗口球柵陣列封裝類型，該基板條210在每一基板單元212內可另形成有一中央槽孔215，其係對準在該些基板單元212之中央部位，並且該些中央槽孔215係由該基板條210之上表面216貫穿至下表面217，用以作為打線連接之通道，以適用於窗口型球格陣列封裝。此外，在相鄰基板單元212之間與該矩陣211之周邊係各定義有一切割道213。如第3與5圖所示，該矩陣211之每一基板單元212的尺寸係具體界定為對應於一半導體封裝構造200，即第4A圖與第5圖之基板單元212在兩平行切割道213之間之一寬度係相同於第3圖半導體封裝構造200之同一截面方向之寬度。並且，在相鄰基板單元212之間與該矩陣211之周邊係形成有一寬度大於對應切割道213之預切槽孔214，使該些基板單元212之側邊212A呈內凹地顯露於該些預切槽孔214內。也就是說，在一完整且未切割的基板條210中，該些預切槽孔214之兩側係作為相鄰的基板單元212的側邊212A。在一較佳型態中，該些預切槽孔214之寬度係為該些切割道213之寬度的1.2至2倍，可與該些中央槽孔215在同一成孔步驟中形成。較佳地，該基板條210在該些基板單元212的角隅係可形成有一十字連接條218，以對角線方式連接該些基板單元212，並使該些預切槽孔214不相互連通。所稱之「對角線方式連接」係指每一十字連接條218之十字端部連接於該些基板單元212之角隅並對準該些基板單元212之對角線，使得該些十字連接條218能夠以最小連接面積的方式連接相鄰的基板單元。
接著，請參閱第4B圖所示，設置複數個晶片220至該些基板單元212上，例如可以利用既有的黏晶操作達成。詳細而言，該些晶片220係可為形成有積體電路(integrated circuit,IC)之半導體元件，例如：記憶體晶片、邏輯晶片及特殊應用晶片等等，可由一晶圓分割而成。該些晶片220之主動面221係可具有複數個電極222，作為該些晶片220傳輸內部訊號至外界的端點。通常該些電極222係為鋁或銅材質之銲墊，或可為突出於該些主動面221之導電凸塊。該些電極222係可設置於該些晶片220之該些主動面221之單一側邊、兩對應側邊、四周側邊或是中央位置。通常該些晶片220係設置於對應基板單元212內的中央位置。在本實施例中，每一基板單元上212皆設有一晶片220，但不受限定地，亦可應用至多晶片堆疊之封裝，在每一基板單元212上可疊設複數個晶片。在本實施例中，在設置該些晶片220之步驟中，該些晶片220之主動面221係貼附至該基板條210，並且該些晶片220之該些電極222係顯露在該中央槽孔215內。在一較佳型態中，每一晶片220與對應之基板單元212之間係可設有一黏晶材料223，用以接合該些晶片220與該些基板單元212。一般而言，該黏晶材料223係可預先塗佈於該基板條210之上表面216，或者是預先形成於該些晶片220之主動面221，但不覆蓋位於該主動面221中央之該些電極222。該黏晶材料223係可為一雙面PI膠帶、液態環氧膠、預型片、B階黏膠(B-stage adhesive)或是晶片貼附物質(Die Attach Material,DAM)，以黏接該些晶片220至該些基板單元212上。
請參閱第4C圖所示，電性連接該些晶片220至對應之該些基板單元212。在本實施例中，所述的電性連接該些晶片220與該些基板單元212之步驟係可包含以打線方式形成複數個銲線240，該些銲線240係經由該些中央槽孔215連接該些晶片220與該些基板單元212內部線路之接指。其中，由於該些銲線240之一部分係可隱藏於該些中央槽孔215之內，使得該些銲線240之打線線弧突出於該基板條210之下表面217的高度降低，進而減少了整體封裝厚度。該些銲線240係可利用打線製程所形成之金屬細線，其材質可為金、或是採用類似的高導電性的金屬材料(例如銅或鋁)，可利用該些銲線240係作為該些晶片220至該些基板單元212之間的訊號傳遞與接地/電源的連接。然不受限地，該些晶片220除了可以打線電性連接之外，亦可以覆晶接合(flip chip bonding)、引腳接合(lead bond)或是其它已知電性連接方式完成該些晶片220與該些基板單元212之電性互連。
之後，請參閱第4D圖所示，模封形成一封膠體230於該基板條210上，以連續地覆蓋在該矩陣211內之該些基板單元212以及該些切割道213，使該封膠體230填入至該些預切槽孔214內，以更覆蓋該些基板單元212之側邊212A。請配合參酌第5圖所示，位於該基板條210內的斜線部位即為模封區域，相當或大於該矩陣211，在模封過程中呈現流動態之封膠體230會主動地填滿於該些預切槽孔214內，直到完全包覆該些基板單元212之側邊212A。此外，該封膠體230係可更填入至該些中央槽孔215內，而經由該些中央槽孔215突出於該基板條210之下表面217且包覆該些銲線240，進而保護該些銲線240不會受到外界的干擾與損害。但不受限定地，該些晶片220亦可為裸晶型態而顯露出該些晶片220之背面以利散熱。具體而言，該封膠體230係可為一環氧模封化合物(epoxy molding compound,EMC)，通常具有絕緣性與熱固性。該封膠體230係能以轉移成型(transfer molding)或稱壓模的技術加以形成，或者該封膠體230亦可使用其他已知的模封製程形成，例如壓縮模封、使用一模具之印刷或噴塗等等。
請參閱第4E圖所示，在所述的模封形成步驟之後與在所述的單體化分離步驟之前，可另形成複數個銲球250於該些基板單元212之下表面217，以作為半導體封裝構造對外電性連接之通道。在一較佳實施例中，該些銲球250之材質係可為錫膏或其它適當的無鉛材料。該些銲球250係可呈柵狀陣列排列，使相同單位面積之基板單元212可以容納更多輸入/輸出連接端(I/O Connection)以符合高度集積化(Integration)之半導體晶片所需。然而不受限定地，在不同的實施例中，該些銲球250亦可替換為錫膏、接觸墊或接觸針。
請參閱第4F圖所示，以切割方式移除在該些切割道213處之該封膠體230，以單體化分離該些基板單元212為個別的半導體封裝構造200，由於該些預切槽孔214之寬度係大於該些切割道213，故可避免在單體化分離過程中直接切割到該些基板單元212，並且在切割後該些基板單元212之側邊212A係仍被該封膠體230所包覆。在已完成封裝之該些基板單元212由該基板條210單體化分離之後，即可得到個別的半導體封裝構造200(如第3圖所示)。請配合參酌第4E與4F圖所示，該封膠體230所切割移除之間隙寬度S係可相同於該些切割道213之寬度W，所以在該封膠體230切割之後，仍可使該封膠體230包覆於該些基板單元212之側邊212A。在模封陣列處理之單體化分離步驟中不會切到基板結構，避免單體化分離步驟的厚切割應力作用於該基板條210而造成內部線路變形或位移。
在本發明中，可藉由在相鄰之該些基板單元212之間與該矩陣211之周邊形成寬度大於對應該些切割道213之預切槽孔214作為其中之一技術手段，由於該封膠體230係填入該些預切槽孔214內，而更覆蓋該些基板單元212之側邊212A，並且該些預切槽孔214之寬度係大於該些切割道213之寬度，故當切割刀具依據該些切割道213切穿該封膠體230時，可避免切割刀具直接切割到該些基板單元212內部之線路。此外，由於在切割後該些基板單元212之側邊212A仍被該封膠體230所包覆，故解決習知模封陣列處理製程中基板側邊外露的問題，能防止該些基板單元212內部的電鍍線路與核心層外露，進而提升半導體封裝構造的耐濕性。
依據本發明之第二具體實施例，另一種包覆基板側邊之模封陣列處理方法舉例說明於第6A至6H圖各步驟中元件之截面示意圖，用以說明本發明可適用於不同封裝類型，其中主要元件與第一實施例相同者以相同符號標示並不再詳予贅述。
請參閱第6A圖所示，提供一基板條210，係具有複數個排列成一N乘以M矩陣211之基板單元212。在本實施例中，除了內部線路結構，該基板條210係可另具有複數個內引線319，並顯露於該些基板單元212之中央槽孔215內。該些內引線319係可為該基板條210內部金屬線路層之延伸部份或由外附加的懸空內引線(lead)，通常係為表面有電鍍層之銅線，可利用蝕刻銅箔等的金屬箔或導電箔再經電鍍而形成，故具有可撓曲性。在未電性連接之前，該些內引線319係可通過上述之該些中央槽孔215而為騰空。
請參閱第6B圖所示，設置複數個晶片220至該些基板單元212上，並使該些晶片220之主動面221朝向該基板條210之上表面216，其中該些晶片220之複數個電極222係對準於對應之基板單元212之中央槽孔215。
請參閱第6C圖所示，藉由該基板條210之該些內引線319通過該些中央槽孔215接合至該些晶片220之該些電極222，所以不會有打線線弧突出於該基板條210之下表面217，更加降低了整體的封裝厚度。可利用內引腳壓合治具(ILB bonding head)打斷該些內引線319的預斷點並使該些內引線319壓合接觸至該些晶片220之該些電極222，而與該些晶片220達到訊號溝通之電性連接。
請參閱第6D圖所示，較佳地可貼附一保護膠帶360於該基板條210之下表面217，並緊密地封住該些中央槽孔215與該些預切槽孔214之下方開口，以避免在後續模封形成步驟中發生封膠體由該些中央槽孔215與該些預切槽孔214溢流至基板條下表面之情況。
請參閱第6E圖所示，模封形成一封膠體230於該基板條210上，以密封該些晶片220。該封膠體230係填入至該些中央槽孔215與該些預切槽孔214內，並包覆該些基板單元212之側邊212A。在模封形成步驟之後，如第6F圖所示，由該基板條210之下表面217移除該保護膠帶360。
請參閱第6G圖所示，形成複數個銲球250於該些基板單元212之下表面217。之後，如第6H圖所示，單體化分離該基板條210之該些基板單元212，進而形成為個別的半導體封裝構造300。
依據本發明之第三具體實施例，另一種包覆基板側邊之模封陣列處理方法舉例說明於第7A至7G圖各步驟中之元件截面示意圖，用以說明預切槽孔非必要形成於基板條提供步驟，其中主要元件與第一實施例相同者以相同符號標示並不再詳予贅述。
請參閱第7A圖所示，提供一基板條210，係具有複數個排列成一N乘以M矩陣211之基板單元212。請參閱第7B圖所示，設置複數個晶片220至該些基板單元212，並使該些晶片220電性連接至該些基板單元212。請參閱第7C圖所示，可貼附一切割膠帶470於該基板條210之下表面217，用以承載該基板條210，並作為後續切割承載之用。
請參閱第7D圖所示，形成該些預切槽孔214於該基板條210。在本實施例中，可藉由切割刀具沿著該些切割道213切割形成該些預切槽孔214於該些基板單元212之周邊，並且由於該基板條210之下表面217設置有該切割膠帶470，在形成該些預切槽孔214而切穿該基板條210之後，仍可保持該些基板單元212在該切割膠帶470上的固定位置而不散離，故使得該些預切槽孔214係可相互連通。
請參閱7E圖所示，模封形成一封膠體230於該基板條210上，以連續地覆蓋在該矩陣211內之該些基板單元212與在該些基板單元212之間之該些預切槽孔214，以密封該些晶片220。在模封形成步驟中，該封膠體230係填入至該些預切槽孔214內，以更覆蓋該些基板單元212之側邊212A。
請參閱第7F圖所示，以切割方式移除在該些切割道213處之該封膠體230，以單體化分離該些基板單元212為個別的半導體封裝構造400，並且在切割後該些基板單元212之側邊212A係仍被該封膠體230所包覆。在單體化分離過程中，所使用之刀具並不會切穿該切割膠帶470，以確保該切割膠帶470在切割後能發揮承載該些基板單元212之作用。之後，如第7F與7G圖所示，移除該切割膠帶470之後，即可得到個別的半導體封裝構造400。由於每一半導體封裝構造400皆個別獨立地黏貼於該切割膠帶470上，故可輕易地由該切割膠帶470上剝離該半導體封裝構造400。
以上所述，僅是本發明的較佳實施例而已，並非對本發明作任何形式上的限制，雖然本發明已以較佳實施例揭露如上，然而並非用以限定本發明，任何熟悉本項技術者，在不脫離本發明之技術範圍內，所作的任何簡單修改、等效性變化與修飾，均仍屬於本發明的技術範圍內。
S．．．封膠體切割移除之間隙寬度
W．．．切割道之寬度
100．．．半導體封裝構造
110．．．基板條
111．．．上表面
112．．．下表面
113．．．基板單元
114．．．切割道
116．．．側邊
117．．．中央槽孔
120．．．晶片
121．．．主動面
122．．．電極
130．．．封膠體
150．．．銲線
160．．．銲球
200．．．半導體封裝構造
210．．．基板條
211．．．矩陣
212．．．基板單元
212A．．．側邊
213．．．切割道
214．．．預切槽孔
215．．．中央槽孔
216．．．上表面
217．．．下表面
218．．．十字連接條
220．．．晶片
221．．．主動面
222．．．電極
223．．．黏晶材料
230．．．封膠體
240．．．銲線
250．．．銲球
300．．．半導體封裝構造
319．．．內引線
360．．．保護膠帶
400．．．半導體封裝構造
470．．．切割膠帶
第1圖：一種以習知模封陣列處理製造之半導體封裝構造之截面示意圖。
第2圖：一種基板條之局部俯視示意圖。
第3圖：依據本發明之第一具體實施例的一種包覆基板側邊之模封陣列處理方法所製成之半導體封裝構造之截面示意圖。
第4A至4F圖：依據本發明之第一具體實施例的包覆基板側邊之模封陣列處理方法各步驟中之元件截面示意圖。
第5圖：依據本發明之第一具體實施例的包覆基板側邊之模封陣列處理方法繪示其基板條之局部上視圖。
第6A至6H圖：依據本發明之第二具體實施例的另一種包覆基板側邊之模封陣列處理方法各步驟中之元件截面示意圖。
第7A至7G圖：依據本發明之第三具體實施例的另一種包覆基板側邊之模封陣列處理方法各步驟中之元件截面示意圖。
S．．．封膠體切割移除之間隙寬度
200．．．半導體封裝構造
212．．．基板單元
212A．．．側邊
215．．．中央槽孔
220．．．晶片
221．．．主動面
222．．．電極
230．．．封膠體
240．．．銲線
250．．．銲球

Claims (10)

  1. 一種包覆基板側邊之模封陣列處理方法，包含：提供一基板條，係具有複數個排列成一N乘以M矩陣之基板單元，每一基板單元的尺寸係對應於一半導體封裝構造，在相鄰基板單元之間與該矩陣之周邊係各定義有一切割道，並且在相鄰基板單元之間與該矩陣之周邊係形成有一寬度大於對應切割道之預切槽孔，使該些基板單元之側邊呈內凹地顯露於該些預切槽孔內，其中該基板條在該些基板單元的角隅係形成有一十字連接條，以對角線方式連接該些基板單元，並使該些預切槽孔不相互連通；設置複數個晶片至該些基板單元上；電性連接該些晶片至對應之該些基板單元；模封形成一封膠體於該基板條上，以連續地覆蓋在該矩陣內之該些基板單元以及該些切割道，使該封膠體填入至該些預切槽孔內，以更覆蓋該些基板單元之側邊；以及以切割方式移除在該些切割道處之該封膠體，以單體化分離該些基板單元為個別的半導體封裝構造，並且在切割後該些基板單元之側邊係仍被該封膠體所包覆。
  2. 根據申請專利範圍第1項所述之包覆基板側邊之模封陣列處理方法，其中該基板條在每一基板單元內 另形成有一中央槽孔，在設置該些晶片之步驟中，該些晶片之主動面係貼附至該基板條，並且該些晶片之複數個電極係顯露在該中央槽孔內。
  3. 根據申請專利範圍第2項所述之包覆基板側邊之模封陣列處理方法，其中所述的電性連接該些晶片與該些基板單元之步驟係包含以打線方式形成複數個銲線，該些銲線係經由該些中央槽孔連接該些晶片與該些基板單元。
  4. 根據申請專利範圍第2項所述之包覆基板側邊之模封陣列處理方法，其中所述的電性連接該些晶片與該些基板單元之步驟係包含以該基板條之複數個內引線通過該些中央槽孔接合至該些晶片之複數個電極。
  5. 根據申請專利範圍第4項所述之包覆基板側邊之模封陣列處理方法，在所述的模封形成步驟之前，另包含之步驟為：貼附一保護膠帶於該基板條之下表面。
  6. 根據申請專利範圍第1項所述之包覆基板側邊之模封陣列處理方法，在所述的模封形成步驟之後與在所述的單體化分離步驟之前，另包含之步驟為：形成複數個銲球於該些基板單元之下表面。
  7. 根據申請專利範圍第1項所述之包覆基板側邊之模封陣列處理方法，其中該封膠體所切割移除之間隙寬度係相同於該些切割道之寬度。
  8. 一種包覆基板側邊之模封陣列處理方法，包含：模封形成一封膠體於一基板條上，以連續地覆蓋在一矩陣內之複數個基板單元以及在該些基板單元之間之複數個切割道，其中在相鄰基板單元之間與該矩陣之周邊係形成有一寬度大於對應切割道之預切槽孔，使該些基板單元之側邊呈內凹地顯露於該些預切槽孔內，在所述的模封形成步驟中，該封膠體係更填入至該些預切槽孔內，以更覆蓋該些基板單元之側邊，其中在形成該些預切槽孔之前，另包含之步驟為：貼附一切割膠帶於該基板條之下表面，並且該些預切槽孔係相互連通；以及以切割方式移除在該些切割道處之該封膠體，以單體化分離該些基板單元為個別的半導體封裝構造，並且在切割後該些基板單元之側邊係仍被該封膠體所包覆。
  9. 根據申請專利範圍第8項所述之包覆基板側邊之模封陣列處理方法，在所述的模封形成步驟之前，另包含之步驟為：設置複數個晶片至該些基板單元，並使該些晶片電性連接至該些基板單元；以及在設置晶片與電性連接步驟之後，形成該些預切槽孔於該基板條。
  10. 一種包覆基板側邊之模封陣列處理方法，包含： 提供一基板條，係具有複數個排列成一N乘以M矩陣之基板單元，每一基板單元的尺寸係對應於一半導體封裝構造，在相鄰基板單元之間與該矩陣之周邊係各定義有一切割道，並且在相鄰基板單元之間與該矩陣之周邊係形成有一寬度大於對應切割道之預切槽孔，使該些基板單元之側邊呈內凹地顯露於該些預切槽孔內，其中該基板條在每一基板單元內另形成有一中央槽孔；設置複數個晶片至該些基板單元上，其中在設置該些晶片之步驟中，該些晶片之主動面係貼附至該基板條，並且該些晶片之複數個電極係顯露在該中央槽孔內；電性連接該些晶片至對應之該些基板單元，其中所述的電性連接該些晶片與該些基板單元之步驟係包含以該基板條之複數個內引線通過該些中央槽孔接合至該些晶片之複數個電極；模封形成一封膠體於該基板條上，以連續地覆蓋在該矩陣內之該些基板單元以及該些切割道，使該封膠體填入至該些預切槽孔內，以更覆蓋該些基板單元之側邊，其中在所述的模封形成步驟之前，另包含之步驟為：貼附一保護膠帶於該基板條之下表面；以及以切割方式移除在該些切割道處之該封膠體，以單體化分離該些基板單元為個別的半導體封裝構造， 並且在切割後該些基板單元之側邊係仍被該封膠體所包覆。
TW100108994A 2011-03-16 2011-03-16 包覆基板側邊之模封陣列處理方法 TWI455261B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100108994A TWI455261B (zh) 2011-03-16 2011-03-16 包覆基板側邊之模封陣列處理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100108994A TWI455261B (zh) 2011-03-16 2011-03-16 包覆基板側邊之模封陣列處理方法

Publications (2)

Publication Number Publication Date
TW201240033A TW201240033A (en) 2012-10-01
TWI455261B true TWI455261B (zh) 2014-10-01

Family

ID=47599690

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100108994A TWI455261B (zh) 2011-03-16 2011-03-16 包覆基板側邊之模封陣列處理方法

Country Status (1)

Country Link
TW (1) TWI455261B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112911810B (zh) * 2021-01-19 2023-04-25 潍坊歌尔微电子有限公司 Pcb的切割方法及传感器封装结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5776798A (en) * 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof
US5817569A (en) * 1997-05-08 1998-10-06 Texas Instruments Incorporated Method of reducing wafer particles after partial saw
TW200636850A (en) * 2005-02-21 2006-10-16 Casio Computer Co Ltd Semiconductor device and manufacturing method thereof
TW200830502A (en) * 2006-12-28 2008-07-16 Advanced Chip Eng Tech Inc Structure of super thin chip scale package and method of the same
TW200921813A (en) * 2007-11-08 2009-05-16 Walton Advanced Eng Inc Method for cutting and molding in small windows and device formed from the same
TW201032307A (en) * 2009-02-27 2010-09-01 Walton Advanced Eng Inc Window type semiconductor package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5776798A (en) * 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof
US5817569A (en) * 1997-05-08 1998-10-06 Texas Instruments Incorporated Method of reducing wafer particles after partial saw
TW200636850A (en) * 2005-02-21 2006-10-16 Casio Computer Co Ltd Semiconductor device and manufacturing method thereof
TW200830502A (en) * 2006-12-28 2008-07-16 Advanced Chip Eng Tech Inc Structure of super thin chip scale package and method of the same
TW200921813A (en) * 2007-11-08 2009-05-16 Walton Advanced Eng Inc Method for cutting and molding in small windows and device formed from the same
TW201032307A (en) * 2009-02-27 2010-09-01 Walton Advanced Eng Inc Window type semiconductor package

Also Published As

Publication number Publication date
TW201240033A (en) 2012-10-01

Similar Documents

Publication Publication Date Title
TWI567897B (zh) 薄型扇出式多晶片堆疊封裝構造與製造方法
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
US8076770B2 (en) Semiconductor device including a first land on the wiring substrate and a second land on the sealing portion
US6803254B2 (en) Wire bonding method for a semiconductor package
US7915716B2 (en) Integrated circuit package system with leadframe array
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
TWI604591B (zh) 薄型扇出式多晶片堆疊封裝構造及其製造方法
TWI520240B (zh) 功率型晶片上引線之球柵陣列封裝
KR20010012187A (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
TWI582919B (zh) 無基板扇出型多晶片封裝構造及其製造方法
TW201239998A (en) Method for mold array process to prevent peripheries of substrate exposed
JP2003273279A (ja) 半導体装置およびその製造方法
TWI416700B (zh) 晶片堆疊封裝結構及其製造方法
US20100219521A1 (en) Window type semiconductor package
US8361841B2 (en) Mold array process method to encapsulate substrate cut edges
TWI417040B (zh) 形成雙面電磁遮蔽層之半導體封裝方法及構造
KR20140045461A (ko) 집적회로 패키지
US20130009294A1 (en) Multi-chip package having leaderframe-type contact fingers
TWI455261B (zh) 包覆基板側邊之模封陣列處理方法
TW201308548A (zh) 小基板多晶片記憶體封裝構造
CN102709199B (zh) 包覆基板侧边的模封阵列处理方法
TWI435429B (zh) 孔對孔貫穿之半導體封裝構造
TWI417039B (zh) 增進電磁遮蔽層接地連接之半導體封裝構造
TWI429351B (zh) 小基板記憶卡封裝構造
TWI390701B (zh) 免用基板與接針之半導體封裝構造及其製程