TWI409920B - 避免晶片座剝落之無外引腳導線架式晶片封裝構造 - Google Patents

避免晶片座剝落之無外引腳導線架式晶片封裝構造 Download PDF

Info

Publication number
TWI409920B
TWI409920B TW100119285A TW100119285A TWI409920B TW I409920 B TWI409920 B TW I409920B TW 100119285 A TW100119285 A TW 100119285A TW 100119285 A TW100119285 A TW 100119285A TW I409920 B TWI409920 B TW I409920B
Authority
TW
Taiwan
Prior art keywords
wafer holder
wafer
equal
holes
aperture
Prior art date
Application number
TW100119285A
Other languages
English (en)
Other versions
TW201250954A (en
Inventor
Shou Chian Hsu
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to TW100119285A priority Critical patent/TWI409920B/zh
Publication of TW201250954A publication Critical patent/TW201250954A/zh
Application granted granted Critical
Publication of TWI409920B publication Critical patent/TWI409920B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

避免晶片座剝落之無外引腳導線架式晶片封裝構造
本發明係有關於半導體裝置之封裝技術，特別係有關於一種避免晶片座剝落之無外引腳導線架式晶片封裝構造。
按，無外引腳導線架式晶片封裝構造已經是相當成熟的半導體封裝產品，例如扁平四方無外引腳式封裝構造(Quad Flat Non-leaded package,QFN)、小尺寸外觀無外引腳式封裝構造(Small Outline Non-leaded package,SON)等。此類半導體封裝產品係利用導線架顯露於產品底部之接指下表面作為對外接點，相較於早期具有外引腳之導線架式晶片封裝構造，不需要往外彎折的外引腳，表面接合面積可大幅縮小。並且，導線架為一由金屬板製作出之線路框體，比起使用印刷電路板、軟板等基板之半導體封裝架構，更具有低成本與高耐用性之優點。然而，導線架之晶片座是用以承載晶片，其尺寸比導線架之接指更大，容易有剝落或翹曲變形之問題。
第1圖繪示一種習知無外引腳導線架式晶片封裝構造，包含一無外引腳導線架110、一晶片120、銲線130與一模封膠體140。該無外引腳導線架110包含一晶片座111與複數個圍繞在晶片座周邊之接指112。利用如雙面黏性膠帶之黏晶層150將晶片120黏固在晶片座111上，並以打線形成之銲線130電性連接該晶片120之銲墊121至該些接指112。該模封膠體140密封該晶片120並結合該些接指112。在無外引腳導線架式封裝架構中，顯露在該模封膠體140底部的除了有該些接指112之下表面，通常該晶片座111之下表面亦為顯露。但由於該晶片座111的尺寸遠大於該些接指112之個別尺寸且晶片座之周邊被該模封膠體140限制，在導線架之金屬材質與該模封膠體140之絕緣材質的熱膨脹係數差異下，作用於該晶片座111之應力，使晶片座容易由該模封膠體140之底部剝離或是翹曲。習知的作法是在該晶片座111之側邊設有周邊缺口環117，以供該模封膠體140填入而達到固定效果，但作用於該晶片座111之應力仍集中於晶片座之周邊，在長時間運作之昇降溫重覆循環狀態下晶片座仍會有剝離或翹曲之問題。
有鑒於此，本發明之主要目的係在於提供一種避免晶片座剝落之無外引腳導線架式晶片封裝構造，解決長時間運作之昇降溫重覆循環下無外引腳導線架之顯露晶片座會有剝離或翹曲之問題。
本發明之次一目的係在於提供一種避免晶片座剝落之無外引腳導線架式晶片封裝構造，能縮小黏晶間隙之厚度並減少黏晶材料在晶片外側的溢膠量，以以提昇由晶片至晶片座之導熱能力與封裝厚度。
本發明的目的及解決其技術問題是採用以下技術方案來實現的。本發明揭示一種避免晶片座剝落之無外引腳導線架式晶片封裝構造，包含一無外引腳導線架、一晶片、複數個銲線以及一模封膠體。該無外引腳導線架係具有一晶片座、複數個接指以及複數個貫穿該晶片座之第一非等孔徑貫孔與第二非等孔徑貫孔，其中該晶片座係具有一上表面與一下表面，該些第一非等孔徑貫孔係設於該晶片座之一中央區域，該些第二非等孔徑貫孔係排列在該些第一非等孔徑貫孔之周邊，並且每一之該些第一非等孔徑貫孔與該些第二非等孔徑貫孔係具有一在該上表面之上開口與一在該下表面之下開口，該上開口係小於該下開口。該晶片係藉由一黏晶材料設置於該晶片座之該上表面，其中該黏晶材料係更嵌陷於該些第一非等孔徑貫孔內。該些銲線係電性連接該晶片至該些接指。該模封膠體係形成於該晶片座之該上表面、密封該晶片與該些銲線並結合該些接指，該模封膠體係更填入於該些第二非等孔徑貫孔內，並且該晶片座之該下表面與該些接指之下表面係顯露在該模封膠體之一底部。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
在前述的無外引腳導線架式晶片封裝構造中，每一之該些第一非等孔徑貫孔與該些第二非等孔徑貫孔係可由一上孔部與一下孔部所組合，其中該下孔部之孔徑係大於該上孔部之孔徑，以使每一之該些第一非等孔徑貫孔與該些第二非等孔徑貫孔具有「凸」形截面。
在前述的無外引腳導線架式晶片封裝構造中，該黏晶材料係可填充至該些第一非等孔徑貫孔之下孔部，該模封膠體係可填充至該些第二非等孔徑貫孔之下孔部。
在前述的無外引腳導線架式晶片封裝構造中，其中該下孔部係可較長於該上孔部。
在前述的無外引腳導線架式晶片封裝構造中，該上開口與該下開口係可為分別由該上孔部與該下孔部所構成之不同直徑之圓形開口。
在前述的無外引腳導線架式晶片封裝構造中，該黏晶材料係可為印刷塗佈之液態環氧膠體。
在前述的無外引腳導線架式晶片封裝構造中，該晶片座之該下表面係可形成有複數個溝槽，其係連通該些第二非等孔徑貫孔之下開口至該些第一非等孔徑貫孔之下開口。
在前述的無外引腳導線架式晶片封裝構造中，該模封膠體係可填入至該些溝槽並密閉該些第一非等孔徑貫孔之下開口。
在前述的無外引腳導線架式晶片封裝構造中，該些溝槽係可為棋盤狀配置。
在前述的無外引腳導線架式晶片封裝構造中，該晶片座係可具有一垂直側面，以使該晶片座之該上表面與該下表面為周邊對齊。
由以上技術方案可以看出，本發明之避免晶片座剝落之無外引腳導線架式晶片封裝構造，具有以下優點與功效：
一、可藉由導線架之晶片座設有兩種非等孔徑貫孔(其上開口小於下開口)與不同封裝材料填入這兩種非等孔徑貫孔的結構作為本發明其中之一技術手段，解決長時間運作之昇降溫重覆循環下無外引腳導線架之顯露晶片座會有剝離或翹曲之問題。
二、可藉由導線架之晶片座設有兩種非等孔徑貫孔(其上開口小於下開口)與不同封裝材料填入這兩種非等孔徑貫孔的結構作為本發明其中之一技術手段，配合黏晶材料為印刷塗佈之液態環氧膠體，能縮小黏晶間隙之厚度並減少黏晶材料在晶片外側的溢膠量，以以提昇由晶片至晶片座之導熱能力與減少封裝厚度。
以下將配合所附圖示詳細說明本發明之實施例，然應注意的是，該些圖示均為簡化之示意圖，僅以示意方法來說明本發明之基本架構或實施方法，故僅顯示與本案有關之元件與組合關係，圖中所顯示之元件並非以實際實施之數目、形狀、尺寸做等比例繪製，某些尺寸比例與其他相關尺寸比例或已誇張或是簡化處理，以提供更清楚的描述。實際實施之數目、形狀及尺寸比例為一種選置性之設計，詳細之元件佈局可能更為複雜。
依據本發明之第一具體實施例，一種避免晶片座剝落之無外引腳導線架式晶片封裝構造200舉例說明於第2圖之截面示意圖、第3A與3B圖之截面局部放大圖、第4圖所使用無外引腳導線架210之上表面示意圖與第5圖所使用之晶片座211之局部放大立體圖。該無外引腳導線架式晶片封裝構造200係包含該無外引腳導線架210、一晶片220、複數個銲線230以及一模封膠體240。
如第2及4圖所示，該無外引腳導線架210係具有一晶片座211、複數個接指212以及複數個貫穿該晶片座211之第一非等孔徑貫孔213與第二非等孔徑貫孔214。該無外引腳導線架210係為一金屬框架之一部份，構成整體架構之金屬材質可為銅合金或鐵合金，相較於一般基板需要絕緣核心層與線路層之結構，其成本更低。因此，該晶片座211與該些接指212之主要部分或全部皆為金屬材質。其中，該晶片座211的尺寸大於每一接指212的尺寸數倍或數十倍。而該晶片座211係具有一上表面211A與一下表面211B，該上表面211A係用以承載晶片，該下表面211B係外露於晶片封裝構造之底部。該些第一非等孔徑貫孔213係設於該晶片座211之一中央區域，該些第二非等孔徑貫孔214係排列在該些第一非等孔徑貫孔213之周邊。在本實施例中，該些第一非等孔徑貫孔213係為5×5矩陣中央的3×3範圍內之貫孔，該些第二非等孔徑貫孔214則為5×5矩陣外圍的周邊貫孔。而在不同實施例中，貫孔排列亦可為M×N矩陣的變化，其中依欲設置晶片之尺寸選取一在中央更小矩陣範圍之貫孔作為第一非等孔徑貫孔，外圍之貫孔則作為第二非等孔徑貫孔。其中，「非等孔徑」表示同一貫孔之孔徑不會固定，即是非圓柱孔或其它非單一垂直孔壁之貫孔。並且，每一之該些第一非等孔徑貫孔213與該些第二非等孔徑貫孔214係具有一在該上表面211A之上開口215與一在該下表面211B之下開口216，該上開口215係小於該下開口216。通常該上開口215之孔直徑係約等於或略大於該些接指212之指寬度，該下開口216之孔直徑則約為該上開口215之孔直徑兩倍左右。
該晶片220係為一主動元件，例如控制器元件、記憶體元件、射頻元件等積體電路或是光學作用元件，亦可為以上元件的組合。該晶片220之主動面可設置有一或更多個銲墊221。該晶片220係藉由一黏晶材料250設置於該晶片座211之該上表面211A，其中該黏晶材料250係可直接或非直接地黏接該晶片220之背面222與該晶片座211之該上表面211A。並且如第2及3A圖所示，該黏晶材料250係更嵌陷於該些第一非等孔徑貫孔213內。該些第一非等孔徑貫孔213作為晶片座之中央榫眼(central mortise)之用。當該黏晶材料250固化之後，在該些第一非等孔徑貫孔213內的該黏晶材料250便能構成類似凸榫(tenon)結構的固定件，進而卡接在該些第一非等孔徑貫孔213內，藉以增強該晶片220與該晶片座211中央之結合力，並能分散作用於該晶片座211周邊之各式應力。較佳地，該黏晶材料250係可為印刷塗佈之液態環氧膠體，例如熱固性環氧化合物或是銀膠，可使該黏晶材料250具有在該些第一非等孔徑貫孔213內較多的填充量。此外，在黏晶壓合步驟之後，能縮小該晶片220之背面222至該晶片座211之該上表面211A之間的黏晶間隙厚度並減少該黏晶材料250在該晶片220之外側的溢膠量，以提昇由該晶片220至該晶片座210之導熱能力與減少該封裝構造之厚度。
請再參閱第2圖，該些銲線230係電性連接該晶片220至該些接指212。在本實施例中，該些銲線230係為打線形成，並連接該晶片220之銲墊221至該些接指212之內端上表面，使得該晶片220的訊號可往外傳導到該些接指212。
該模封膠體240係為絕緣材料，用以保護該晶片220、該些銲線230等封裝內部元件。通常該模封膠體240係為轉移模封形成之環氧模封化合物(EMC)，除了有固化劑更包含了無機填充劑、顏料等。該模封膠體240係形成於該晶片座211之該上表面211A、密封該晶片220與該些銲線230並結合該些接指212，並且該晶片座211之該下表面211B與該些接指212之下表面係顯露在該模封膠體240之一底部241。如第2及3B圖所示，該模封膠體240係更填入於該些第二非等孔徑貫孔214內。該些第二非等孔徑貫孔214作為晶片座之周邊榫眼(peripheral mortise)之用。當該模封膠體240固化之後，在該些第二非等孔徑貫孔214內的該模封膠體240便能構成類似凸榫(tenon)結構的固定件，進而卡接在該些第二非等孔徑貫孔213內，藉以增強該模封膠體240與該晶片座211周邊之結合力，並能分散作用於該晶片座211周邊之各式應力。因此，與習知晶片座之周邊缺口環結構只有周邊固定且無應力分散的效果不同，該晶片座211的中央與周邊都會被不同的封裝材料固定並且具有對晶片座應力分散的效果，特別是晶片座的尺寸愈大時，上述強化效果將更加明顯，反觀習知晶片座之周邊缺口環結構則隨著晶片座尺寸愈大其晶片座固定效果與抗剝離特性則相對被弱化，本發明則無此一缺點。因此，本發明之無外引腳導線架式晶片封裝構造能解決長時間運作之昇降溫重覆循環下無外引腳導線架之顯露晶片座會有剝離或翹曲之問題。
由於該晶片座211利用該些第一非等孔徑貫孔213與該些第二非等孔徑貫孔214分別被該黏晶材料250與該模封膠體240填入的結構產生整個板面多點的榫眼與凸榫卡接點。故在一更具體結構中，該晶片座211係可具有一垂直側面211C，以使該晶片座211之該上表面211A與該下表面211B為周邊對齊，使得該晶片座211之該上表面211A亦可供銲線的打線接合，並且該些接指212之內端可更往該晶片座211靠近。
較佳地，如第5圖所示，每一之該些第一非等孔徑貫孔213與該些第二非等孔徑貫孔214係可由一上孔部與一下孔部所組合，即每一第一非等孔徑貫孔213係由對應且相互連通之上孔部213A與下孔部213B所組合，每一第二非等孔徑貫孔214係由對應且相互連通之上孔部214A與下孔部214B所組合。其中，該些下孔部213B、214B之孔徑係大於對應上孔部213A、214A之孔徑，以使每一之該些第一非等孔徑貫孔213與該些第二非等孔徑貫孔214具有「凸」形截面。藉此，在該些下孔部213B、214B與對應上孔部213A、214A連接之底面提供一榫眼與凸榫卡接點之防脫擋環，其係約垂直於該些非等孔徑貫孔213、214貫穿該晶片座211之方向。而該黏晶材料250係可填充至該些第一非等孔徑貫孔213之下孔部213B，該模封膠體240係可填充至該些第二非等孔徑貫孔214之下孔部214B，使得該黏晶材料250在該些第一非等孔徑貫孔213之填充部位與該模封膠體在該些第二非等孔徑貫孔214之填充部位有更好的結合力。並且，上孔部與下孔部的組合亦有利於非等孔徑貫孔213、214的製作。在本實施例中，該上開口215與該下開口216係則為分別由該上孔部213A、214A與該下孔部213B、214B所構成之不同直徑之圓形開口。
尤佳地，該下孔部213B、214B係可較長於該上孔部213A、214A，可約為該上孔部213A、214A之長度1.2至3倍，有助於該黏晶材料250之填充部位與該模封膠體之填充部位以較少填充量時即能覆蓋至該下孔部213B、214B之底面防脫擋環。
依據本發明之第二具體實施例，另一種避免晶片座剝落之無外引腳導線架式晶片封裝構造300舉例說明於第6圖之截面示意圖。該無外引腳導線架式晶片封裝構造300與第一具體實施例相同作用之元件將沿用相同圖號，並且相同之詳細作用與連接關將不再贅述。該無外引腳導線架式晶片封裝構造300係包含該無外引腳導線架210、一晶片220、複數個銲線230以及一模封膠體240。第7圖繪示該無外引腳導線架210之晶片座211在模封之前之下表面211B，第8圖繪示該無外引腳導線架210之晶片座211在模封之後之下表面211B。
該無外引腳導線架210之晶片座211係亦設有複數個第一非等孔徑貫孔213與複數個第二非等孔徑貫孔214，其中該些第一非等孔徑貫孔213係設於該晶片座211之一中央區域，該些第二非等孔徑貫孔214係排列在該些第一非等孔徑貫孔213之周邊，並且每一之該些第一非等孔徑貫孔213與該些第二非等孔徑貫孔214係具有一在該上表面211A之上開口215與一在該下表面211B之下開口216，該上開口215係小於該下開口216。該晶片220係藉由一黏晶材料250設置於該晶片座211之該上表面211A，其中該黏晶材料250係更嵌陷於該些第一非等孔徑貫孔213內。該些銲線230係電性連接該晶片220至該些接指212。該模封膠體240係形成於該晶片座211之該上表面211A、密封該晶片220與該些銲線230並結合該些接指212，該模封膠體240係更填入於該些第二非等孔徑貫孔214內，並且該晶片座211之該下表面211B與該些接指212之下表面係顯露在該模封膠體240之一底部241。因此，能解決長時間運作之昇降溫重覆循環下該無外引腳導線架之顯露晶片座211會有剝離或翹曲之問題。
較佳地，如第6及7圖所示，該晶片座211之該下表面211B係可形成有複數個溝槽317，其係連通該些第二非等孔徑貫孔214之下開口216至該些第一非等孔徑貫孔213之下開口216。故該些溝槽317可作為該黏晶材料250在該些第一非等孔徑貫孔213內填充部位之排氣通孔，使上述填充部位更容易固化成形。此外，更具體地，如第6及8圖所示，該模封膠體240係可填入至該些溝槽317並密閉該些第一非等孔徑貫孔213之下開口216，以避免該黏晶材料250之外露。在本實施例中，每一之該些第一非等孔徑貫孔213與該些第二非等孔徑貫孔214亦可由一上孔部與一下孔部組合，上孔部與下孔部之長度可為相當。
尤佳地，該些溝槽317係可為棋盤狀配置，有利於該模封膠體240由該晶片座211之周邊填滿該些溝槽317。如第8圖所示，在模封之後，該晶片座211之該下表面211B係被該些溝槽317內該模封膠體240分隔成複數個外露之小墊塊，可選用部分或全部之小墊塊如接指之下表面這般以銲料焊接至一外部印刷電路板，達到該晶片座211之表面接合。
以上所述，僅是本發明的較佳實施例而已，並非對本發明作任何形式上的限制，雖然本發明已以較佳實施例揭露如上，然而並非用以限定本發明，任何熟悉本項技術者，在不脫離本發明之技術範圍內，所作的任何簡單修改、等效性變化與修飾，均仍屬於本發明的技術範圍內。
100．．．無外引腳導線架式晶片封裝構造
110．．．無外引腳導線架
111．．．晶片座
112．．．接指
117．．．周邊缺口環
120．．．晶片
121．．．銲墊
130．．．銲線
140．．．模封膠體
150．．．黏晶材料
200．．．無外引腳導線架式晶片封裝構造
210．．．無外引腳導線架
211．．．晶片座
211A．．．上表面
211B．．．下表面
211C．．．垂直側面
212．．．接指
213．．．第一非等孔徑貫孔
213A．．．上孔部
213B．．．下孔部
214．．．第二非等孔徑貫孔
214A．．．上孔部
214B．．．下孔部
215．．．上開口
216．．．下開口
220．．．晶片
221．．．銲墊
222．．．背面
230．．．銲線
240．．．模封膠體
241．．．底部
250．．．黏晶材料
300．．．無外引腳導線架式晶片封裝構造
317．．．溝槽
第1圖：習知無外引腳導線架式晶片封裝構造之截面示意圖。
第2圖：依據本發明之第一實施例，一種避免晶片座剝落之無外引腳導線架式晶片封裝構造之截面示意圖。
第3A與3B圖：依據本發明之第一實施例，第2圖之無外引腳導線架式晶片封裝構造之在一第一非等孔徑貫孔與一第二非等孔徑貫孔之局部放大示意圖。
第4圖：依據本發明之第一實施例，該無外引腳導線架式晶片封裝構造之無外腳導線架在設置晶片之前之上視示意圖。
第5圖：依據本發明之第一實施例，該無外引腳導線架式晶片封裝構造之一第一非等孔徑貫孔與一第二非等孔徑貫孔之立體示意圖。
第6圖：依據本發明之第二實施例，另一種避免晶片座剝落之無外引腳導線架式晶片封裝構造之截面示意圖。
第7圖：依據本發明之第二實施例，該無外引腳導線架式晶片封裝構造之晶片座在模封之前之下表面示意圖。
第8圖：依據本發明之第二實施例，該無外引腳導線架式晶片封裝構造之晶片座在模封之後之下表面示意圖。
200．．．無外引腳導線架式晶片封裝構造
210．．．無外引腳導線架
211．．．晶片座
211A．．．上表面
211B．．．下表面
211C．．．垂直側面
212．．．接指
213．．．第一非等孔徑貫孔
214．．．第二非等孔徑貫孔
215．．．上開口
216．．．下開口
220．．．晶片
221．．．銲墊
222．．．背面
230．．．銲線
240．．．模封膠體
241．．．底部
250．．．黏晶材料

Claims (10)

  1. 一種避免晶片座剝落之無外引腳導線架式晶片封裝構造，包含：一無外引腳導線架，係具有一晶片座、複數個接指以及複數個貫穿該晶片座之第一非等孔徑貫孔與第二非等孔徑貫孔，其中該晶片座係具有一上表面與一下表面，該些第一非等孔徑貫孔係設於該晶片座之一中央區域，該些第二非等孔徑貫孔係排列在該些第一非等孔徑貫孔之周邊，並且每一之該些第一非等孔徑貫孔與該些第二非等孔徑貫孔係具有一在該上表面之上開口與一在該下表面之下開口，該上開口係小於該下開口；一晶片，係藉由一黏晶材料設置於該晶片座之該上表面，其中該黏晶材料係更嵌陷於該些第一非等孔徑貫孔內；複數個銲線，係電性連接該晶片至該些接指；以及一模封膠體，係形成於該晶片座之該上表面、密封該晶片與該些銲線並結合該些接指，該模封膠體係更填入於該些第二非等孔徑貫孔內，並且該晶片座之該下表面與該些接指之下表面係顯露在該模封膠體之一底部。
  2. 根據申請專利範圍第1項之避免晶片座剝落之無外引腳導線架式晶片封裝構造，其中每一之該些第一非等孔徑貫孔與該些第二非等孔徑貫孔係由一上孔部與一下孔部所組合，其中該下孔部之孔徑係大於該上孔部之孔徑，以使每一之該些第一非等孔徑貫孔與該些第二非等孔徑貫孔具有「凸」形截面。
  3. 根據申請專利範圍第2項之避免晶片座剝落之無外引腳導線架式晶片封裝構造，其中該黏晶材料係填充至該些第一非等孔徑貫孔之下孔部，該模封膠體係填充至該些第二非等孔徑貫孔之下孔部。
  4. 根據申請專利範圍第3項之避免晶片座剝落之無外引腳導線架式晶片封裝構造，其中該下孔部係較長於該上孔部。
  5. 根據申請專利範圍第4項之避免晶片座剝落之無外引腳導線架式晶片封裝構造，其中該上開口與該下開口係為分別由該上孔部與該下孔部所構成之不同直徑之圓形開口。
  6. 根據申請專利範圍第1項之避免晶片座剝落之無外引腳導線架式晶片封裝構造，其中該黏晶材料係為印刷塗佈之液態環氧膠體。
  7. 根據申請專利範圍第1、2或6項之避免晶片座剝落之無外引腳導線架式晶片封裝構造，其中該晶片座之該下表面係形成有複數個溝槽，其係連通該些第二非等孔徑貫孔之下開口至該些第一非等孔徑貫孔之下開口。
  8. 根據申請專利範圍第7項之避免晶片座剝落之無外引腳導線架式晶片封裝構造，其中該模封膠體係填入至該些溝槽並密閉該些第一非等孔徑貫孔之下開口。
  9. 根據申請專利範圍第8項之避免晶片座剝落之無外引腳導線架式晶片封裝構造，其中該些溝槽係為棋盤狀配置。
  10. 根據申請專利範圍第1至6項所述任一項之避免晶片座剝落之無外引腳導線架式晶片封裝構造，其中該晶片座係具有一垂直側面，以使該晶片座之該上表面與該下表面為周邊對齊。
TW100119285A 2011-06-01 2011-06-01 避免晶片座剝落之無外引腳導線架式晶片封裝構造 TWI409920B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100119285A TWI409920B (zh) 2011-06-01 2011-06-01 避免晶片座剝落之無外引腳導線架式晶片封裝構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100119285A TWI409920B (zh) 2011-06-01 2011-06-01 避免晶片座剝落之無外引腳導線架式晶片封裝構造

Publications (2)

Publication Number Publication Date
TW201250954A TW201250954A (en) 2012-12-16
TWI409920B true TWI409920B (zh) 2013-09-21

Family

ID=48139374

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100119285A TWI409920B (zh) 2011-06-01 2011-06-01 避免晶片座剝落之無外引腳導線架式晶片封裝構造

Country Status (1)

Country Link
TW (1) TWI409920B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW432643B (en) * 2000-01-12 2001-05-01 Advanced Semiconductor Eng Low pin-count chip package structure and its manufacturing method
TW200950015A (en) * 2008-05-30 2009-12-01 Powertech Technology Inc Leadless semiconductor package
TW201113999A (en) * 2009-10-14 2011-04-16 Advanced Semiconductor Eng Package carrier, package structure and process of fabricating package carrier

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW432643B (en) * 2000-01-12 2001-05-01 Advanced Semiconductor Eng Low pin-count chip package structure and its manufacturing method
TW200950015A (en) * 2008-05-30 2009-12-01 Powertech Technology Inc Leadless semiconductor package
TW201113999A (en) * 2009-10-14 2011-04-16 Advanced Semiconductor Eng Package carrier, package structure and process of fabricating package carrier

Also Published As

Publication number Publication date
TW201250954A (en) 2012-12-16

Similar Documents

Publication Publication Date Title
US7662672B2 (en) Manufacturing process of leadframe-based BGA packages
TWI408785B (zh) 半導體封裝結構
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US7579676B2 (en) Leadless leadframe implemented in a leadframe-based BGA package
JP2007503721A (ja) リバーシブル・リードレス・パッケージとその製造および使用方法
US9087816B2 (en) Semiconductor device and method of manufacturing the same
TWI485819B (zh) 封裝結構及其製造方法
US20090134504A1 (en) Semiconductor package and packaging method for balancing top and bottom mold flows from window
JP2014030049A (ja) 半導体装置
TWI533419B (zh) 封裝結構及其製造方法
KR20100069007A (ko) 반도체 패키지 및 그 제조 방법
TWI416637B (zh) 晶片封裝結構及晶片封裝方法
KR20140045461A (ko) 집적회로 패키지
TW201308548A (zh) 小基板多晶片記憶體封裝構造
TWI409920B (zh) 避免晶片座剝落之無外引腳導線架式晶片封裝構造
TWI387080B (zh) 四方扁平無引腳之半導體封裝結構及封裝方法
JP3968321B2 (ja) 半導体装置およびその製造方法
KR20140045248A (ko) 집적회로 패키지 제조방법
JP2013012567A (ja) 半導体装置
JP2013016851A (ja) 半導体装置の製造方法
KR100308899B1 (ko) 반도체패키지및그제조방법
TWI413232B (zh) 多晶片封裝結構
KR100390453B1 (ko) 반도체 패키지 및 그 제조방법
TWI627714B (zh) 導線架及晶片封裝結構
KR100379085B1 (ko) 반도체장치의봉지방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees