JP2007503721A - リバーシブル・リードレス・パッケージとその製造および使用方法 - Google Patents

リバーシブル・リードレス・パッケージとその製造および使用方法 Download PDF

Info

Publication number
JP2007503721A
JP2007503721A JP2006524720A JP2006524720A JP2007503721A JP 2007503721 A JP2007503721 A JP 2007503721A JP 2006524720 A JP2006524720 A JP 2006524720A JP 2006524720 A JP2006524720 A JP 2006524720A JP 2007503721 A JP2007503721 A JP 2007503721A
Authority
JP
Japan
Prior art keywords
package
semiconductor device
post
posts
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2006524720A
Other languages
English (en)
Inventor
イスラム、シャフィーデュル
アントニオ、ロマーリコ、サントス サン
Original Assignee
アドバンスド インターコネクト テクノロジーズ リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アドバンスド インターコネクト テクノロジーズ リミテッド filed Critical アドバンスド インターコネクト テクノロジーズ リミテッド
Publication of JP2007503721A publication Critical patent/JP2007503721A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84399—Material
    • H01L2224/844—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/84438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/84439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

半導体デバイス・パッケージは、パッケージの周辺に配置された複数のポストを有する導電性リード・フレームを含む。各ポストは、第１のパッケージ面に配置された第１の接触面と、第２のパッケージ面に配置された第２の接触面を有する。リード・フレームは、第２のパッケージ面に配置された複数のポスト延長部を含む。各ポスト延長部は、第２のパッケージ面に対向するポスト延長部の面に形成されたボンド・サイトを含む。半導体デバイス上の少なくとも１つのＩ／Ｏパッドは、ワイヤ・ボンディング、テープ自動化ボンディングまたはフリップ・フロップ法を使用して、ボンド・サイトにおいてポスト延長部へ電気的に接続されている。パッケージは、テーピングにより、またはこれによらずに予め形成されたリードを有するリードフレームを使用して組み立てられ、または部分的に腐食されたリード・フレームの使用を採用する。半導体デバイス・パッケージのスタックが形成される。

Description

（関連出願参照）
本願は、参考として本願に完全に組み込まれている米国仮特許出願番号第６０／４９７，８２９号（代理人整理番号１０２４５１−１００）、２００３年８月２６日出願の利益を主張する。
（発明の背景）
本発明は、半導体デバイス・パッケージに関する。一層詳しくは、本発明は、リバーシブル・リードレス半導体デバイス・パッケージおよびリバーシブル・リードレス半導体デバイス・パッケージを製造する方法に関する。
（関連技術）
半導体デバイス・パッケージに基づくリード・フレームにおいて、電気信号は、少なくとも１つの半導体デバイス（ダイ）とプリント回路板などの外部回路の間で導電性リード・フレームにより伝送される。リード・フレームは、複数のリードを含み、各リードは、内側リード端と外側リード端を有する。内側リード端は、ダイ上の入出力（Ｉ／Ｏ）パッドに電気的に接続され、また外側リード端は、外部回路に接続する端子を供給する。外側リード端がパッケージ本体の表面で終結する場合は、パッケージは「ノーリード」または「リードレス」パッケージとして知られる。外側リード端がパッケージ本体周辺を超えて延伸する場合は、そのパッケージは「リードつき」と呼ばれる。よく知られたノーリード・パッケージの例には、正方形パッケージ本体の底部周辺に配置された４組のリードを有するカッド・フラット・ノーリード（ＱＦＮ）パッケージおよびパッケージ本体底部の対向側面に沿って配置された２組のリードを有するデュアル・フラット・ノーリード（ＤＦＮ）パッケージが含まれる。
カッド・フラット・ノーリード（ＱＦＮ）パッケージを製作する方法は、ＭｃＬｅｌｌａｎ他への米国特許第６，４９８，０９９号に開示されており、これは、その全体が本願に参考として組み込まれている。このＭｃＬｅｌｌａｎ他への特許において、導電性基板の第１の側は、サポート・パッドと内側リード端を定義するために部分的に腐食されている。半導体デバイスがこの部分的に定義されたサポート・パッドに接着され、またワイヤ・ボンドなどにより部分的に定義された内部リード端に電気的に相互接続されている。これら半導体デバイス、部分的に定義されたサポート・パッド、部分的に定義された内側リードおよびワイヤ・ボンドは、それから高分子成型樹脂のカプセルに入れられる。導電性基板の対向する第２の側は、それから腐食され、サポート・パッドと内側リード端を電気的に絶縁し、外側リード端を定義する。
ＯＦＮパッケージを製作するもう１つの方法は、共有の米国特許出願番号第１０／１３４，８８２号、２００２年４月２９日出願に開示され、これは、本願にその全体が参考として組み込まれている。
半導体パッケージの断面高さ（厚み）を最小化して、移動、無線および医療の適用での進歩を容易にする願望が半導体パッケージング業界に存在する。現在の需要は、サブ・ミリメートルのレベルの断面高さを有するパッケージについてである。処理能力と速度の増大への必要もまた、所与の面積に当てはめられるダイの数の増加（すなわち、ダイ密度の増加）と、ダイの間の電気的パスの長さの短縮への要求を生み出した。
ダイ密度の増加と電気的パス長さの短縮の需要に対する１つの解決方法は、単一パッケージの内部に多数のダイを積み重ねることである。ワイヤ・ボンドを有する絶縁層／インターポーザおよび／または共通のリード・フレームに電気的に接続するために使用されるフリップ・チップ・ダイ接続により、ダイが分けられている。しかしながら、この解決方法には、欠点がある。第１に、積み重ねたダイを有するパッケージは、少なくとも部分的には、パッケージ内の電気接続の増大およびダイの間に配置される絶縁層／インターポーサの必要により、パッケージの組立てを複雑にする。パッケージの組立て中になにか故障が起れば、スタック内のすべてのチップを含むパッケージ全体が救出不可能になる。第２に、積み重ねたダイを電気的に接続するためにワイヤ・ボンディング処理を使用した場合、スタックの最上部のダイのサイズを十分にとって、底部のダイに十分な周辺スペースを供給して、底部のダイをワイヤ・ボンディングできるようにしなければならない。言い換えれば、最上部のダイは、底部のダイよりも小さくなければならない。最後に、単一のパッケージ内に２つまたはそれ以上のダイを積み重なることは、カプセルに入れたパッケージの厚みを増加させて、電力管理と熱の漏洩の問題を生じる。
こうして、ダイ密度の増加およびダイの間の電気的パスの短縮を可能にするとともに、断面を減少した半導体デバイス・パッケージへの需要が残っている。
上述およびその他の要求は、第１のパッケージ面、この第１のパッケージ面に対向する第２のパッケージ面、第１および第２のパッケージ面の間に広がるパッケージ側面の一部分を形成する成型化合物を含む半導体デバイス・パッケージにより満たされる。半導体デバイスおよび導電性リード・フレームは、少なくとも部分的にこの成型化合物により覆われている。導電性リード・フレームは、パッケージの周辺に配置された複数のポストを含み、また第１のパッケージ面に配置された第１の接触面および第２のパッケージ面に配置された第２の接触面を有する。半導体デバイスは、複数のポストの中心に位置している。リード・フレームもまた、第２のパッケージ面に配置された第３の接触面を各々有する複数のポスト延長部を含む。これら複数のポスト延長部は、複数のポストから半導体デバイスに向かって延伸している。各ポスト延長部は、第２のパッケージ面に対向するポスト延長部の面上に形成されるボンド・サイトを含む。半導体デバイスの少なくとも１つのＩ／Ｏパッドは、ボンド・サイトにおいてポスト延長部に電気的に接続されている。
１つの実施例において、少なくともＩ／Ｏパッドの１つは、ボンド・サイトに接着またはテープ接着されている。他の実施例において、少なくともＩ／Ｏパッドの１つは、ボンド・サイトに直接に電気的に接続されて、フリップ・フロップ・タイプの接続を形成する。半導体デバイス・パッケージは、４つのパッケージ側面を有し、この４つのパッケージ側面の２つの間に配置された複数のリードを有する。代わりに、半導体デバイス・パッケージは、４つのパッケージ側面を有し、これら４つのパッケージの全ての間に配置された複数のリードを有する。他の実施例においては、半導体デバイス・パッケージのスタックが形成される。
他の面において、半導体デバイス・パッケージの製造に使用する方法は、（ａ）１つの導電性物質から複数のポストを形成し、半導体デバイス・パッケージの所定の断面高さに等しい高さをこの複数のポストが有し、複数のポストの各ポストが所定のパッケージ側面に位置する側面を有し、（ｂ）複数のポストにより定義される中央領域に１つの半導体デバイスを配置し、半導体デバイスは、そこに配置される複数のＩ／Ｏパッドを含み、（ｃ）複数のポストから突出する関連導電性ポストの延長部に複数のＩ／Ｏパッドを電気的に接続し、（ｄ）ダイ、複数のポストおよびポスト延長部の少なくとも一部分を成型化合物により被覆することとを含む。
Ｉ／Ｏパッドをボンド・サイトに電気的に接続することは、Ｉ／Ｏパッドをボンド・サイトにワイヤ・ボンディングまたは直接に電気的に接続して、フリップ・フロップ・タイプの接続を形成することを含む。各ポストの一端の接触面は、隣接する半導体デバイス・パッケージの接触面に直接に電気的に接続される。
１つの実施例において、複数のポストを形成することは、半導体デバイス・パッケージの所定の断面高さに等しい断面高さを有する導電性物質のシートを選択し、およびこのシートを選択的に除去してポストを形成することを含む。他の実施例において、複数のポストを形成することは、半導体デバイス・パッケージの所定の断面高さよりも大きい断面高さを有する導電性物質のシートを選択し、およびこのシートを選択的に除去して導電性物質の基板部分にポストを形成することを含む。この実施例において、この方法は、更に、成型化合物によりダイおよびポストおよびポスト延長部を被覆した後に導電性物質の基板部分を除去することを含む。
１つまたはそれ以上の本発明の実施例を添付図面と下記の説明に提示する。本発明の他の特徴と目的は、この説明と図面および特許請求の範囲から明らかになる。
図１および図２を参照すると、１つのカッド、ノーリード、ワイヤ・ボンドされた半導体デバイス・パッケージが示されている。半導体デバイス・パッケージ１０は、パッケージ底面１２、このパッケージ底面１２に対向するパッケージ上面１４、パッケージ底面１２とパッケージ上面１４の間に延伸するパッケージ側面１６を有する。成型化合物１８により種々のパッケージ面が部分的に形成され、成型化合物１８は、半導体デバイス（ダイ）２０および導電性リード・フレーム２２の部分を被覆する。導電性リード・フレーム２２は、複数のリード２３を含む。各リード２３は、パッケージの周辺に配置されたポスト２４を含む。各ポスト２４は、パッケージ上面１４に配置された第１の接触面２６と、パッケージ底面１２に配置された第２の接触面２８を有する。ダイ２０は、複数のポスト２４により形成された中央領域に位置するダイ・サポート・パッド３０に取り付けられている。各リード２３は、またポスト延長部３２を含み、パッケージ底面１２に配置された接触面３４を有する。各ポスト延長部３２は、関連ポスト２４からダイ２０に向かって延伸し、ポスト２４およびポスト延長部３２により、ダイ２０を受ける窪みを形成する。各ポスト延長部３２は、パッケージ底面１２に対向するポスト延長部３２の面に形成されたボンド・サイト３６を含む。図示の実施例において、ボンド・サイト３６は、ワイヤ４０を介してダイ２０で関連の入出力Ｉ／Ｏパッド３８に電気的に接続されている。
互いに他からおよびダイ・パッド３０からリード２３を電気的に絶縁するために、リード２３は、互いに他からおよびダイ・パッド３０から間隔をあけている。ダイ・パッド３０の四隅の各々から延伸しているのは、タイ・バー４２で、その一端から延伸する突出を有する全体的にまっすぐな棒として示されている。タイ・バー４２は、成型化合物１８でダイ・パッド３０を固定する作用をする。
図示の実施例において、リード・フレーム２２は、パッケージ１０の４つの側面の各々に配置された３つのリード２３を含む。しかしながら、リード２３の数と配置は、特定の適用の必要により修正され得ることが理解される。たとえば、デュアル・ノーリード半導体パッケージに使用するために、リード・フレーム２２は、パッケージの対向する側に配置された２組のリード２３を含む。
図２に５０で示すように、パッケージ１０は、封入されるダイ２０よりも典型的に数倍大きい断面高さを供給する。たとえば、約０．２ミリメートル（ｍｍ）の断面高さ（５２で示す）について、パッケージ断面高さ５０は、約０．５ｍｍであり、約０．１ｍｍの断面高さ（５４で示す）を有するポスト延長部３２、ダイ・サポート・パッド３０およびタイ・バー４２を有する。ダイ２０と約０．０２５ｍｍのダイ・サポート・パッド３０の間の接着物質の層を計算して、ボンド・ワイヤ（５６で示す）を受けるためにダイ２０の上方に約０．１７５ｍｍが残っている。ポストの断面高さは、パッケージの断面高さ５０（約０．５ｍｍ）に等しく、ボンド・サイトに関係するポストの断面高さ（５８で示す）は、約０．４ｍｍである。全体的に、パッケージ１０は、ダイ２０の断面高さ５２よりも約２．５倍大きい断面高さを有する。
図３に示すように、各リード２３の一部分がパッケージ１０の底面１２に露出している。リード２３の露出部分は、各ポスト２４の接触面２８およびポスト延長部３２の接触面３４を含む。図４に示すように、各リード２３の接触面２８は、パッケージ１０の上面１４に露出している。図３と図４を比較すれば、各ポスト２４の接触面２８とポスト延長部３２の接触面３４の両方を含む底面１２の合計接触面領域は、上面１４における接触面２６よりもおおきい。パッケージ１０は、プリント回路板、他の半導体デバイス・パッケージまたはテスト・デバイスなどの外部回路に対して、接触面２６，２８または３４のいずれかおよび／またはポスト２４の露出側面６０（図２）において、電気的に接続されている。電気信号は、各Ｉ／Ｏパッド３８、ワイヤ４０、ポスト延長部３２およびポスト２４を介してダイ２０と外部回路の間で伝送される。
リード・フレーム２２の設計により、標準的なＱＦＮ組立てと仕上げに使用されるのと同一の設備を使用してパッケージ１０を組み立てることが可能になる。たとえば、テーピングつきまたはテーピングなしで予め形成されたリードを有するリード・フレームを使用して、パッケージ１０を組み立てることができるし、または部分的に腐食されたリード・フレームを使用して、基板を部分的に腐食してリード２３を定義し、基板を除去してカプセル化の後にリードを形成する。これらの方法の各々は、本願で後に議論する。
図５を参照して、予め形成されたリード２３を有するリード・フレーム２２を採用する方法を用いて、種々の組立て段階での半導体デバイス・パッケージ１０を示す。図５ａは、３つの相互接続されたリード・フレーム２２の平面図であり、図５ｂから図５ｊは、種々の組立て段階の相互接続されたリード・フレーム２２の断面立面図である。図５に示すように、１つよりも多いリード・フレームが好ましくは部分的に接続されて、パッケージ１０の同時組立てを可能にしている。代わりに、パッケージ１０を個別に組み立てても良いことが理解される。
リード・フレーム２２は、適当な導体のシートから形成され、好ましくは銅または銅を主成分とする合金である。銅を主成分とする合金とは、その物質が重量で５０％以上の銅を含むことを意味する。リード・フレーム２２を構成する導電物質のシートは、パッケージ１０の望ましい断面高さに等しい断面高さを有する。
サポート・パッド３０、リード２３およびタイ・バー４２を含むリード・フレーム２２の特性は、型押し、化学腐食、レーザー・アブレーションなど、いずれか公知の方法を使用して形成できる。これらの特性の各々において形成された種々の窪みは、好ましくは化学腐食またはレーザ・アブレーションのような制御された減算処理を使用して形成される。たとえば、ポスト２４の接触面２６を形成することを目的とする各面は、化学レジストでコートされ、ポスト延長部３２、ダイ・サポート・パッド３０およびタイ・バー４２の希望する厚さ（すなわち、断面高さ）に対して、残りの表面下の厚みを減らすのに有効な時間の間、残りの面を適当な腐食剤に露出しても良い。これらの構造の目的のため上面は、それから化学レジストによりコートされて、リード２３、サポート・パッド３０およびタイ・バー４２以外の物質を除去するのに有効な時間に、残りの表面が腐食剤に露出される。
図５ｃを参照すると、リード・フレーム２２が形成された後に、ポスト延長部３２のボンド・サイト３６は、ボンド・ワイヤとの接着を容易にする物質でメッキされる。たとえば、金のボンド・ワイヤを使用する場合、ボンド・サイト３６は、金でメッキされる。代わりに、リード・フレーム２２全体をメッキしてもよく、特定の適用または使用されるボンド・ワイヤのタイプによっては、メッキを実行しなくてもよい。
図５ｄを参照すると、ワイヤ・ボンディングの準備において、ポスト２４の底部接触面２８、ポスト延長部３２の接触面３４、ダイ・サポート・パッド３０の底面が面７０に固定される。図示の実施例において、面７０は、接着テープ上に形成され、実質的に共通平面の接触面２８と３４およびダイ・サポート・パッド７３の底面に接触し固定する。
図５ｅを参照すると、次にダイ２０が、ハンダ、エポキシ、両面接着テープなどいずれか便利な公知の方法により、サポート・パッド３０に固定される。ダイ２０がサポート・パッド３０に固定された後に、ダイ２０のＩ／Ｏパッド３８とそれぞれのリード２３のボンド・サイト３６との間にワイヤ４０が個別に接続される。
図５の方法を使用してパッケージを組立て中に、ポスト延長部３２は、ダイ・パッド・サポート３０により面７０に固定されているので、ボンド・サイト３６へのワイヤ４０の正確なハンダ付けが可能になり、結果として、パッケージ１０の組立ての欠陥を減少させる。その上、ポスト延長部は、その全長に沿って面７０により支持されているので、本発明は、先行技術のリードで可能であったよりも一層広い多様性の接着方法とワイヤ物質を可能にした。たとえば、超音波接着を用いて遂行するワイヤ・ボンディングが可能であり、そこでは圧力と超音波振動バーストの組合せが加えられて、金属冷間溶接、熱圧着を形成し、そこで圧力と高められた温度が加えられて溶接を形成し、または超音波振動バーストが加えられて溶接を形成する。接着に使用されるワイヤ４０のタイプは、好ましくは金、金を主成分とする合金、アルミニウムまたはアルミニウムを主成分とする合金である。ワイヤ・ボンディングの代わりとして、テープ自動化ボンディング（ＴＡＢ）も使用される。
図５ｇを参照すると、ワイヤ・ボンディングの完了後に、ダイ２０、リード・フレーム２２およびボンド・ワイヤ４０は、成型化合物１８で被覆される。成型化合物１８は、転写また射出成型加工などいずれか便利な技法を使用して塗布される。成型化合物は、電気絶縁物質であって、好ましくは約１５０℃から約３００℃の間の範囲の流れ温度を有するエポキシのような高分子成型樹脂である。成型化合物１８は、低温熱ガラス合成物でもある。成型化合物１８の塗布中に、ポスト２４とポスト延長部２４が面７０に固定されているので、リード２３の間の間隔が維持される。
図５ｈを参照すると、コーティングの後で、相互接続されたパッケージ１０が面７０から分離されて、接続面２８と３４は、外部電気回路との電気接続を容易にする物質でメッキされる。リード・フレーム２２全体が予めメッキされている場合は、接続面２８と３４のメッキは、不必要である。
取り付けられたパッケージ１０は、図５ｉに示すように、それからブレードによる鋸引き、ウォータ・ジェットなどにより単独にされる。単独化の後で、全てのポスト２４の側面６０が露出される。
パッケージ１０は、望みにより底面１２および／または上面１４の接触面２６，２８および／または３４を使用して、プリント回路板、他のパッケージまたはいずれか他の外部回路に電気的に接続でき、こうしてパッケージ１０は、完全に可逆的である。つまり、図５ｊに示すように、パッケージ１０は、直立位置でダイ２０に装着できるし、また逆にしてダイ２０に装着することもできる。パッケージ１０の可逆性は、第１０の表面を上または下にすることを要する複数の適用の間で、いずれかのダイ２０またはパッケージ１０を再設計する必要を軽減する。上面１４と下面１２の接触面２６，２８および３４も、複数のパッケージ１０がスタックされて、チップ密度は、増加できるようにする。その上、接触面２６，２８または３４のいずれか、または側面６０は、パッケージ１０の電気機能をテストするため、または外部回路へのパッケージ１０の電気接続をテストするテスト・ポイントとして使用できる。側面６０も、プリント回路板にパッケージ１０を表面装着するときに、プリント回路板上のパッドとの正しい整列を確認する可視インジケータとして作用する。
図６を参照すると、部分的に腐食されたリード・フレームを採用する方法を用いた組立ての種々の段階での半導体デバイス・パッケージ１０が示されている。図６ａは、リード・フレーム２２の先駆体７２の平面図であり、図６ｂは、リード・フレーム先駆体７２の立面断面図である。好ましくは複数のリード・フレーム先駆体７２が接続されて、同時組立てができるようになっている。考えられるのは、代わりに、リード・フレーム先駆体７２を個別に組み立てることができることである。
リード・フレーム先駆体７２は、いずれか適当な導体のシートから形成され、好ましくは銅または銅を主成分とする合金である。銅を主成分とする合金という言葉で、重量で５０％よりも多い銅を含む物質を意味する。リード・フレーム先駆体を形成する導電物質のシートは、パッケージ１０の望ましい断面高さよりも大きい断面高さを有する。
各リード・フレーム先駆体７２に形成される種々の機能は、好ましくは、化学腐食またはレーザ・アブレーションなどの制御された減算的加工を使用して形成される。たとえば、ポスト２４の接触面２６を形成しようとする各面は、化学レジストでコートされ、残りの表面の下の厚さを減らすのに効果的な時間だけ、適当な腐食剤に残りの面を露出して、ボンド・サイト３６に対するポスト２４の望ましい断面高さが達成されるようにする。次に、ポスト延長部３２、ダイ・サポート・パッド３０およびタイ・バー（図示なし）が化学レジストでコートされ、基板７６を形成する残りの物質の上面７４に対するポスト２４、ポスト延長部３２、サポート・パッド３０およびタイ・バー(図示なし)の望ましい断面高さを供給するのに充分な量の物質を除去するの効果的な時間だけ、残りの面が腐食剤に露出される。この処理は、部分的に形成されたポスト２４、ポスト延長部３２およびサポート・パッド３０を結果し、これら全ては基板７６から延伸している。
図６ｃを参照すると、ポスト延長部３２のボンド・サイト３６は、ワイヤ・ボンディングを容易にする物質でメッキされている。たとえば、金のボンド・ワイヤが使用される場合は、ボンド・サイトは、金でメッキされる。
図６ｄを参照すると、ハンダ、エポキシ、両面接着テープなどいずれか便利な方法を使用して、ダイ２０がサポート・パッド３０の隣に固定されている。ダイ２０がサポート・パッド３０に固定された後に、図６ｅに示すように、ワイヤ４０がダイ２０のＩ／Ｏパッド３８と各リードのボンド・サイト３６の間に個別に接続される。
図６の方法において、ポスト延長部３２は、１つの共通面、基板７６からダイ・サポート・パッド３０に沿って延伸し、こうしてワイヤ４０のボンド・サイト３６への正確な接着を可能にしている。結果として、パッケージの組立てにおける欠陥が減少している。その上、ポスト延長部３２は、それらの全長に沿って基板７６により支持されているので、先行技術の設計で可能であるよりも一層広い多様性の接着方法とワイヤ物質を使用できる。たとえば、ワイヤ・ボンディングは、超音波接着を使用して遂行でき、そこでは圧力と超音波振動バーストの組合せが加えられて、金属冷間溶接、熱圧縮接着が形成され、そこで圧力と高められた温度の組合せが加えられて溶接を形成し、または圧力と高められた温度と超音波振動バーストが加えられたサーモソニック・ボンディングを形成する。接着に使用されるワイヤのタイプは、好ましくは金、金を主成分とする合金、アルミニウムまたはアルミニウムを主成分とする合金から作られる。ワイヤ・ボンディングに代わるものとして、テープ自動化ボンディング（ＴＡＢ）が使用される。
図６ｆを参照すると、ワイヤ・ボンディングを完了した後に、ダイ２０、リード・フレーム先駆者７２およびボンド・ワイヤ４０は、成型化合物１８により被覆される。成型化合物１８は、転写または射出成型加工など、いずれか便利な技法を使用して塗布できる。成型化合物１８は、電気絶縁物質であって、好ましくは、エポキシのような高分子成型樹脂であって、約１５０℃から約３００℃の流れ温度を有する。成型化合物１８は、また低温熱ガラス合成物である。
リード・フレーム先駆体７２を成型化合物１８でカプセル化した後に、基板物質７６は、化学腐食またはレーザ・アブレーションなどの制御された減算的処理を使用して除去される。このステップの結果を図６ｇに示す。基板物質７６の除去は、接触面２８と３４およびダイ・パッド３０の底面およびタイ・バー（図示なし）を生成する。これらの面は、外部回路への電気接続を容易にするためにメッキされる。また、図６ｈに示すように、外部回路との電気接続を容易にするために、ハンダ・ボール７８が接触面２８および／または接触面３４へ付けられる。
付けられたパッケージ１０は、それからブレードによる鋸引き、ウォータ・ジェットなどにより、図６ｉに示すように個別にされる。個別化の後に、全てのポスト２４の側面６０が露出される。この結果のパッケージ１０は、図５を参照して説明した方法から結果するものと同一である。このパッケージは、ダイ２０により真直ぐな位置に装着できるし、または図６ｊに示すように、このパッケージを反転させて、ダイ２０により逆に装着することもできる。
図７と図８を参照すると、カッド、ノーリード、フリップ・フロップ半導体デバイス・パッケージが示されている。図７のパッケージ１００は、パッケージ１００のダイ２０がフリップ・フロップの方法を使用してリード・フレーム１０２に接続され、結果として、ダイ・サポート・パッド３０またはタイ・バー４２が１つも利用されていないことを除けば、図１と図２に示したパッケージ１０と実質的に類似している。サポート・パッド３０およびバー４２を除去することにより、リード・フレーム２１２をフリップ・フロップ１００のためにリード・フレーム１０２に修正すれば、図１と図２のリード・フレーム２２がフリップ・フロップおよびワイヤ接着されたパッケージ１０および１００の両方のために使用できることが理解される。
図８に５０で示すように、パッケージ１００は、断面高さを供給し、これは典型的に封入されたダイ２０の厚さよりも数倍大きい。たとえば、約０．２ミリメートル（ｍｍ）のダイ断面高さ５２について、パッケージ断面高さは、約０．５ｍｍであり、約０．１ｍｍの断面高さを有するポスト延長部３２が付いている。リフロー後に約０．０７５ｍｍのダイ２０とボンド・サイト３６の間のボンド高さを計算すると、５６に示すように、約０．１２５ｍｍダイ２０の上方に残っている。ポスト２４の断面高さは、パッケージ１００の断面高さ５０（０．５ｍｍ）に等しく、ボンド・サイト３６に対するポスト２４の断面高さ５８は、約０．４ｍｍである。全体的にパッケージ１００は、ダイの断面高さ５２よりも、約２．５倍高い断面高さを有する。
図９は、カッド、ノーリード、フリップ・フリップ半導体デバイス・パッケージのもう１つの実施例を示し、１１０で示される。パッケージ１１０は、ダイ２０の片側がパッケージ１１０のパッケージ上面１４に露出しているほかは、パッケージ１００（図８）と同一である。ダイ２０をパッケージ上面１４で露出することは、ダイ２０の中の熱を制御するのに有益であって、一層薄い断面高さを可能にする。たとえば、ダイ２０にとって、約０．２ミリメートル（ｍｍ）断面高さ５６は、約０．４ｍｍであって、約０．１ｍｍの断面高さ５４を有するポスト延長部３２が付いている。０．４ｍｍのパッケージ１１０断面高さ５０は、ダイ２０とリフロー後のボンド・サイト３６との間の約０．０７５ｍｍに相当する。ポスト２４の断面高さは、パッケージ１１０の断面高さ（約０．４ｍｍ）に等しく、ボンド・サイト３６に対するポスト２４の断面高さ５８は、約０．３ｍｍである。全体的に、パッケージ１１０は、ダイ２０の断面高さ５６よりも２倍以上大きい断面高さを有する。
図１０および図１１は、それぞれパッケージ１００の上面図および底面図を示す。図１０に示すように、各リード２３の接触面２８は、パッケージ１０の上面１４に露出している。図１１に示すように、各リード２３の一部分は、パッケージの底面１２に露出している。リード２３の露出部分は、各ポスト２４の接触面と、ポスト延長部３２の接触面３４を含む。オプションとして、各ポスト延長部３２は、ダイ・パッド３８の間の細かいピッチを有するダイとともに使用するように、ポスト延長部３２とダイ２０の間に延伸するインターポーザ１０８を含むように形成される。
図８および図９のパッケージ１００および１１０の製造方法は、図５および図６を参照して説明したものに類似しており、主要な例外は、図５および図６に示すようにサポート・パッドに取り付けられて、ボンド・サイト３６にワイヤ・ボンドまたはテープ接着されるのではなく、図８および図９に示すように、ダイ２０がボンド・サイト３６へ直接に電気的に接続されることである。「直接」電気的に接続するという言葉で、相互接続は、仲介のワイヤ・ボンドまたはテープ自動化ボンディング・テープなしであることを意味する。適当な付属品には、金、錫および鉛からなるグループから選択された主成分によるハンダが含まれる。
図１２を参照すると、予め形成されたリード２３を有するリード・フレーム１０２を採用する方法を用いた組立ての種々な段階における、半導体デバイス・パッケージ１００が示されている。図８のパッケージ１００が示されているが、図１２を参照して説明される方法は、同様に図９のパッケージ１１０に適用できる。図１２ａは、リード・フレーム１０２の平面図であり、図１２ｂは、リード・フレーム１０２の立面断面図である。図１２に示すように、１つよりも多いリード・フレーム１０２が部分的に相互接続されて、同時組立てを可能にしている。代わりに、リード・フレーム１０２を個別に組み立てることが考えられる。上記の図５を参照して説明した方法を用いて、ダイ・サポート・パッドまたはタイ・バーを形成せずに、リード・フレーム１０２を形成できる。
図１２ｃを参照すると、ダイ２０をリード２３に接着する準備において、ポスト２４の第２の接触面２８とポスト延長部３２の接触面３４が面７０に固定される。図示の実施例においては、面７０は、接着テープに形成され、接着テープは、実質的に共通平面の接触面２８と３２を接触させ固定する。
図１２ｄを参照すると、ダイ２０のＩ／Ｏパッド３８は、適当な方法を用いてボンド・サイト３６に電気的に接続される。ポスト延長部３２は、それらの全長に沿って面７０により支持され、ボンド・サイト３６の共平面性を確実にしている。ボンド・サイトの共平面性が確保されたので、フリップ・フロップ・ボンドの正確性が増し、したがって、製造上の不良の機会は、減少する。
Ｉ／Ｏパッド３８をそれらの関連ボンド・サイト３６に電気的に接続してから、ダイ２０とリード・フレーム１０２は、図１２ｅに示すように、成型化合物１８により被覆される。成型化合物１８は、転写または射出成型加工など、いずれか便利な技法を用いて塗布される。成型化合物１８は、電気絶縁物質であって、好ましくは、エポキシなどの高分子成型樹脂であり、約１５０℃から約３００℃の間の範囲内の流れ温度を有する。成型化合物１８は、低温熱ガラス合成物でもある。成型化合物１８の塗布の間、リード２３の間隔は、それらが面７０に固定されているので、維持される。ダイ２０とリード・フレーム１０２がコートされた後に、相互接続されたパッケージ１００が面７０から分離される（たとえば、テープは除去される）。
図１２ｆを参照すると、接続面２８と３４は、外部電気回路との電気接続を容易にする物質によりメッキされる。リード・フレーム１０２全体が予めメッキされている場合は、接続面２８と３４のメッキは、不必要である。
取り付けられたパッケージ１００は、それからブレードによるのこ引き、ウォータ・ジェットなどにより図１２ｇに示すように個別化される。個別化の後で、各ポストの側面が露出される。
接触面２６，２８，３４は、希望により上面１４または底面１２の接点を使用して、プリント回路板、他のパッケージまたはいずれか他の外部回路にパッケージ１００が電気的に接続できるようにし、パッケージ１００を完全に可逆的なものにする。つまり、パッケージ１００は、真直ぐな位置でダイ１００に装着できるし、反転して図１２ｈに示すようにダイ１００に逆に装着することもできる。ダイ２０に面を上にするか、または下にすることを要求する適用の間で、いずれかのダイ２０またはパッケージ１００を再設計する必要をこれは軽減する。上面１４と底面１２の接点パッド２６，２８，３４も、複数のパッケージ１００をスタックできるようにして、チップ密度の増加を供給する。ポスト２４の側面６０は、パッケージの電気機能をテストするため、または外部回路に対するパッケージ１００の電気接続をテストするためのテスト・ポイントとして使用できる。側面６０も、パッケージ１００をプリント回路板へ表面装着するときに、プリント回路板上でパッドとの正しい位置あわせを確保する可視インジケータとして作用する。
図１３を参照すると、部分的に腐食されてリード・フレームを採用する方法を用いた組立ての種々の段階における半導体デバイス・パッケージ１００が示されている。図８のパッケージ１００が示されているが、図１２を参照して説明する方法が図９のパッケージ１１０にも同様に適用できる。図１３ａは、リード・フレーム１０２の先駆体１１４の平面図であり、また図１３ｂは、リード・フレーム先駆体１１４の立面断面図である。複数のリード・フレーム先駆体が好ましくは部分的に接続されて、同時組立てを可能にしている。代わりに、リード・フレーム先駆体１１４を個別に組み立てることもできることが考えられる。リード・フレーム先駆体１１４は、ダイ・サポート・パッドまたはタイ・バーを形成せずに、上記に図６を参照して説明した方法を用いて形成できる。
図１３ｃを参照すると、ダイ２０のＩ／Ｏパッドは、従来の方法を用いてボンド・サイト３６に電気的に接続されている。ポスト延長部２４は、それらの全長に沿って基板物質７６により支持されて、それによりボンド・サイト３６の共平面性を確保している。ボンド・サイト３６の共平面性が確実であるので、フリップ・フロップ・ボンドの正確性は、増加し、製造欠陥の機会は、減少する。
Ｉ／Ｏパッド３８がそれらの関連ボンド・サイト３６に電気的に接続された後に、ダイ２０とリード・フレーム先駆体１１４は、図１３ｄに示すように、成型化合物１８によって被覆される。成型化合物１８は、転写または射出成型加工など、いずれか適当な技法により塗布される。成型化合物１８は、電気絶縁物質であって、好ましくは、エポキシなどの高分子成型樹脂であって、約１５０℃から約３００℃の間の流れ温度を有する。成型化合物１８は、低温熱ガラス合成物である。
ダイ２０およびリード・フレーム先駆体１１４を成型化合物１８で被覆した後に、化学腐食またはレーザ・アブレーションなどの制御された減算法処理を使用して、基板物質７６が除去される。基板物質７６の除去は、図１３ｅに示すように、接触面２８と３４を生成する。これらの面は、外部回路への電気接続を容易にするためにメッキされる。また、図１３ｆに示すように、電気接続を容易にするために、ハンダ・ボール７８が面２８および／または面３４に付けられる。
取り付けられたパッケージ１００は、それからブレードによる鋸引き、ウォータ・ジェットなどにより図１３ｇに示すように個別にされる。個別化の後に、各ポスト２４の側面６０が露出される。
結果として得られたパッケージ１００は、図９を参照して説明した方法から結果するものと同一である。パッケージ１００は、真直ぐな位置でダイ２０に装着しても良く、またはパッケージを反転して、図１３ｈに示すように、ダイに逆に装着しても良い。
図１から図１０の実施例において、上面１４と底面１２の両方における面２６，２８，３４の利用可能性により、複数のパッケージがスタックされてチップ密度を増大させることが可能になった。図１４に示すように、各パッケージ１００の接触面２６，２８および／または３４を隣接するパッケージ１００の対応する接触面２６，２８および／または３４に直接に電気的に接続して、スタックを形成できる。適当な付属品には、金、錫および鉛からなるグループから選択された主成分を有するハンダが含まれる。パッケージ１００は、直接に電気的に接続されているので、ダイ２０の間の電気的パスは、最小に保たれる。パッケージ１００は、図１４に示すように真直ぐにダイ２０と配置されても良く、または図１５に示すようにダイ２０と逆に配置されても良い。代わりに、図１６に示すように、１つのパッケージ１００の接触面２６または２８を隣接するパッケージ１００の同一接触面２６または２８に直接に電気的に接続することにより、交互に上面から上面および底面から底面への方式で、パッケージがスタックされるようにする。図１４から図１６に示すパッケージ１００は、例示の目的のためであり、本願に説明された実施例は、いずれも同じ方法でスタックできる。
スタックの断面を減少させるために共通パッケージにスタックされたチップを採用する、従来のチップ密度増加方法と比較して、本願に説明されたパッケージのスタックは、同様なチップ密度を供給すると同時に、スタックの組立ての複雑さを減少させる。複雑さの減少は、少なくとも部分的には、共通パッケージにダイをスタックするときに使用される絶縁層／インターポーザーの除去による。更に、本発明のパッケージは、上面１４、底面１２または側面１６からテストする能力を供給する。これは、スタックのどのパッケージが故障しているかを識別することができる顕著な利点を提供する。いずれかのパッケージが不良であることが発見されれば、個別のパッケージとそのチップを除去することができ、こうして共通パッケージの多数のチップの処分を必要とする先行技術のパッケージに関連する浪費を削減できる。最後に、パッケージと同じ断面高さを有しまたパッケージ側面の部分を形成するリードの結果として、本発明のパッケージは、先行技術の配置で可能のものを超えて増大した熱消失を提供する。
本発明は、減少された断面のパッケージを供給し、単独でも使用できるし、チップ密度の増加が求められている場合は、スタックすることもできる。パッケージの底面および／または上面のいずれかの接触面を使用して、このパッケージをプリント回路板、他のパッケージまたはいずれか他の外部回路に電気的に接続でき、このパッケージを完全に可逆的のものにできる。つまり、このパッケージを真直ぐな位置でダイに装着できるし、このパッケージを反転して、逆にダイに装着することもできる。このパッケージの反転可能性は、ダイの表面を上または下にすることを要する適用の間で、いずれかのダイまたはパッケージを再設計する必要を軽減する。
本発明のパッケージは、標準的なＱＦＮ組立ておよび仕上げに使用されるのと同一の設備を使用して組立て可能であり、予め形成されたリードを有するリード・フレームを使用して、または部分的に腐食されたリード・フレームを使用して組立てができる。このパッケージは、ワイヤ・ボンディング、テープ自動化ボンディング、またはフリップ・チップ法を使用して、これら種々の方法の各々の間で僅かだけ修正したリード・フレームにより、組み立てることができる。
本発明の多数の実施例を説明してきた。しかしながら、本発明の精神と範囲から離れることなく種々の修正をなし得ることを理解すべきである。したがって、他の実施例は、特許請求の範囲内にある。
本発明は、上記の詳細な説明を添付図面とともに理解するときに一層充分に理解されるが、図面中で同一の要素は同一の番号により示される。
本発明の１つの実施例によるカッド、ノーリード、ワイヤ・ボンド半導体デバイス・パッケージの部分切断上面透視図である。 図１の半導体デバイス・パッケージの立面断面図である。 図１の半導体デバイス・パッケージの底面図である。 図１の半導体デバイス・パッケージの上面図である。 半導体デバイス組立ての第１の方法を使用した組立ての種々の段階における図１の半導体デバイス・パッケージを図示する。 半導体デバイス組立ての第１の方法を使用した組立ての種々の段階における図１の半導体デバイス・パッケージを図示する。 半導体デバイス組立ての第１の方法を使用した組立ての種々の段階における図１の半導体デバイス・パッケージを図示する。 半導体デバイス組立ての第１の方法を使用した組立ての種々の段階における図１の半導体デバイス・パッケージを図示する。 半導体デバイス組立ての第１の方法を使用した組立ての種々の段階における図１の半導体デバイス・パッケージを図示する。 半導体デバイス組立ての第１の方法を使用した組立ての種々の段階における図１の半導体デバイス・パッケージを図示する。 半導体デバイス組立ての第１の方法を使用した組立ての種々の段階における図１の半導体デバイス・パッケージを図示する。 半導体デバイス組立ての第１の方法を使用した組立ての種々の段階における図１の半導体デバイス・パッケージを図示する。 半導体デバイス組立ての第１の方法を使用した組立ての種々の段階における図１の半導体デバイス・パッケージを図示する。 半導体デバイス組立ての第１の方法を使用した組立ての種々の段階における図１の半導体デバイス・パッケージを図示する。 半導体デバイス組立ての第２の方法を使用した組立ての種々の段階における図１の半導体デバイス・パッケージを図示する。 半導体デバイス組立ての第２の方法を使用した組立ての種々の段階における図１の半導体デバイス・パッケージを図示する。 半導体デバイス組立ての第２の方法を使用した組立ての種々の段階における図１の半導体デバイス・パッケージを図示する。 半導体デバイス組立ての第２の方法を使用した組立ての種々の段階における図１の半導体デバイス・パッケージを図示する。 半導体デバイス組立ての第２の方法を使用した組立ての種々の段階における図１の半導体デバイス・パッケージを図示する。 半導体デバイス組立ての第２の方法を使用した組立ての種々の段階における図１の半導体デバイス・パッケージを図示する。 半導体デバイス組立ての第２の方法を使用した組立ての種々の段階における図１の半導体デバイス・パッケージを図示する。 半導体デバイス組立ての第２の方法を使用した組立ての種々の段階における図１の半導体デバイス・パッケージを図示する。 半導体デバイス組立ての第２の方法を使用した組立ての種々の段階における図１の半導体デバイス・パッケージを図示する。 半導体デバイス組立ての第２の方法を使用した組立ての種々の段階における図１の半導体デバイス・パッケージを図示する。 本発明のもう１つの実施例によるカッド、ノーリード、ワイヤ・ボンド半導体デバイス・パッケージの部分切断上面透視図である。 図７の半導体デバイス・パッケージの立面断面図である。 図７の半導体デバイス・パッケージの代わりの配置の立面断面図である。 図７の半導体デバイス・パッケージの上面図である。 図７の半導体デバイス・パッケージの底面図であって、オプションのリード・トレースを示す。 半導体デバイス組立ての第１の方法を使用した組立ての種々の段階における図７の半導体デバイス・パッケージを図示する。 半導体デバイス組立ての第１の方法を使用した組立ての種々の段階における図７の半導体デバイス・パッケージを図示する。 半導体デバイス組立ての第１の方法を使用した組立ての種々の段階における図７の半導体デバイス・パッケージを図示する。 半導体デバイス組立ての第１の方法を使用した組立ての種々の段階における図７の半導体デバイス・パッケージを図示する。 半導体デバイス組立ての第１の方法を使用した組立ての種々の段階における図７の半導体デバイス・パッケージを図示する。 半導体デバイス組立ての第１の方法を使用した組立ての種々の段階における図７の半導体デバイス・パッケージを図示する。 半導体デバイス組立ての第１の方法を使用した組立ての種々の段階における図７の半導体デバイス・パッケージを図示する。 半導体デバイス組立ての第１の方法を使用した組立ての種々の段階における図７の半導体デバイス・パッケージを図示する。 半導体デバイス組立ての第２の方法を使用した組立ての種々の段階における図７の半導体デバイス・パッケージを図示する。 半導体デバイス組立ての第２の方法を使用した組立ての種々の段階における図７の半導体デバイス・パッケージを図示する。 半導体デバイス組立ての第２の方法を使用した組立ての種々の段階における図７の半導体デバイス・パッケージを図示する。 半導体デバイス組立ての第２の方法を使用した組立ての種々の段階における図７の半導体デバイス・パッケージを図示する。 半導体デバイス組立ての第２の方法を使用した組立ての種々の段階における図７の半導体デバイス・パッケージを図示する。 半導体デバイス組立ての第２の方法を使用した組立ての種々の段階における図７の半導体デバイス・パッケージを図示する。 半導体デバイス組立ての第２の方法を使用した組立ての種々の段階における図７の半導体デバイス・パッケージを図示する。 半導体デバイス組立ての第２の方法を使用した組立ての種々の段階における図７の半導体デバイス・パッケージを図示する。 各半導体デバイス・パッケージが真直ぐな位置でダイに配置された半導体デバイス・パッケージのスタックの立面断面図である。 各半導体デバイス・パッケージが逆の位置でダイに配置された半導体デバイス・パッケージのスタックの立面断面図である。 各半導体デバイス・パッケージが交互に真直ぐな位置と逆の位置でダイに配置された半導体デバイス・パッケージのスタックの立面断面図である。

Claims (18)

  1. 第１のパッケージ面（１４）と、
    第１のパッケージ面（１４）に対向する第２のパッケージ面（１２）と、
    第１および第２のパッケージ面（１４，１２）の間に延伸する側面（１６）との一部分を形成する成型化合物（１８）と、
    少なくとも部分的に成型化合物（１８）により被覆された半導体デバイス（２０）であって、複数のＩ／Ｏパッド（３８）を含む半導体・デバイス（２０）と、
    導電性リード・フレーム（２２）であって、
    パッケージ（１０，１００）の周辺に配置された複数のポスト（２４）であって、第１のパッケージ面（１４）に配置された第１の接触面（２５）と第２のパッケージ面（１２）に配置された第２の接触面（２８）とを各ポスト（２４）が有し、半導体デバイスが（２０）が複数のポスト（２４）により定義された中央領域に位置し、
    複数のポスト延長部（３２）であって、第２のパッケージ面（３２）に配置された第３の接触面（３４）を各ポスト延長部（３２）が有し、複数のポスト（２４）から半導体デバイス（２０）に向かって複数のポスト延長部（３２）が延伸し、第２のパッケージ面（１２）に対向するポスト延長部（３２）の面上に形成されたボンド・サイト（３６）をポスト延長部（３２）の各々が含み、少なくとも１つのＩ／Ｏパッド（３８）がボンド・サイト（３６）においてポスト延長部（３２）に電気的に接続される半導体デバイス・パッケージ（１０，１００）。
  2. 請求項１記載の半導体デバイス・パッケージであって、前記Ｉ／Ｏパッド（３８）の少なくとも１つは、前記ボンド・サイト（３６）にワイヤ・ボンドまたはテープ・ボンドされている前記パッケージ。
  3. 請求項２記載の半導体デバイス・パッケージであって、前記ダイ（２０）は、サポート・パッド（３０）に取り付けられ、第２のパッケージ面（１２）に沿って延伸する面をサポート・パッド（３０）が含む前記パッケージ。
  4. 請求項１記載の半導体デバイス・パッケージであって、前記Ｉ／Ｏパッド（３８）の少なくとも１つは、ボンド・サイト（３６）に直接に電気的に接続されて、フリップ・フロップ・タイプの接続を形成している前記パッケージ。
  5. 請求項１記載の半導体デバイス・パッケージであって、前記パッケージ（１０，１００）は、４つのパッケージ側面（１６）を有し、４つのパッケージ側面（１６）の２つの間に複数のポスト（２４）が配置されている前記パッケージ。
  6. 請求項１記載の半導体デバイス・パッケージであって、前記パッケージ（１０，１００）は、４つのパッケージ側面（１６）を有し、４つのパッケージ側面（１６）の全ての間に複数のポスト（２４）が配置されている前記パッケージ。
  7. 半導体デバイス・パッケージ（１０，１００）のスタックであって、半導体デバイス・パッケージ（１０，１００）は、
    第１のパッケージ面（１４）と、
    第１のパッケージ面（１４）に対向する第２のパッケージ面（１２）と、
    第１および第２のパッケージ面（１４，１２）の間に延伸する側面（１６）との一部分を形成する成型化合物（１８）と、
    少なくとも部分的に成型化合物（１８）により被覆された半導体デバイス（２０）であって、複数のＩ／Ｏパッド（３８）を含む半導体・デバイス（２０）と、
    導電性リード・フレーム（２２）であって、
    パッケージ（１０，１００）の周辺に配置された複数のポスト（２４）であって、第１のパッケージ面（１４）に配置された第１の接触面（２５）と第２のパッケージ面（１２）に配置された第２の接触面（２８）とを各ポスト（２４）が有し、半導体デバイス（２０）は、複数のポスト（２４）により定義された中央領域に位置し、
    複数のポスト延長部（３２）であって、第２のパッケージ面（３２）に配置された第３の接触面（３４）を各ポスト延長部（３２）が有し、複数のポスト（２４）から半導体デバイス（２０）に向かって複数のポスト延長部（３２）が延伸し、第２のパッケージ面（１２）に対向するポスト延長部（３２）の面上に形成されたボンド・サイト（３６）をポスト延長部（３２）の各々が含み、少なくとも１つのＩ／Ｏパッド（３８）は、ボンド・サイト（３６）においてポスト延長部（３２）に電気的に接続されている半導体デバイス・パッケージ（１０，１００）であって、
    前記半導体デバイス・パッケージ（１０，１００）の少なくとも１つは、隣接する半導体パッケージ（１０，１００）の第１および第２の接触面（２６，２８）の１つに直接に電気的に接続されている前記スタック。
  8. 請求項７記載の半導体デバイス・パッケージのスタックであって、前記Ｉ／Ｏパッド（３８）の少なくとも１つは、前記ボンド・サイト（３６）にワイヤ・ボンドまたはテープ・ボンドされている前記スタック。
  9. 請求項８記載の半導体デバイス・パッケージのスタックであって、前記半導体デバイス（２０）は、サポート・パッド（３０）に取り付けられ、前記第２のパッケージ面（１２）に沿って延伸する面をサポート・パッド（３０）が含む前記スタック。
  10. 請求項７記載の半導体デバイス・パッケージのスタックであって、前記Ｉ／Ｏパッド（３８）の少なくとも１つは、前記ボンド・サイト（３６）に直接に電気的に接続されて、フリップ・フロップ・タイプの接続を形成している前記スタック。
  11. 請求項７記載の半導体デバイス・パッケージであって、前記半導体デバイス・パッケージ（１０，１００）は、４つのパッケージ側面（１６）を有し、４つのパッケージ側面（１６）の２つの間に複数のポスト（２４）が配置されている前記スタック。
  12. 請求項７記載の半導体デバイス・パッケージであって、各半導体デバイス・パッケージ（１０，１００）は、４つのパッケージ側面（１６）を有し、４つのパッケージ側面（１６）の全ての間に前記複数のポスト（２４）が配置されている前記スタック。
  13. 半導体デバイス・パッケージ（１０，１００）の製造に使用する方法であって、
    導電性物質から複数のポスト（２４）を形成することであって、半導体デバイス・パッケージ（１０，１００）の所定の高さに等しい断面高さを複数のポスト（２４）が有し、所定のパッケージ側面（１６）に位置する側面（６０）を複数のポスト（２４）の各ポスト（２４）が有し、
    複数のポスト（２４）により定義される中央領域内に半導体デバイス（２０）を配置し、半導体デバイス（２０）が配置された複数のＩ／Ｏパッド（３８）を含み、
    複数のポスト（２４）から突出する導電性ポスト延長部（３２）に形成された関連ボンド・サイト（３６）に複数のＩ／Ｏパッド（３８）を電気的に接続し、
    成型化合物（１８）により半導体デバイス（２０）、複数のポスト（２４）およびポスト延長部（３２）の少なくとも一部を被覆することとを含む前記方法。
  14. 請求項１３記載の方法であって、前記複数のポスト（２４）を形成することは、
    半導体デバイス・パッケージ（１０，１００）の所定の断面高さに等しい断面高さを有する導電性物質のシートを選択し、
    前記シートから物質を選択的に除去して前記ポスト（２４）を形成することとを含む前記方法。
  15. 請求項１４記載の方法であって、前記複数のポスト（２４）を形成することは、
    半導体デバイス・パッケージ（１０，１００）の所定の断面高さよりも大きい断面高さを有する導電性物質のシートを選択し、
    前記シートから物質を選択的に除去して導電性物質の基板部分（７６）に前記ポスト（２４）を形成することとを含み、更に、
    半導体デバイス（２０）、複数のポスト（２４）およびポスト延長部（３２）を成型化合物（１８）で被覆した後に導電性物質の基板部分（７６）を除去することを含む前記方法。
  16. 請求項１３記載の方法であって、前記Ｉ／Ｏパッド（３８）をボンド・サイト（３６）に電気的に接続することは、
    Ｉ／Ｏパッド（３８）をボンド・サイト（３６）にワイヤ・ボンドするかまたはテープ・ボンドすることを含む前記方法。
  17. 請求項１３記載の方法であって、前記Ｉ／Ｏパッド（３８）をボンド・サイト（３６）に電気的に接続することは、
    Ｉ／Ｏパッドをボンド・サイト（３６）に直接にハンダ付けしてフリップ・フロップ・タイプの接続を形成することを含む前記方法。
  18. 請求項１３記載の方法であって、前記ポスト（２４）の各々の一端に接触面（２６，２８）を形成し、
    隣接の半導体デバイス・パッケージ（１０，１００）の接触面（２６，２８）に接触面（２６，２８）を直接に電気的に接続することとを更に含む前記方法。
JP2006524720A 2003-08-26 2004-08-18 リバーシブル・リードレス・パッケージとその製造および使用方法 Abandoned JP2007503721A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US49782903P 2003-08-26 2003-08-26
PCT/US2004/026790 WO2005022591A2 (en) 2003-08-26 2004-08-18 Reversible leadless package and methods of making and using same

Publications (1)

Publication Number Publication Date
JP2007503721A true JP2007503721A (ja) 2007-02-22

Family

ID=34272610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006524720A Abandoned JP2007503721A (ja) 2003-08-26 2004-08-18 リバーシブル・リードレス・パッケージとその製造および使用方法

Country Status (7)

Country Link
US (2) US7709935B2 (ja)
EP (1) EP1668686A4 (ja)
JP (1) JP2007503721A (ja)
KR (1) KR20060121823A (ja)
CN (2) CN101587869B (ja)
TW (1) TWI368276B (ja)
WO (1) WO2005022591A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015035554A (ja) * 2013-08-09 2015-02-19 住友電工デバイス・イノベーション株式会社 半導体装置
JP2017504222A (ja) * 2014-12-23 2017-02-02 インテル・コーポレーション パッケージオンパッケージ製品のための複数のリード線を用いた統合パッケージデザイン
JP2018056195A (ja) * 2016-09-26 2018-04-05 株式会社村田製作所 電子部品

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005024937A1 (de) * 2003-09-05 2005-03-17 Rohde & Schwarz Gmbh & Co. Kg Elektronisches bauelement mit kühlfläche
US8319323B2 (en) * 2004-12-20 2012-11-27 Semiconductor Components Industries, Llc Electronic package having down-set leads and method
US7439100B2 (en) * 2005-08-18 2008-10-21 Semiconductor Components Industries, L.L.C. Encapsulated chip scale package having flip-chip on lead frame structure and method
US7943431B2 (en) 2005-12-02 2011-05-17 Unisem (Mauritius) Holdings Limited Leadless semiconductor package and method of manufacture
KR20060004885A (ko) * 2005-12-24 2006-01-16 최현규 반도체 패키지, 그 제조방법 및 이미지 센서용 반도체패키지 모듈
WO2007075007A1 (en) * 2005-12-24 2007-07-05 Hyun-Kyu Choi Semiconductor package, method of fabricating the same and semiconductor package module for image sensor
US7536233B1 (en) * 2006-01-30 2009-05-19 Advanced Micro Devices, Inc. Method and apparatus for adjusting processing speeds based on work-in-process levels
SG135074A1 (en) 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
US7816769B2 (en) 2006-08-28 2010-10-19 Atmel Corporation Stackable packages for three-dimensional packaging of semiconductor dice
US20080174981A1 (en) * 2007-01-24 2008-07-24 Chan Say Teow Pre-molded lead frame and process for manufacturing the same
US20080182434A1 (en) * 2007-01-25 2008-07-31 Analog Devices, Inc. Low Cost Stacked Package
CN101276762B (zh) * 2007-03-26 2010-07-21 矽品精密工业股份有限公司 多芯片堆叠结构及其制法
SG149726A1 (en) 2007-07-24 2009-02-27 Micron Technology Inc Microelectronic die packages with metal leads, including metal leads for stacked die packages, and associated systems and methods
MY154596A (en) 2007-07-25 2015-06-30 Carsem M Sdn Bhd Thin plastic leadless package with exposed metal die paddle
US20090091009A1 (en) * 2007-10-03 2009-04-09 Corisis David J Stackable integrated circuit package
JP2009094118A (ja) * 2007-10-04 2009-04-30 Panasonic Corp リードフレーム、それを備える電子部品及びその製造方法
US8097945B2 (en) * 2007-11-21 2012-01-17 Lynda Harnden, legal representative Bi-directional, reverse blocking battery switch
JP5358089B2 (ja) * 2007-12-21 2013-12-04 スパンション エルエルシー 半導体装置
US7888184B2 (en) * 2008-06-20 2011-02-15 Stats Chippac Ltd. Integrated circuit packaging system with embedded circuitry and post, and method of manufacture thereof
US8174099B2 (en) * 2008-08-13 2012-05-08 Atmel Corporation Leadless package with internally extended package leads
US7858443B2 (en) * 2009-03-09 2010-12-28 Utac Hong Kong Limited Leadless integrated circuit package having standoff contacts and die attach pad
US8349658B2 (en) 2010-05-26 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts and heat sink over semiconductor die using leadframe
US9269691B2 (en) 2010-05-26 2016-02-23 Stats Chippac, Ltd. Semiconductor device and method of making an embedded wafer level ball grid array (EWLB) package on package (POP) device with a slotted metal carrier interposer
US8743207B2 (en) * 2010-07-27 2014-06-03 Flir Systems Inc. Infrared camera architecture systems and methods
US9472427B2 (en) 2011-03-22 2016-10-18 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming leadframe with notched fingers for stacking semiconductor die
US8558369B2 (en) * 2011-03-25 2013-10-15 Stats Chippac Ltd. Integrated circuit packaging system with interconnects and method of manufacture thereof
US8786068B1 (en) * 2011-07-05 2014-07-22 International Rectifier Corporation Packaging of electronic circuitry
US8643166B2 (en) 2011-12-15 2014-02-04 Stats Chippac Ltd. Integrated circuit packaging system with leads and method of manufacturing thereof
WO2014006724A1 (ja) * 2012-07-05 2014-01-09 三菱電機株式会社 半導体装置
US9559039B2 (en) 2012-09-17 2017-01-31 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using substrate having base and conductive posts to form vertical interconnect structure in embedded die package
EP2934643A1 (en) 2012-12-18 2015-10-28 Koninklijke Philips N.V. Motion stabilizer system for respiratory interface device
CN205159286U (zh) 2012-12-31 2016-04-13 菲力尔系统公司 用于微辐射热计真空封装组件的晶片级封装的装置
US9165878B2 (en) 2013-03-14 2015-10-20 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9087777B2 (en) 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
ITMI20130473A1 (it) 2013-03-28 2014-09-29 St Microelectronics Srl Metodo per fabbricare dispositivi elettronici
CN110379718A (zh) * 2014-10-24 2019-10-25 意法半导体股份有限公司 具有改进电可接入性的封装结构的电子装置和制造方法
US9379087B2 (en) * 2014-11-07 2016-06-28 Texas Instruments Incorporated Method of making a QFN package
US9802813B2 (en) * 2014-12-24 2017-10-31 Stmicroelectronics (Malta) Ltd Wafer level package for a MEMS sensor device and corresponding manufacturing process
CN104821306A (zh) * 2015-04-28 2015-08-05 上海凯虹科技电子有限公司 超小型封装方法及封装体
WO2017189367A1 (en) * 2016-04-29 2017-11-02 Uniqarta, Inc. Connecting electronic components to substrates
US10153424B2 (en) 2016-08-22 2018-12-11 Rohm Co., Ltd. Semiconductor device and mounting structure of semiconductor device
US11273276B2 (en) 2016-10-04 2022-03-15 ResMed Pty Ltd Patient interface with movable frame
US10199312B1 (en) 2017-09-09 2019-02-05 Amkor Technology, Inc. Method of forming a packaged semiconductor device having enhanced wettable flank and structure
US11069601B2 (en) * 2018-02-27 2021-07-20 Stmicroelectronics, Inc. Leadless semiconductor package with wettable flanks
CN109119396A (zh) * 2018-09-14 2019-01-01 上海凯虹科技电子有限公司 引线框架及采用该引线框架的封装体
US11094656B2 (en) 2018-12-31 2021-08-17 Texas Instruments Incorporated Packaged semiconductor device with electroplated pillars
NL2027540B1 (en) 2021-02-11 2022-09-12 Sencio B V Semiconductor Lead-on-Chip Assembly
JP2023071300A (ja) * 2021-11-11 2023-05-23 新光電気工業株式会社 半導体装置
US20230335474A1 (en) * 2022-04-18 2023-10-19 Alpha And Omega Semiconductor International Lp Semiconductor power module package having lead frame anchored bars

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608262A (en) * 1995-02-24 1997-03-04 Lucent Technologies Inc. Packaging multi-chip modules without wire-bond interconnection
KR100290993B1 (ko) * 1995-06-13 2001-08-07 이사오 우치가사키 반도체장치,반도체탑재용배선기판및반도체장치의제조방법
US6201292B1 (en) * 1997-04-02 2001-03-13 Dai Nippon Insatsu Kabushiki Kaisha Resin-sealed semiconductor device, circuit member used therefor
JP3461720B2 (ja) 1998-04-20 2003-10-27 松下電器産業株式会社 樹脂封止型半導体装置
US6498099B1 (en) * 1998-06-10 2002-12-24 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
JP3482888B2 (ja) * 1998-10-12 2004-01-06 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
KR100526844B1 (ko) * 1999-10-15 2005-11-08 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
US6483180B1 (en) * 1999-12-23 2002-11-19 National Semiconductor Corporation Lead frame design for burr-free singulation of molded array packages
JP2001185651A (ja) * 1999-12-27 2001-07-06 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP3730469B2 (ja) * 2000-01-21 2006-01-05 新電元工業株式会社 樹脂封止型半導体装置及びその製造方法
KR20020086587A (ko) * 2000-03-09 2002-11-18 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법, 및 리드 프레임 및 그 제조방법, 및 리드 프레임을 사용한 반도체 장치의 제조 방법
TW473965B (en) * 2000-09-04 2002-01-21 Siliconware Precision Industries Co Ltd Thin type semiconductor device and the manufacturing method thereof
US6281047B1 (en) * 2000-11-10 2001-08-28 Siliconware Precision Industries, Co., Ltd. Method of singulating a batch of integrated circuit package units constructed on a single matrix base
US6337510B1 (en) * 2000-11-17 2002-01-08 Walsin Advanced Electronics Ltd Stackable QFN semiconductor package
US20020110956A1 (en) 2000-12-19 2002-08-15 Takashi Kumamoto Chip lead frames
US6551859B1 (en) * 2001-02-22 2003-04-22 National Semiconductor Corporation Chip scale and land grid array semiconductor packages
SG120858A1 (en) * 2001-08-06 2006-04-26 Micron Technology Inc Quad flat no-lead (qfn) grid array package, methodof making and memory module and computer system including same
SG111919A1 (en) * 2001-08-29 2005-06-29 Micron Technology Inc Packaged microelectronic devices and methods of forming same
JP2003249604A (ja) * 2002-02-25 2003-09-05 Kato Denki Seisakusho:Kk 樹脂封止半導体装置およびその製造方法、樹脂封止半導体装置に使用されるリードフレーム、ならびに半導体モジュール装置
US6812552B2 (en) * 2002-04-29 2004-11-02 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US6713317B2 (en) * 2002-08-12 2004-03-30 Semiconductor Components Industries, L.L.C. Semiconductor device and laminated leadframe package
US6723585B1 (en) * 2002-10-31 2004-04-20 National Semiconductor Corporation Leadless package
US7071545B1 (en) * 2002-12-20 2006-07-04 Asat Ltd. Shielded integrated circuit package
US7378300B2 (en) * 2005-09-22 2008-05-27 Stats Chippac Ltd. Integrated circuit package system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015035554A (ja) * 2013-08-09 2015-02-19 住友電工デバイス・イノベーション株式会社 半導体装置
JP2017504222A (ja) * 2014-12-23 2017-02-02 インテル・コーポレーション パッケージオンパッケージ製品のための複数のリード線を用いた統合パッケージデザイン
JP2018056195A (ja) * 2016-09-26 2018-04-05 株式会社村田製作所 電子部品

Also Published As

Publication number Publication date
CN1842906A (zh) 2006-10-04
EP1668686A2 (en) 2006-06-14
WO2005022591A3 (en) 2005-10-20
US20100221872A1 (en) 2010-09-02
CN101587869A (zh) 2009-11-25
TWI368276B (en) 2012-07-11
TW200520091A (en) 2005-06-16
US7709935B2 (en) 2010-05-04
US8058104B2 (en) 2011-11-15
WO2005022591A9 (en) 2005-06-02
CN101587869B (zh) 2011-04-13
WO2005022591A2 (en) 2005-03-10
EP1668686A4 (en) 2006-09-13
KR20060121823A (ko) 2006-11-29
US20070111374A1 (en) 2007-05-17
CN100514580C (zh) 2009-07-15

Similar Documents

Publication Publication Date Title
JP2007503721A (ja) リバーシブル・リードレス・パッケージとその製造および使用方法
US7662672B2 (en) Manufacturing process of leadframe-based BGA packages
US6878570B2 (en) Thin stacked package and manufacturing method thereof
US8184453B1 (en) Increased capacity semiconductor package
US7943431B2 (en) Leadless semiconductor package and method of manufacture
US5710695A (en) Leadframe ball grid array package
JP3147053B2 (ja) 樹脂封止型ボールグリッドアレイｉｃパッケージ及びその製造方法
JP5271949B2 (ja) 半導体装置
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
US8299602B1 (en) Semiconductor device including leadframe with increased I/O
JP2006501677A (ja) ブロック成形集成体用の耐熱強化パッケージ
JP2013524552A (ja) ハーフエッチングされた金属リードフレーム上に組み立てられたチップを有するボールグリッドアレイデバイス
CN107039387B (zh) 引线框架、半导体装置及引线框架的制造方法
US7952198B2 (en) BGA package with leads on chip
US9978667B2 (en) Semiconductor package with lead frame and recessed solder terminals
JP2015073120A (ja) 半導体装置の製造方法
JP3502377B2 (ja) リードフレーム、樹脂封止型半導体装置及びその製造方法
JP2010050288A (ja) 樹脂封止型半導体装置およびその製造方法
JP2956659B2 (ja) 半導体装置およびそのリードフレーム
US20100051345A1 (en) Package, method of manufacturing a package and frame
KR100340862B1 (ko) 스택패키지및그의제조방법
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법
WO2015129185A1 (ja) 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体
KR100379092B1 (ko) 반도체패키지 및 그 제조 방법
KR100818075B1 (ko) 본딩 패드 재배치를 이용한 센터 패드형 칩 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070726

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20090331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090331