KR20020086587A - 반도체 장치 및 그 제조 방법, 및 리드 프레임 및 그 제조방법, 및 리드 프레임을 사용한 반도체 장치의 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법, 및 리드 프레임 및 그 제조방법, 및 리드 프레임을 사용한 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20020086587A
KR20020086587A KR1020027011249A KR20027011249A KR20020086587A KR 20020086587 A KR20020086587 A KR 20020086587A KR 1020027011249 A KR1020027011249 A KR 1020027011249A KR 20027011249 A KR20027011249 A KR 20027011249A KR 20020086587 A KR20020086587 A KR 20020086587A
Authority
KR
South Korea
Prior art keywords
lead frame
semiconductor element
semiconductor device
metal film
resin
Prior art date
Application number
KR1020027011249A
Other languages
English (en)
Inventor
와키마사키
후지사키후미토시
다케히로마사오
마키신이치로
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20020086587A publication Critical patent/KR20020086587A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/4848—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

본 발명은 리드가 없는 표면 실장형, 수지 밀봉형 반도체 장치 및 그 제조 방법에 관한 것이다. 반도체 소자, 이 반도체 소자를 밀봉하는 수지 패키지, 이 수지 패키지의 실장 측면에 돌출 형성된 단자, 및 이 단자와 반도체 소자 상의 전극 패드를 서로 전기적으로 접속하는 와이어를 포함하는 반도체 장치에서, 반도체 소자의 하면에 반도체 소자 내에서 발생하는 열을 방열하는 방열판이 설치되어 방열 특성을 향상시킨다.

Description

반도체 장치 및 그 제조 방법, 및 리드 프레임 및 그 제조 방법, 및 리드 프레임을 사용한 반도체 장치의 제조 방법 {SEMICONDUCTOR DEVICE, METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, LEAD FRAME, METHOD OF MANUFACTURING LEAD FRAME, AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE WITH LEAD FRAME }
도 1 및 도 2는 종래의 반도체 장치(10A, 10B)를 나타내고 있다.
각 도면에 나타내는 반도체 장치(10A, 10B)는 반도체 소자(11), 와이어(12), 단자(15) 및 수지 패키지(16) 등을 포함하는 매우 간단한 구성을 하고 있다. 수지 패키지(16)의 실장면(16a)으로부터 아래쪽으로 돌출된 수지 돌기(18)는 각 반도체 장치(10A, 10B)와 일체로 형성된다. 수지 돌기(18)는 금속막(19)으로 피복되어 단자(15)를 형성한다.
또한, 도 2에 나타내는 반도체 장치(10B)에서, 수지 패키지(16)의 실장면(16a)의 실장면 상에 배면 단자(backside terminal; 17)가 형성되어 있다. 이 배면 단자(17)는 금속막(19)과 같이 도전성을 갖는 금속막이고, 실장 기판(도시하지 않음) 상에 반도체 장치(10B)를 실장할 때 실장 기판 상의 접지 단자(ground terminal)와 전기적으로 접속되는 구성으로 되어 있다. 따라서, 실장 상태에서, 배면 단자(17)는 반도체 소자(11)를 실딩(shielding)하는 실드 부재로서 기능하여, 반도체 장치(10B)의 전기적 특성의 향상을 도모하고 있다.
상기와 같이 구성된 반도체 장치(10A, 10B)는 SSOP와 같은 내부 리드(inner lead) 및 외부 리드(outer lead)가 설치되어 있지 않기 때문에, 내부 리드로부터 외부 리드로 잡아끌기 위한 면적이나 외부 리드 자체의 면적이 불필요하게 되어, 반도체 장치(10A, 10B)의 소형화를 도모할 수 있다.
또한, BGA(Ball Grid Array)와 같은 땜납 볼(solder ball)을 형성하기 위한 탑재 기판(loading substrate)(인터포저(interposer))도 불필요하게 되어, 반도체 장치(10A, 10B)의 비용 감소를 도모할 수 있다. 더욱이, 수지 돌기(18) 및 금속막(19)으로 구성되는 단자(15)는 협동하여 땜납 볼과 동등한 기능을 나타내어,BGA 타입의 반도체 장치와 유사한 실장성(實裝性)을 얻을 수 있다.
그런데, 최근 반도체 소자(11)의 고밀도화에 따라, 반도체 소자(11) 내에 발생하는 열의 양이 증가하는 경향이 있다. 그러나, 수지 밀봉형 반도체 장치 내에서의 수지의 열전도율이 낮기 때문에, 방열 특성이 불량하게 된다.
또한, 도 1 및 도 2에 나타내는 반도체 장치(10A, 10B) 내에서 단자(15)는 수지 돌기(18)를 금속막(19)으로 피복하여 구성되기 때문에, 땜납 볼을 실장 단자로 하는 BGA나 리드를 실장 단자로 하는 QFP(Quad Flat Package)에서와 같이 실장 단자로부터의 방열량이 적다. 따라서, 도 1 및 도 2에 나타내는 반도체 장치(10A, 10B)가 상술한 양호한 특성을 가진다고 하더라도, 반도체 장치(10A, 10B)의 방열 특성이 충분하지 않아서 발생된 열에 의해 반도체 소자(11) 내에 동작 불량이 발생할 우려가 있다고 하는 문제점이 있었다.
본 발명은 반도체 장치 및 그 제조 방법, 및 리드 프레임 및 그 제조 방법, 및 리드 프레임을 사용한 반도체 장치의 제조 방법에 관한 것이며, 특히 리드가 없는 표면 실장형, 수지 밀봉형 반도체 장치(leadless surface-mount resin-sealing semiconductor device) 및 그 제조 방법, 및 리드 프레임 및 그 제조 방법, 및 리드 프레임을 사용한 반도체 장치의 제조 방법에 관한 것이다.
최근, 전자 기기의 소형화, 고기능화에 따라, 이들 전자 기기에 설치되는 반도체 장치도 소형, 박형화가 급속히 진행되고 있다. 반도체 장치가 소형, 박형화되는 경우, 반도체 소자 내에 발생하는 열을 효율적으로 방열시키는 것이 곤란해진다.
따라서, 소형, 박형화된 반도체 장치에 대해서도 반도체 소자 내에서 발생하는 열을 효율적으로 방열하는 새로운 구조가 요구되고 있다.
도 1은 종래의 일례인 반도체 장치의 단면도.
도 2는 종래의 일례인 반도체 장치의 단면도.
도 3은 본 발명의 제 1 실시예에 따른 반도체 장치의 단면도.
도 4는 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 도면.
도 5는 본 발명의 제 2 실시예에 따른 반도체 장치의 단면도.
도 6은 본 발명의 제 3 실시예에 따른 반도체 장치의 단면도.
도 7은 본 발명의 제 4 실시예에 따른 반도체 장치의 단면도.
도 8은 본 발명의 제 5 실시예에 따른 반도체 장치의 단면도.
도 9는 본 발명의 제 2 실시예에 따른 반도체 장치의 제조 방법에 적용할 수 있는 리드 프레임을 나타내는 도면.
도 10은 본 발명의 제 2 실시예에 따른 반도체 장치의 제조 방법에 적용할 수 있는 리드 프레임을 나타내는 도면.
도 11은 리드 프레임의 제조 방법의 일실시예를 설명하기 위한 도면(베이스 반체 접합 공정).
도 12는 리드 프레임의 제조 방법의 일실시예를 설명하기 위한 도면(레지스트 도포 공정).
도 13은 리드 프레임의 제조 방법의 일실시예를 설명하기 위한 도면(레지스트 패턴 형성 공정).
도 14는 리드 프레임의 제조 방법의 일실시예를 설명하기 위한 도면(에칭 공정).
도 15는 리드 프레임의 제조 방법의 일실시예를 설명하기 위한 도면(금속막 형성 공정).
도 16은 본 발명의 제 2 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 도면(소자 실장 공정, 접속 공정).
도 17은 본 발명의 제 2 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 도면(밀봉 공정).
도 18은 본 발명의 제 2 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 도면(분할 공정).
도 19는 본 발명의 제 2 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 도면(분리 공정).
도 20은 본 발명의 제 2 실시예에 따른 반도체 장치의 제조 공정을 설명하기 위한 도면(절단 공정).
도 21은 본 발명의 제 2 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 도면(방열판을 접합하는 공정).
본 발명의 총괄적인 목적은 상술한 문제점들을 제거한, 개량된 유용한 반도체 장치 및 그 제조 방법, 및 리드 프레임 및 그 제조 방법, 및 리드 프레임을 사용한 반도체 장치의 제조 방법을 제공하는 것이다.
본 발명의 보다 상세한 목적은 반도체 소자 내에서 발생하는 열을 효율적으로 방열할 수 있는 반도체 장치 및 그 제조 방법, 및 리드 프레임 및 그 제조 방법, 및 리드 프레임을 사용한 반도체 장치의 제조 방법을 제공하는 것이다.
이러한 목적을 달성하기 위해, 본 발명은 반도체 소자, 상기 반도체 소자를 밀봉하는 수지 패키지, 상기 수지 패키지의 실장 측면에 돌출 형성된 복수의 수지돌기, 상기 수지 돌기 상에 설치된 금속막 및 상기 반도체 소자 상의 전극 패드와 상기 금속막을 서로 전기적으로 접속하는 와이어를 포함하는 반도체 장치에 있어서, 방열용 부재가 상기 반도체 소자와 대향하도록 설치되어, 상기 반도체 소자로부터 발생되는 열을 방열하고, 상기 방열용 부재의 상기 실장면으로부터의 돌출량이 상기 금속막을 포함하는 상기 수지 돌기의 돌출량 이하가 되도록 배열되는 것에 특징이 있다.
본 발명에 따르면, 반도체 소자로부터 발생하는 열을 방열하는 방열용 부재는 반도체 소자에 대향하여 설치되어, 반도체 소재 내에 발생한 열은 방열용 부재에서 방열된다. 따라서, 반도체 소자를 효율적으로 냉각할 수 있어 반도체 소자 내에서의 오동작을 방지할 수 있다.
또한, 방열용 부재의 실장면으로부터의 돌출량은 금속막을 포함하는 수지 돌기의 돌출량 이하로 배열되기 때문에, 반도체 장치의 실장시 방열용 부재가 금속막과 실장 기판과의 접합에 방해가 되지 않는다.
또한, 상술한 반도체 장치에서, 본 발명은 상기 방열용 부재가 리드 프레임(lead-frame) 재료로 형성된 금속판이라는 것에 특징이 있다.
본 발명에 따르면, 리드 프레임 재료로 형성된 금속판으로서 방열용 부재가 제공되어, 리드 프레임 재료가 높은 열전도율을 갖기 때문에, 양호한 방열 특성을 얻을 수 있다.
또한, 상술한 반도체 장치에서, 본 발명은 상기 반도체 소자와 상기 방열용 부재 사이에 적어도 한층의 금속층이 배치되고, 상기 방열용 부재는 상기 금속층에접착 고정된다는 것에 특징이 있다.
본 발명에 따르면, 반도체 소자와 방열용 부재 사이에 적어도 하나의 금속층이 배치되고, 방열용 부재는 금속층에 접착 고정되므로, 금속층으로서 접착성이 양호한 재료를 사용할 수 있어, 방열용 부재를 강고하게 고정시킬 수 있다. 게다가, 재료층 자체도 열전도성을 갖기 때문에, 반도체 소자 내에서 발생하는 열은 방열용 부재로 효율적으로 열전도될 수 있다.
또한, 상술한 목적을 달성하기 위해, 본 발명은 반도체 소자, 이 반도체 소자를 밀봉하는 수지 패키지, 이 수지 패키지의 실장 측면에 페리퍼럴 형상(peripheral form)으로 돌출 형성된 복수의 수지 돌기, 이 수지 돌기 상에 설치된 금속막, 상기 실장 측면의 상기 수지 돌기가 설치된 위치의 내측에 돌출하도록 형성된 배면 단자, 상기 반도체 소자 상의 전극 패드와 상기 금속막을 서로 전기적으로 접속하는 와이어를 포함하는 반도체 장치에 있어서, 상기 반도체 소자와 상기 배면 단자와의 사이에 방열용 부재가 설치되는 것에 특징이 있다.
본 발명에 따르면, 반도체 소자와 배면 단자의 사이에 방열용 부재가 설치되어, 반도체 소자 내에 발생하는 열이 우선 방열용 부재로 열전도되고, 그 후에 배면 단자로 열전도되어, 외부로 방출된다. 이러한 과정에서, 배면 단자는 반도체 소자가 실장되는 실장 기판에 접합되기 때문에, 반도체 소자 내에서 발생하는 열은 실장 기판으로 열정도되고, 이 실장 기판에서도 방열된다. 따라서, 반도체 소자와 배면 단자와의 사이에 방열용 부재를 설치함으로써 방열 용적을 증대시킬 수 있어, 효율적인 방열 처리를 수행할 수 있다.
그리고, 상술한 반도체 장치에서, 본 발명은 상기 반도체 소자가 상기 방열용 부재 상에 배치되는 것에 특징이 있다.
본 발명에 따르면, 반도체 소자는 방열용 부재의 상부에 직접 배치되어, 반도체 소자 내에서 발생하는 열은 방열용 부재로 직접적으로 방열되어, 방열 효율의 향상을 도모할 수 있다. 또한, 방열용 부재는 반도체 소자가 실장되는 기판으로서 사용될 수 있다.
또한, 상술한 목적을 달성하기 위해, 본 발명은 상술한 반도체 장치의 제조 방법에 있어서, 리드 프레임 재료로 형성된 기판을 준비하고, 상기 기판 상에 상기 수지 돌기가 형성되는 위치에 대응하는 위치에 오목부를 형성하고, 상기 오목부의 내부를 상기 금속막으로 피복하는 리드 프레임 형성공정과, 상기 리드 프레임 상에 상기 반도체 소자를 실장하고, 상기 반도체 소자와 상기 금속막을 상기 와이어로 전기적으로 접속하는 소자 실장 공정, 적어도 상기 반도체 소자 및 상기 와이어를 밀봉하는 상기 수지 패키지를 형성하는 밀봉 공정, 상기 리드 프레임의 두께가 상기 금속막을 포함하는 상기 수지 돌기의 상기 실장면으로부터의 높이 이하가 되도록 상기 리드 프레임을 제거하는 제 1 리드 프레임 제거 공정, 상기 리드 프레임 상의 상기 방열용 부재를 형성하는 소정 위치에 레지스트(resist) 재료를 설치하고, 상기 레지스트가 설치되지 않은 상기 리드 프레임을 제거하여 상기 방열용 부재를 형성하는 제 2 리드 프레임 제거 공정을 포함하는 것을 특징으로 한다.
본 발명에서, 리드 프레임 형성 공정에서 형성된 리드 프레임은, 소자 실장 공정 및 밀봉 공정이 종료된 후에 제거된다. 이 과정에서, 우선, 제 1 리드 프레임 제거 공정이 실시되어, 리드 프레임의 두께가 금속막을 포함한 수지 돌기의 실장면으로부터의 높이 이하가 되도록 리드 프레임 제거 처리를 행한다. 이러한 제거 처리가 완료된 시점에서, 금속막은 리드 프레임과 실질적으로 동일한 면을 공유하거나, 리드 프레임으로부터 약간 돌출된다.
다음으로, 제 2 리드 프레임 제거 공정을 실시하여, 리드 프레임의 방열용 부재가 형성되는 소정 위치에 레지스트 재료를 설치하고, 그 후에 이 레지스트가 설치되지 않은 리드 프레임을 제거한다. 이에 의해, 리드 프레임의 레지스트 재료가 설치된 위치가 실장면 상에 잔존하여, 이 부분은 방열용 부재가 된다.
따라서, 반도체 장치의 제조시에 사용되는 리드 프레임을 사용하고, 제 1 및 제 2 리드 프레임 제거 공정에서 리드 프레임의 일부를 잔존하게 하여, 이 부분을 방열용 부재로 하므로, 리드 프레임과 별개의 재료로 방열용 부재를 형성하는 방법에 비해 제조 공정이 단순해진다. 게다가, 방열용 부재를 형성하는 새로운 제조 설비가 불필요하므로, 설비 비용이 증가하지 않는다.
또한, 상술한 목적을 달성하기 위해, 본 발명은 반도체 장치, 상기 반도체 장치를 밀봉하는 수지 패키지, 상기 수지 패키지의 실장면에 돌출 형성된 수지 돌기, 상기 수지 돌기 상에 설치된 금속막, 상기 반도체 소자 상의 전극 패드와 상기 금속막을 서로 전기적으로 접속하는 접속 수단을 포함하는 반도체 장치의 제조시에 사용되는 리드 프레임에 있어서, 베이스 내의 상기 수지 돌기에 대응하는 위치에 형성되고, 여기에 상기 금속막이 형성된 오목부가 상기 베이스의 양면에 형성되는 것을 특징으로 한다.
또한, 상술한 리드 프레임에서, 본 발명은 상기 금속막이 내층으로부터 땜납층, 니켈(Ni)층, 팔라듐(Pd)층, 금(Au)층의 4층 구조막, 또는 내층으로부터 팔라듐(Pd)층, 니켈(Ni)층, 팔라듐(Pd)층, 금(Au)층의 4층 구조막인 것을 특징으로 한다.
그리고, 상술한 리드 프레임에서, 본 발명은 각각의 한면에 상기 오목부가 형성된 제 1 및 제 2 베이스 반체(半體)로 베이스가 구성되고, 이 제 1 및 제 2 베이스 반체의 상기 오목부가 형성되어 있지 않은 표면이 서로 접합되는 것을 특징으로 한다.
그리고, 상술한 목적을 달성하기 위해, 본 발명은 상술한 리드 프레임의 제조 방법에 있어서, 베이스의 양면 상에 에칭 레지스트를 도포하는 레지스트 도포 공정, 상기 오목부 형성 위치에 대응하는 상기 에칭 레지스트 부위를 제거함으로써 소정의 레지스트 패턴을 형성하는 레지스트 패턴 형성 공정, 상기 베이스의 양면의 상기 오목부 형성 위치에서 레지스트 패턴을 마스크로 하여 오목부를 형성하는 에칭 공정, 이 에칭 공정에서 형성된 오목부 내에 상기 금속막을 형성하는 금속막 형성 공정, 상기 에칭 레지스트를 제거하는 레지스트 제거 공정을 포함하는 것을 특징으로 한다.
더욱이, 상술한 목적을 달성하기 위해, 본 발명은 상술한 리드 프레임을 사용한 반도체 장치의 제조 방법에 있어서, 상기 리드 프레임 상에 반도체 소자를 실장하는 반도체 소자 실장 공정, 상기 반도체 소자 상에 형성된 전극 패드와 상기 리드 프레임 내에 형성되어 있는 상기 금속막을 서로 전기적으로 접속하는 접속 공정, 상기 리드 프레임 상에 상기 반도체 소자를 밀봉하는 수지를 형성하여 수지 패키지를 형성하는 밀봉 공정, 상기 리드 프레임을 상기 제 1 베이스 반체 및 상기 제 2 베이스 반체로 분할하는 분할 공정, 상기 제 1 및 제 2 베이스 반체로부터 상기 수지 패키지를 상기 금속막과 함께 분리하는 분리 공정을 포함하는 것을 특징으로 한다.
상술한 각 발명의 리드 프레임, 리드 프레임의 제조 방법, 및 리드 프레임을 사용한 반도체 장치의 제조 방법에 따르면, 하나의 반도체 장치를 제조하기 위해 필요한 리드 프레임 비용을 감소시킬 수 있어 제조 비용이 감소될 수 있다. 게다가, 일괄하여 다수의 반도체 장치가 형성될 수 있기 때문에, 제조 효율이 향상될 수 있다.
본 발명의 다른 목적, 특징 및 이점은 첨부 도면을 참조하면서 이하의 실시예를 읽으면 명료하게 될 것이다.
이하, 도면을 참조하면서 본 발명에 따른 실시예를 설명한다.
도 3은 본 발명의 제 1 실시예에 따른 반도체 장치(20A)를 나타내고 있다. 이 도면은 실장 기판(40) 상에 반도체 장치(20A)가 실장된 상태를 나타내고 있다. 이 반도체 장치(20A)는 주로 반도체 소자(21), 수지 패키지(26)(이하 패키지라고 함) 및 금속막(29)을 포함한다.
반도체 소자(21)는 페이스 업(face up) 상태로 배열되고, 반도체 소자(21)의 상면에 복수의 전극 패드(도시하지 않음)가 형성되어 있다. 또한, 반도체 소자 (21)의 하면에는 후술하는 리드 프레임(31) 상에 실장할 때 사용되는 접착제(24)가 존재하고 있다.
패키지(26)는 에폭시 수지 등을 트랜스퍼 몰딩(transfer molding) (포팅(potting)도 가능함)함으로써 형성되고, 패키지(26)의 실장면(38) 상의 소정위치에 수지 돌기(28)가 일체적으로 형성되어 있다. 이 수지 돌기(28)는 패키지 (26)의 실장면(38)으로부터 아래쪽을 향해 돌출 형성되어 있다.
게다가, 수지 돌기(28)는 실장면(38)의 외주를 따라 설치되어, 소위 페리퍼럴 형태(peripheral form)로 배열된다. 따라서, 실장면(38)의 중앙 부분에는 수지 돌기(28)는 형성되어 있지 않다. 게다가, 이 수지 돌기(28)의 배열의 피치(pitch)는 예를 들면 0.8mm정도로 할 수 있다.
금속막(29)은 단층 또는 복수의 도전막을 적층한 구조를 가지고 있어, 패키지(26) 상에 형성된 수지 돌기(28)를 덮도록 형성되어 있다. 이 금속막(29)와 상술한 반도체 소자(21) 상의 전극 패드와의 사이에는 와이어(22)가 설치되어 있어, 금속막(29) 및 반도체 소자(21)는 서로 전기적으로 접속되어 있다.
더욱이, 실장면(38) 상의 중앙 위치에는 반도체 소자(21)와 대향하도록 방열판(heat sink)(30A)(방열용 부재)이 설치되어 있다. 상술한 바와 같이, 수지 돌기(28)는 실장면(38) 상에 페리퍼럴 형태로 배열되어, 실장면(38)의 중앙 부분에는 수지 돌기(28)가 형성되어 있지 않다. 방열판(30A)은 실장면(38)의 수지 돌기(28)가 형성되어 있지 않은 이 중앙 영역에 설치되어 있다.
방열판(30A)은 금속판이고, (철 합금, 구리 합금과 같은) 리드 프레임 재료로 형성된다. 이 리드 프레임 재료는 일반적으로 열전도율이 높아서, 방열판(30A)은 양호한 방열 특성을 나타낸다. 또한, 방열판(30A)의 실장면(38)으로부터의 돌출량(도면에서 아래쪽으로의 돌출량)은 단자(25)의 실장면(38)으로부터의 돌출량(금속막(29)을 포함한 수지 돌기(28)의 돌출량)과 실질적으로 동일하거나 약간 적게설정된다.
상기와 같이 구성된 반도체 장치(20A)는 종래의 SSOP와 같은 내부 리드와 외부 리드가 필요하지 않으므로, 내부 리드로부터 외부 리드로 잡아끌기 위한 면적 및 외부 리드 자체의 면적이 불필요해져, 반도체 장치(20A)의 소형화를 도모할 수 있다.
또한, 종래의 BGA와 같은 땜납 볼을 형성하기 위한 탑재 기판이 사용되지 않으므로, 반도체 장치(20A)의 비용의 감소를 도모할 수 있다. 더욱이, 수지 돌기 (28) 및 금속막(29)은 협동하여 BGA 타입의 반도체 장치의 땜납 볼과 동등한 기능을 나타내어, 실장성을 향상시킬 수 있다.
계속하여, 반도체 장치(20A)가 실장 기판(40) 상에 실장된 상태에서의 반도체 장치(20A)의 방열 특성에 대해 설명한다.
반도체 장치(20A)는 땜납(42)을 사용하여 실장 기판(40) 상에 실장된다. 실장 기판(40) 상에는 미리 접속 단자(41A, 41B)가 형성되어 있다. 이들 중에서, 접속 단자(41A)는 반도체 장치(20A) 상에 형성된 단자(25)의 배열 위치에 대응하는 위치에 형성되어 있고, 접속 단자(41B)는 반도체 장치(20A) 상에 제공된 방열판(30A)에 대향하는 위치에 형성되어 있다.
따라서, 실장 기판(40)의 각각의 접속 단자(41A, 41B)에 땜납 페이스트 (solder paste)가 도포된 후, 단자(25)가 접속 단자(41A) 상에 위치하고 방열판 (30A)가 접속 단자(41B) 상에 위치하도록, 반도체 장치(20A)는 실장 기판(40) 상에 위치 결정되고, 반도체 장치(20A)은 실장 기판(40) 상에 가고정된다. 계속하여,반도체 장치(20A)가 땜납 페이스트로 가고정된 상태에서 실장 기판(40)은 리플로 노(reflow furnace)로 흘러 들어가 땜납을 용융시키므로, 개재되어 있는 땜납(42)으로 단자(25)는 접속 단자(41)에 접합되고, 방열판(30A)은 접속 단자(41B)로 접합되어, 도 3에 나타내는 바와 같은 상태에서 반도체 장치(20A)는 실장 기판(40) 상에 실장된다.
게다가, 실장시에, 방열판(30A)의 실장면(38)으로부터의 돌기량이 단자(25)의 돌기량 이하로 설정되어 있기 때문에, 반도체 장치(20A)의 실장에 있어 방열판(30A)이 단자(25)(금속막(29))와 실장 기판(40)과의 접합을 방해하지 않는다.
그런데, 상술한 바와 같이, 반도체 소자(21)는 최근 고밀도화됨에 따라, 반도체 소자(21) 내에 발생하는 열의 양은 증대하는 경향이 있다. 그리고, 수지 밀봉 반도체 장치는 반도체 소자를 밀봉하는 패키지(26)의 열전도율이 낮기 때문에, 방열 특성이 불량해지기 쉽다.
그러나, 본 실시예에 따른 반도체 장치(20A)에서, 방열판(30A)은 반도체 소자(21)와 대향하도록 배열되어 있기 때문에, 반도체 소자(21)에서 발생한 열은 접착제(24)를 통해 방열판(30A)으로 열전도되고, 더욱이 땜납(42) 및 접속 단자(41B)를 통해 실장 기판(40)으로 열전도된다. 이 열전도 과정에서, 반도체 소자(21) 내에서 발생한 열은 외부로 방열된다. 또한, 방열량이 적을 지라도 단자(25)를 통해 반도체 소자(21) 내에서 발생되는 열은 방열된다. 도 3에 나타내는 화살표는 반도체 소자(21) 내에서 발생한 열의 방열 경로를 나타내고 있다.
따라서, 반도체 장치(20A)는 방열판(30A)을 포함하기 때문에, 단자(25)로만 방열을 행하는 종래의 구성에 비해 방열 면적을 넓게 할 수 있다. 따라서, 반도체 소자(21)는 효율적으로 냉각될 수 있어 반도체 소자(21) 내에서 오동작이 발생하는 것을 확실히 방지할 수 있다. 또한, 열전도율이 높은 리드 프레임 재료가 방열판(30A)으로 사용되어, 이에 의해서도 양호한 방열 특성을 얻을 수 있다.
계속하여, 도 4를 참조하여 상술한 제 1 실시예에 따른 반도체 장치(20A)의 제조 방법에 대해 설명한다.
반도체 소자(20A)는 각각의 리드 프레임 형성 공정, 소자 실장 공정, 밀봉 공정, 리드 프레임 제거 공정을 실시함으로써 제조된다. 또한, 하나의 리드 프레임으로부터 복수의 반도체 장치가 형성될 때, 상기 공정들에 절단 공정이 추가된다.
여기서, 리드 프레임 형성 공정은 수지 돌기(28)가 형성되는 위치에 대응하는 위치에 오목부(44)를 형성하고, 오목부(44)의 내부에 금속막(29)을 피복 형성함으로써, 리드 프레임(31A)을 형성하는 공정이다. 소자 실장 공정은 리드 프레임(31A) 상에 반도체 소자(21)를 실장하고, 반도체 소자(21)와 금속막(29)을 와이어(22)에 의해 전기적으로 접속하는 공정이다.
밀봉 공정은 적어도 반도체 소자(21)와 와이어(22)를 밀봉하는 패키지(26)를 형성하는 공정이다. 리드 프레임 제거 공정은 리드 프레임(31A)을 제거하여 반도체 장치(20A)를 독립시키는 공정이다. 더욱이, 절단 공정은 리드 프레임이 제거된 연속되는 반도체 장치의 군을 개개의 반도체 장치로 분리하여 개편화하는 공정이다.
본 실시예에 따른 제조 방법은 상기 공정들 중에서 리드 프레임 제거 공정에 특징이 있고, 그 외 공정들은 종래의 공정에서와 동일한 처리를 행한다. 따라서, 이하의 설명에서는 본 실시예를 특징짓는 리드 프레임 제거 공정에 대해서만 설명하기로 한다.
도 4a는 리드 프레임 형성 공정, 소자 실장 공정 및 밀봉 공정이 종료된 후의 상태를 나타내고 있다. 이 상태에서, 리드 프레임(31A) 내에 형성된 각각의 복수의 오목부(44)의 내부에 금속막(29) 및 수지 돌기(28)가 형성되어 있다.
또한, 금속막(29)은 와이어(22)에 의해 반도체 소자(21)와 전기적으로 접속되고, 수지 돌기(28)는 패키지(26)와 일체적으로 형성되어 있다. 반도체 소자(21)는 접착제(24)에 의해 리드 프레임(31A) 상에 고정되어 있다. 게다가, 이 때의 리드 프레임(31A)의 두께 W1(실장면(38)로부터의 돌기량)은 과정상 오목부(44)의 깊이보다 크다.
리드 프레임 제거 공정에서, 리드 프레임(31A)을 패키지(26)로부터 분리하는 처리를 행한다. 구체적으로, 리드 프레임(31A)에 에칭 용액을 분사시켜 리드 프레임(31)을 용해시킴으로써, 패키지(26)가 리드 프레임(31A)으로부터 분리된다. 본 실시예에서, 이 리드 프레임 제거 공정은 제 1 리드 프레임 제거 공정과 제 2 리드 프레임 제거 공정을 행하는 것에 의해 실현되어 있다.
제 1 리드 프레임 제거 공정에서, 리드 프레임(31A)의 전면에 에칭 용액을 분사시켜, 리드 프레임(31A)이 전체적으로 균일한 비율로 에칭되도록 에칭 처리를행한다. 이 에칭 처리에서 사용된 에칭 용액은 리드 프레임(31A)은 용해시키나 금속막(29)은 용해시키지 않는 성질을 갖는 것이 선정된다.
리드 프레임(31A)의 두께가 금속막(29)을 포함하는 수지 돌기(28)의 실장면(38)으로부터의 높이(도 4b에서 화살표 W2로 나타낸 치수) 이하가 될 때까지, 다시 말하면 리드 프레임(31A)의 두께가 단자(25)의 높이 이하가 될 때까지, 제 1 리드 프레임 제거 공정이 행해진다.
도 4b는 제 1 리드 프레임 제거 공정이 종료된 후의 상태를 나타내고 있다. 이 상태에서, 리드 프레임(31A)은 전체적으로 상술한 W2와 동일한 두께를 갖는다. 따라서, 이 상태에서, 금속막(29)의 저부는 리드 프레임(31A)과 실질적으로 동일한 면을 공유하거나, 리드 프레임(31A)으로부터 약간 돌출되어 있다.
상술한 제 1 리드 프레임 제거 공정이 종료된 후, 제 2 리드 프레임 제거 공정이 실시된다. 이 제 2 리드 프레임 제거 공정에서, 우선 리드 프레임(31A) 상에 레지스트(32)가 설치된다. 이 레지스트(32)는 방열판(30A)이 형성되는 위치에 대응하도록 설정된 배열 위치를 갖는다.
계속하여, 제 1 리드 프레임 제거 공정에서와 같이, 리드 프레임(31A)의 전면에 에칭 용액을 분사하여, 리드 프레임(31A)의 에칭 처리를 행한다. 이 과정에서, 리드 프레임(31A)의 레지스트(32)가 형성된 부위는 에칭 처리에 의해서도 제거되지 않으나, 리드 프레임(31A)의 레지스트(32)가 형성되어 있지 않은 부위는 선택적으로 에칭된다. 이에 의해, 도 4c에 나타내는 바와 같이 방열판(30A)이 형성된다. 그리고 나서, 방열판(30A) 상에 설치되어 있는 레지스트(32)를 제거함으로써,도 4d에 나타내는 바와 같이 반도체 장치(20A)가 형성된다.
따라서, 본 실시예에서, 반도체 장치(20A)의 제조시 사용되는 리드 프레임(31A)을 이용하여, 제 1 및 제 2 리드 프레임 제거 공정에 있어서 리드 프레임(31A)의 일부를 잔존시켜, 이를 방열판(31A)으로 하고 있다. 따라서, 리드 프레임(31A)과 별개의 재료로 방열판을 형성하는 방법에 비해, 제조 공정을 간단하게 할 수 있다. 그리고, 방열판(30A)을 형성하기 위한 새로운 제조 설비 또한 불필요하게 되어, 설비 비용의 감소를 도모할 수 있다. 더욱이, 본 실시예는 리드 프레임(31A)을 용해시켜 리드 프레임(31A)로부터 패키지(26)가 분리되도록 하기 때문에, 이 분리 처리를 확실하고 용이하게 행할 수 있어 수율을 증가시킬 수 있다.
게다가, 상술한 실시예가 에칭 용액을 분사함으로써 리드 프레임(31A)을 제거하는 방법을 설명하고 있더라도, 리드 프레임(31A)을 제거하는 방법은 이에 한정되지 않고, 다른 에칭 방법들이 사용될 수 있다. 구체적으로는, 에칭조(etching bath)(31) 내에 채워진 에칭용액으로 리드 프레임(31A)을 에칭 용액조 내에 잠기게 하여 에칭을 행하는 방법을 생각해 볼 수 있다.
다음으로, 본 발명에 따른 제 2 실시예에 대해 설명한다.
도 5는 본 발명의 제 2 실시예에 따른 반도체 장치(20B)를 나타내고 있다. 게다가, 도 5에서 도 3 및 도 4에 나타낸 구성과 동일 구성에 대해서는 동일 부호를 붙여, 그 설명을 생략한다. 또한, 도 6 이후의 각 도면에 대해서도 동일하게 적용한다.
도 3에 나타낸 제 1 실시예에 따른 반도체 장치(20A)는 방열판(30A)이 개재되어 있는 접착제로 반도체 소자(21)의 하부에 설치되는 구성을 하고 있다. 반대로, 본 실시예에 따른 반도체 장치(20B)는 반도체 소자(21)와 방열판(30B)과의 사이에 도금층(35)(금속층)이 설치되는 것에 특징이 있다. 이 도금층(35)은 반도체 소자(21)의 하부에 설치된 접착제층(33) 상에 도금 형성되어 있다. 방열판(30B)은 개재되어 있는 접착제층(34)으로 도금층(35)에 접착되어 있다.
따라서, 반도체 소자(21)와 방열판(30B)과의 사이에 적어도 한 층의 도금층(35)이 설치되어 방열판(30B)이 도금층(35)에 접착 고정되는 구성을 제공함으로써, 도금층(35) 및 접착제(34)의 선정의 자유도를 넓힐 수 있다.
따라서, 방열판(30B)과의 접착성이 양호한 접착제(34)를 선정하고, 접착제(34)와의 접착성이 양호한 도금층(35)을 선택함으로써, 방열판(30B)을 반도체 장치(20B) 상에 강고하게 고정할 수 있어, 반도체 장치(20B)의 신뢰성의 향상을 도모할 수 있다. 또한, 도금층(35) 자체가 금속이어서, 높은 열전도성을 갖기 때문에, 반도체 소자(21) 내에서 발생한 열은 방열판(30B)으로 효율적으로 열전도될 수 있다.
게다가, 본 실시예가 한 층에 도금층(35)을 설치한 구성을 설명하고 있지만, 도금층(35)은 한 층에 한정되지 않고, 복수의 층들이 형성될 수도 있다.
다음으로, 본 발명에 따른 제 3 및 제 4 실시예에 대해 설명한다.
도 6 및 도 7은 본 발명의 제 3 및 제 4 실시예에 따른 반도체 장치(20C, 20D)를 나타내고 있다. 각각의 반도체 장치(20C, 20D)는 배면 단자(27)를 포함하는 구성을 하고 있다. 이 배면 단자(27)는 도전성 금속막이고, 도시하지 않았으나와이어(22)에 의해 반도체 소자(21)의 접지 전극 패드에 접속되도록 구성되어 있다. 또한, 이 배면 단자(27)는, 반도체 장치(20C, 20D)를 실장 기판(도시하지 않음) 상에 실장할 때 실장 기판 상의 접지 단자와 전기적으로 접속될 것이다. 따라서, 실장 상태에서, 배면 단자(27)는 반도체 소자(21)의 접지 전극 패드와 실장 기판 상의 접지 단자 양쪽에 전기적으로 접속되므로, 반도체 소자(21)를 실딩하는 실드 부재로서 기능하여, 반도체 장치(20C, 20D)의 전기적 특성의 향상을 도모할 수 있다.
도 6에 나타내는 제 3 실시예에 따른 반도체 장치(20C)는 금속으로 구성된 방열판(30C)을 배면 단자(27)와 반도체 소자(21)와의 사이에 설치한 구성으로 되어 있다. 이 방열판(30C)은 접착제(24)에 의해 배면 단자(27)에 고정되어 있다. 반도체 소자(21)는 접착제(24)에 의해 방열판(30C)의 상부에 실장된다.
한편, 제 4 실시예에 따른 반도체 장치(20D)는 수지제의 방열판(30D)을 사용한 것을 특징으로 하고 있다. 이 방열판(30D)은 높은 열전도성을 갖는 수지와 금속 가루가 혼합되어, 전체적으로 높은 열전도성을 갖는 구성을 갖는다. 또한, 수지제의 방열판(30D)을 가열하면 수지가 접착제와 같은 접착성을 가지므로, 반도체 소자(21) 및 방열판(30D)과, 배면 단자(27) 및 방열판(30D)은 방열판(30D) 자체에서 발생하는 접착력에 의해 서로 직접 접속되는 구성으로 되어 있다.
상기와 같은 각각의 반도체 장치(20C, 20D)에서, 반도체 소자(21)와 배면 단자(27)와의 사이에 방열판(30C 또는 30D)이 설치되어 있기 때문에, 반도체 소자(21) 내에 발생한 열은 우선 방열판(30C 또는 30D)으로 열전도되고, 그 후에배면 단자(27)로 열전도되어 외부로 방출된다.
이 과정에서, 배면 단자(27)는 실장시 실장 기판(도시하지 않음)에 접합되기 때문에, 반도체 소자(21) 내에서 발생한 열은 배면 단자(27) 뿐만 아니라 실장 기판으로부터도 방열된다. 따라서, 반도체 소자(21)와 배면 단자(27)와의 사이에 방열판(30C 또는 30D)을 제공하여 방열 용적을 증대시켜, 효율적인 방열 처리를 행할 수 있다.
또한, 제 4 실시예에 따른 반도체 장치(20D)는, 반도체 소자(21)가 방열판(30D)의 상부에 직접 배치된 구성을 가지므로, 반도체 소자(21) 내에 발생하는 열이 직접적으로 방열판(30D)에 방열되어, 방열 효율의 향상을 도모할 수 있다.
다음으로, 본 발명의 제 5 실시예에 대해 설명한다.
도 8은 본 발명의 제 5 실시예에 따른 반도체 장치(20E)를 나타내고 있다. 본 실시예에 따른 반도체 장치(20E)는 방열판(30E)이 반도체 소자(21)의 상부에 설치된 것을 특징으로 한다. 방열판(30E)은 금속제이고, 판 형상 부분(36A) 및 볼록부(36B)로 구성되어 있다.
본 실시예에서, 판 형상 부분(36A)은 패키지(26)의 상면을 전부 덮도록 구성되어 있다. 그러나, 판 형상 부분(36A)이 반드시 패키지(26)의 상면을 전부 덮도록 구성될 필요는 없으며, 반도체 소자(21) 내에서 발생하는 열의 양에 따라 그 면적은 변할 수 있다.
볼록부(36B)는 판 형상 부분(36A)으로부터 반도체 소자(21)를 향해 돌출하도록 형성되어 있다. 이 볼록부(36B)의 선단면은 연질 접착제(37)에 의해 반도체 소자(21)의 상면에 접착되어 있다. 이 부분에서, 볼록부(36B)를 반도체 소자(21)에 접착하는데 연질 접착제(37)를 사용한 것은, 반도체 소자(21)의 상면 상에 형성된 회로를 보호하기 위해서이다.
계속하여, 본 발명의 제 2 실시예에 따른 반도체 장치의 제조 방법에 대해 설명한다.
도 4를 참조하여 설명된 반도체 장치의 제조 방법에서, 반도체 장치(20A)는 리드 프레임(31A)의 한 면만을 사용하여 형성된다. 반대로, 본 실시예에 따른 제조 방법에서는, 반도체 장치는 리드 프레임의 양 면에 형성되어 생산성의 향상을 도모한다.
도 9 및 도 10은 본 실시예에 따른 제조 방법에서 사용되는 리드 프레임(31B, 31C)을 나타내고 있다. 리드 프레임(31B)에서, 한 개의 금속 베이스 (45A)의 상면과 하면 각각에 오목부(44)가 형성되어 있고, 각각의 오목부(44)의 내면에 금속막(29)이 형성되어 있다. 오목부(44)는 반도체 장치의 단자(25)가 형성되는 위치에 대응하는 위치에 형성 배치된다.
리드 프레임(31C)에서는, 금속 베이스(45B)는 제 1 및 제 2 베이스 반체(46, 47)로 구성되어 있다. 각각의 베이스 반체(46, 47)의 한 면에 오목부(44)가 형성되어 있고, 각각의 오목부(44)의 내면에 금속막(29)이 형성되어 있다. 베이스 반체(46, 47)의 오목부(44)가 형성되어 있지 않은 면은 서로 대향하도록 배치되고, 베이스 접착제(48)에 의해 접합되어 있다. 이에 의해, 제 1 및 제 2 베이스 반체(46, 47)는 일체화되어 리드 프레임(31C)을 구성한다. 게다가, 제 1 및 제 2베이스 반체(46, 47)를 접합하는 방법은 상술한 베이스 접착제(48)를 사용하는 방법에 한정되지 않고, 예를 들면 기계적으로 압연 가공(rolling processing)을 행함으로써 제 1 및 제 2 베이스 반체(46, 47)를 접합하는 방법이 사용될 수도 있다.
상기와 같이 구성된 리드 프레임(31B, 31C)은 아래와 같이 제조된다. 이하의 설명에서는 리드 프레임(31C)의 제조 방법을 예를 들어 설명한다.
리드 프레임(31C)를 제조하기 위해, 우선 도 11에 나타내는 바와 같이, 도전성 재료(예를 들면, 구리)로 이루어진 평판 형태의 제 1 및 제 2 베이스 반체(46, 47)를 준비하고, 이 한 쌍의 베이스 반체(46, 47)를 베이스 접착제(48)에 의해 서로 접착하여, 금속 베이스(45B)를 형성한다. 계속하여, 도 12에 나타내는 바와 같이, 이 금속 베이스(45B)의 상면과 하면에 에칭 레지스트(49)를 도포한다(레지스트 도포 공정). 이 에칭 레지스트(49)는 예를 들면 감광성 수지이고, 스피너(spinner) 등을 사용하여 소정 두께로 도포된다.
계속하여, 에칭 레지스트(49)에 도시하지 않은 마스크를 사용하여 노광 처리를 행하고, 그 후에 현상 처리를 하여 후에 단자(25)가 형성되는 위치에 개구부(50)가 형성된 레지스트 패턴(49a)을 형성한다(레지스트 패턴 형성 공정). 도 13은 개구부가 형성된 레지스트 패턴(49a)을 나타내고 있다.
레지스트 패턴 형성 공정이 종료한 후, 레지스트 패턴(49a)이 형성된 금속 베이스(45B)의 양면에 하프 에칭 처리(half etching process)를 실시하여, 금속 베이스(45B)의 양면에 오목부(44)를 형성한다(에칭 공정). 오목부(44)의 깊이는 후에 형성되는 단자(25)의 높이와 같으며, 오목부(44)는 0.05 ~ 0.10mm의 깊이로 형성된다. 이 오목부(44)의 깊이는 에칭 시간을 제어함으로써 상술한 소정의 깊이로 되도록 하고 있다. 게다가, 금속 베이스(45B)를 형성하는 재료로서 구리(Cu)가 사용된 경우, 에칭 용액으로서 염화 제2철 등이 사용될 수 있다. 도 14는 양면에 소정 깊이의 오목부(44)가 형성된 금속 베이스(45B)를 나타내고 있다.
상술한 바와 같이 에칭 공정이 실시되면, 계속하여 금속막(29)을 형성하기 위해 금속막 형성 공정이 실시된다. 금속막(29)을 형성하는 방법으로서 예를 들면 도금법이 사용될 수 있다. 또한, 본 실시예에 따른 금속막(29)은 내층으로부터 납땜층, 니켈(Ni)층, 팔라듐(Pd)층, 금(Au)층이 적층된 4층 구조막이다. 따라서, 각각의 층이 순차적으로 도금 적층되어 금속막(29)을 형성한다. 게다가, 금속막(29)의 층 구조는 상술한 조합에 한정되지 않고, 금속막(29)은 내층으로부터 팔라듐(Pd)층, 니켈(Ni)층, 팔라듐(Pd)층, 금(Au)층이 적층된 4층 구조물일 수도 있다.
상술한 처리를 실시함으로써, 도 15에 나타내는 바와 같이, 금속 베이스(45B) 내에 금속막(29)이 피복 형성된다. 그러나, 후술하는 바와 같이, 분리 공정에서 각각의 베이스 반체(46, 47)로부터 패키지를 분리할 때, 금속막(29)은 각각의 베이스 반체(46, 47)로부터 이탈될 필요가 있다. 따라서, 금속막(29)은 베이스 반체(46, 47)에 대해 어느 정도의 분리성도 요구된다. 따라서, 오목부(44) 내에 금속막(29)을 형성하기 전에, 상술한 분리성을 확보하기 위해 도전성 페이스트 등의 분리성을 향상시키는 재료가 오목부(44) 내에 도포되고, 그 위에 금속막(29)이 형성된다.
게다가, 상술한 금속막 형성 공정에서 도금법을 사용하여 금속막(29)를 형성하는 방법이 설명되었지만, 금속막(29)의 형성은 도금법에 한정되지 않으며, 금속막(29)은 증착법 및 스퍼터링법 등의 다른 막형성 기술을 사용하여 형성될 수도 있다.
금속막 형성 공정에서 오목부(44) 내에 금속막(29)이 형성된 후, 레지스트 패턴(49a)(에칭 레지스트(49))을 제거하는 레지스트 제거 공정 및 금속 베이스(45B)의 표면 평활화 공정이 실시되어, 도 10에 나타내는 리드 프레임(31C)을 형성한다. 상술한 리드 프레임(31C)의 제조 방법에서, 리드 프레임(31C)은 레지스트 도포 공정, 레지스트 패턴 형성 공정, 에칭 공정, 금속막 형성 공정, 및 레지스트 제거 공정 등의 간단한 공정에 의해 형성될 수 있다.
계속하여, 상술한 바와 같이 제조되는 리드 프레임(31C)을 사용한 반도체 장치의 제조 방법에 대해 설명한다.
반도체 장치를 제조하기 위해, 리드 프레임(31C) 상의 소정의 소자 실장 위치에 접착제(24)를 도포하고, 이 접착제(24)의 상부에 반도체 소자(21)를 실장한다(소자 실장 공정). 이 소자 실장 공정이 종료되면, 리드 프레임(31C)은 와이어 본딩 장치(wire bonding machine) 상에 실장되고, 도 16에 나타내는 바와 같이 반도체 소자(21)의 상면 상에 형성된 전극 패드와 리드 프레임(31C) 내에 형성된 금속막(29)과의 사이에 와이어(22)가 설치되어, 반도체 소자(21)와 금속막(29)은 서로 전기적으로 접속된다(접속 공정).
상술한 접속 공정이 종료된 후, 리드 프레임(31C) 상에 형성된 복수의 반도체 소자(21)를 밀봉하는 패키지(26)가 형성된다(밀봉 공정). 도 17은 패키지(26)가 형성된 상태를 나타내고 있다. 도 17이 패키지(26)가 트랜스퍼 몰딩에 의해 형성된 예를 나타내고 있지만,이 패키지(26)는 포팅 등의 다른 수지 형성 방법에 의해서도 형성될 수 있다. 트랜스퍼 몰딩을 적용한 경우, 패키지(26)는 저비용으로 높은 신뢰성을 가질 수 있다. 한편, 포팅을 적용한 경우, 제조 설비가 간단해지고, 그 비용을 절감할 수 있다.
상술한 밀봉 공정이 종료된 후, 제 1 베이스 반체(46)와 제 2 베이스 반체(47)를 분할하는 분할 공정이 실시된다. 이 분할 공정에서, 베이스 접착제 (48)는 화학적으로 용해되어 제 1 및 제 2 베이스 반체(46, 47)를 분할한다. 이에 의해, 제 1 및 제 2 베이스 반체(46, 47)를 독립적으로 취급할 수 있다. 도 18은 제 1 및 제 2 베이스 반체(46, 47)가 분할된 상태를 나타내고 있다.
게다가, 제 1 및 제 2 베이스 반체(46, 47)를 분할하는 방법은 상술한 바와 같이 베이스 접착제(48)를 화학적으로 용해시키는 방법에 한정되지 않고, 접착제(48)로서 가열에 연화하는 수지(패키지(26)를 형성하는 수지보다 연화점이 낮을 것이 요구됨)를 사용하여, 가열 처리를 실시함으로써 제 1 및 제 2 베이스 반체(46, 47)가 분할되는 방법이 사용될 수 있다.
상술한 분할 공정이 종료된 후, 패키지(26)를 제 1 및 제 2 베이스 반체(46, 47)로부터 분리하는 분리 공정이 실시된다. 도 19는 분리 공정을 나타내고 있고, 이 도면에 나타내는 예는 제 1 및 제 2 베이스 반체(46, 47)의 분할된 면에 에칭 용액을 분사시킴으로써 제 1 및 제 2 베이스 반체(46, 47)가 용해되어, 패키지(26)를 제 1 및 제 2 베이스 반체(46, 47)로부터 분리시키는 방법을 나타내고 있다.
이 분리 공정에서 사용되는 에칭 용액은 제 1 및 제 2 베이스 반체(46, 47)는 용해시키지만 금속막(29)은 용해시키지 않는 성질을 갖는 것으로 선정된다. 따라서, 제 1 및 제 2 베이스 반체(46, 47)는 완전히 용해되어 패키지(26)는 제 1 및 제 2 베이스 반체(46, 47)로부터 분리된다.
따라서, 제 1 및 제 2 베이스 반체(46, 47)가 용해되어 패키지(26)가 분리되어 독립하도록 하는 방법을 사용함으로써, 제 1 및 제 2 베이스 반체(46, 47)로부터 패키지(26)를 분리시키는 처리를 확실하고 용이하게 행할 수 있어 수율이 증가한다.
게다가, 패키지(26)를 제 1 및 제 2 베이스 반체(46, 47)로부터 분리시키는 방법은 상술한 제 1 및 제 2 베이스 반체(46, 47)를 용해시키는 방법에 한정되지 않고, 예를 들면 패키지(26)를 제 1 및 제 2 베이스 반체(46, 47)로부터 벗겨냄으로써 제 1 및 제 2 베이스 반체(46, 47)로부터 패키지(26)를 기계적으로 분리하는 방법 등이 사용될 수 있다.
이 분리 방법에서, 상술한 실시예에 따른 방법에 비해 에칭 용액은 불필요하고, 분리 공정에 필요한 시간을 단축할 수 있다. 그러나, 패키지(26)가 제 1 및 제 2 베이스 반체(46, 47)로부터 기계적으로 분리되기 때문에, 금속막(29)이 각각의 오목부(44)로부터 확실하게 수지 돌기(28)로 이동하는지 여부에 대해 문제점이 있다. 그러나, 이 점은 상술한 금속막 형성 공정에서, 돌기부(44) 내에 금속막(29)의 분리성을 향상시키는 재료(약제)를 설치한 후에 금속막(29)을 형성함으로써 해결될 수 있다.
상술한 분리 공정이 종료된 후, 절단 공정이 실시된다. 이 절단 공정에서, 연속 상태의 복수의 패키지(26)가 개개의 패키지(26)로 절단된다. 본 실시예에서, 도 20에 나타내는 바와 같이, 수지 밀봉 부재(27)를 절단하는 지그(jig)로서 커팅 소어(51)(cutting saw)가 사용되고 있다. 이 커팅 소어(51)는 웨이퍼를 절단할 때 사용되는 다이싱 소어(dicing saw)와 동일한 구성을 하고 있어, 지극히 좁은 절단 마진(margin)을 갖는 고정밀도 절단 처리를 할 수 있다. 게다가, 커팅 소어(51) 이외에도 레이저광 또는 전자 빔 등을 사용하여 분리 처리를 행할 수 있다.
계속하여, 도 21에 나타내는 바와 같이, 패키지(26)의 실장면(38)에 접착제(52)에 의해 방열판(30F)가 고정되어(방열판 설치 공정), 반도체 소자(20F)가 형성된다. 이상 설명한 공정을 실시함으로써, 반도체 장치(20F)가 제조된다. 상술한 제조 방법에 따르면, 리드 프레임(31B 또는 31C)의 양면에 각각 반도체 소자(21)가 실장되고 가공된다. 따라서, 하나의 반도체 장치(20F)를 제조하기 위해 필요한 리드 프레임 비용을 반으로 할 수 있어 제조 비용을 감소시킬 수 있다. 또한, 일괄하여 복수의 반도체 장치(20F)를 형성할 수 있기 때문에, 제조 효율이 향상될 수 있다.
상술한 바와 같이, 본 발명에 따르면, 반도체 소자 내에 발생하는 열은 방열용 부재에서 방열되므로, 반도체 소자를 효율적으로 냉각할 수 있어, 반도체 소자 내에서 오동작이 발생하는 것을 방지할 수 있다.
또한, 방열용 부재의 실장면으로부터의 돌기량은 금속막을 포함하는 수지 돌기의 돌기량 이하로 설정되기 때문에, 반도체 장치를 실장할 때 방열용 부재는 금속막과 실장 기판과의 접합을 방해하지 않는다.
또한, 본 발명에 따르면, 방열용 부재는 리드 프레임 재료로 형성된 금속판이고, 리드 프레임 재료는 열전도율이 높기 때문에 양호한 방열 특성을 얻을 수 있다.
또한, 본 발명에 따르면, 금속층으로서 접착성이 양호한 재료를 사용할 수 있어 방열용 부재를 강고하게 고정시킬 수 있다. 게다가, 금속층 자체가 열전도성을 갖기 때문에, 반도체 소자 내에 발생한 열이 방열용 부재로 효율적으로 열전도될 수 있다.
또한, 본 발명에 따르면, 반도체 소자와 배면 단자와의 사이의 방열용 부재를 설치함으로써, 방열 용적을 증대시킬 수 있어 효율적인 방열 처리를 행할 수 있다.
또한, 본 발명에 따르면, 반도체 소자 내에 발생하는 열은 직접적으로 방열용 부재로 방열될 수 있어 방열 효율의 향상을 도모할 수 있다. 또한, 방열용 부재는 반도체 소자가 실장되는 기판으로서 사용될 수 있다.
또한, 본 발명에 따르면, 반도체 장치의 제조시에 사용되는 리드 프레임을 이용하여, 제 1 및 제 2 리드 프레임 제거 공정에서 리드 프레임의 일부를 잔존시키고 그 부분을 방열용 부재로 하여, 리드 프레임과 별개의 재료로 방열용 부재를 형성하는 방법에 비해 제조 공정을 간단하게 할 수 있다. 게다가, 방열용 부재를 형성하기 위한 새로운 제조 설비도 불필요하게 되어 설비 비용이 상승하지 않는다.
더욱이, 본 발명에 따르면, 하나의 반도체 장치를 제조하기 위해 필요한 리드 프레임 비용을 감소할 수 있어, 제조 비용을 감소할 수 있다. 게다가, 일괄하여 다수의 반도체 장치를 형성할 수 있기 때문에 제조 효율이 향상될 수 있다.
본 발명은 구체적으로 개시된 실시예에 한정되지 않고, 청구된 본 발명의 범위로부터 일탈함이 없이 여러 변형예나 실시예가 생각될 수 있다.

Claims (11)

  1. 반도체 소자,
    이 반도체 소자를 밀봉하는 수지 패키지,
    이 수지 패키지의 실장 측면에 돌출 형성된 복수의 수지 돌기,
    이 수지 돌기 상에 설치된 금속막, 및
    상기 반도체 소자 상의 전극 패드와 상기 금속막을 서로 전기적으로 접속하는 와이어를 포함하는 반도체 장치에 있어서,
    상기 반도체 소자와 대향하여 방열용 부재가 설치되어 상기 반도체 소자로부터 발생하는 열을 방열하고,
    상기 방열용 부재의 상기 실장면으로부터의 돌기량이 상기 금속막을 포함한 상기 수지 돌기의 돌기량 이하가 되도록 배열되는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 방열용 부재는 리드 프레임 재료로 형성된 금속판인 것을 특징으로 하는 반도체 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 반도체 소자와 상기 방열용 부재와의 사이에 적어도 한층의 금속층이설치되고, 상기 방열용 부재가 상기 금속층에 접착 고정된 것을 특징으로 하는 반도체 장치.
  4. 반도체 소자,
    이 반도체 소자를 밀봉하는 수지 패키지,
    이 수지 패키지의 실장 측면 상에 페리퍼럴 형태로 돌출 형성된 복수의 수지 돌기,
    이 수지 돌기 상에 설치된 금속막,
    상기 실장 측면 상의 상기 수지 돌기가 설치된 위치의 내측에 돌출하도록 형성된 배면 단자, 및
    상기 반도체 소자 상의 전극 패드와 상기 금속막을 서로 전기적으로 접속하는 와이어를 포함하는 반도체 장치에 있어서,
    상기 반도체 소자와 상기 배면 단자와의 사이에 방열용 부재가 설치된 것을 특징으로 하는 반도체 장치.
  5. 제 4 항에 있어서,
    상기 반도체 소자는 상기 방열용 부재 상에 배치되는 것을 특징으로 하는 반도체 장치.
  6. 제 2 항에 기재된 반도체 장치의 제조 방법으로서,
    리드 프레임 재료로 형성된 기판을 준비하고, 이 기판 내의 상기 수지 돌기가 형성되는 위치에 대응하는 위치에 오목부를 형성하고, 이 오목부의 내부를 상기 금속막으로 피복함으로써 리드 프레임을 형성하는 리드 프레임 형성 공정,
    상기 리드 프레임 상에 상기 반도체 소자를 실장하고, 상기 반도체 소자와 상기 금속막을 상기 와이어에 의해 전기적으로 접속하는 소자 실장 공정,
    적어도 상기 반도체 소자 및 상기 와이어를 밀봉하는 상기 수지 패키지를 형성하는 밀봉 공정,
    상기 리드 프레임의 두께가 상기 금속막을 포함한 상기 수지 돌기의 상기 실장 측면으로부터의 높이 이하가 되도록 상기 리드 프레임을 제거하는 제 1 리드 프레임 제거 공정,
    상기 리드 프레임 상의 상기 방열용 부재를 형성하는 소정 위치에 레지스트 재료를 설치한 후, 상기 레지스트가 설치되어 있지 않은 상기 리드 프레임을 제거하여, 상기 방열용 부재를 형성하는 제 2 리드 프레임 제거 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 반도체 소자,
    이 반도체 소자를 밀봉하는 수지 패키지,
    이 수지 패키지의 실장면에 돌출 형성된 수지 돌기,
    이 수지 돌기 상에 설치되는 금속막, 및 상기 반도체 소자 상의 전극 패드와 상기 금속막을 서로 전기적으로 접속하는 접속 수단을 포함하는 반도체 장치를 제조할 때에 사용되는 리드 프레임으로서,
    베이스 내의 상기 수지 돌기가 형성되는 위치에 대응하는 위치에 형성되고, 상기 금속막이 형성된 상기 오목부가 상기 베이스의 양면에 형성되는 것을 특징으로 하는 리드 프레임.
  8. 제 7 항에 있어서,
    상기 금속막이 내층으로부터 땜납층, 니켈(Ni)층, 팔라듐(Pd)층, 금(Au)층의 4층 구조막이거나, 내층으로부터 팔라듐(Pd)층, 니켈(Ni)층, 팔라듐(Pd)층, 금(Au)층의 4층 구조막인 것을 특징으로 하는 리드 프레임.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 베이스가, 각각의 한쪽 면에 상기 오목부가 형성된 제 1 및 제 2 베이스 반체로 구성되고, 상기 제 1 및 제 2 베이스 반체의 상기 오목부가 형성되어 있지 않은 면이 서로 접합되어 있는 것을 특징으로 하는 리드 프레임.
  10. 제 7 항에 기재된 리드 프레임의 제조 방법으로서,
    상기 베이스의 양면 상에 에칭 레지스트를 도포하는 레지스트 도포 공정,
    상기 오목부 형성 위치에 대응하는 상기 에칭 레지스트의 일부를 제거함으로써 소정의 레지스트 패턴을 형성하는 레지스트 패턴 형성 공정,
    상기 베이스의 양면의 상기 오목부 형성 위치에 레지스트 패턴을 마스크로하여 상기 오목부를 형성하는 에칭 공정,
    이 에칭 공정에서 형성된 오목부 내에 상기 금속막을 형성하는 금속막 형성 공정, 및
    상기 에칭 레지스트를 제거하는 레지스트 제거 공정을 포함하는 것을 특징으로 하는 리드 프레임의 제조 방법.
  11. 체 9 항에 기재된 리드 프레임을 사용한 반도체 장치의 제조 방법으로서,
    상기 리드 프레임 상에 반도체 소자를 실장하는 소자 실장 공정,
    상기 반도체 소자 상에 형성된 전극 패드와 상기 리드 프레임에 형성되어 있는 상기 금속막을 서로 전기적으로 접속하는 접속 공정,
    상기 리드 프레임 상에, 상기 반도체 소자를 밀봉하는 수지를 형성하고 수지 패키지를 형성하는 밀봉 공정,
    상기 리드 프레임을 상기 제 1 베이스 반체 및 제 2 베이스 반체로 분할하는 분할 공정, 및
    상기 제 1 및 제 2 베이스 반체로부터 상기 수지 패키지를 상기 금속막과 함께 분리하는 분리 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020027011249A 2000-03-09 2000-03-09 반도체 장치 및 그 제조 방법, 및 리드 프레임 및 그 제조방법, 및 리드 프레임을 사용한 반도체 장치의 제조 방법 KR20020086587A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2000/001433 WO2001067513A1 (fr) 2000-03-09 2000-03-09 Dispositif a semi-conducteurs, araignee de connexions, et procedes de fabrication correspondants

Publications (1)

Publication Number Publication Date
KR20020086587A true KR20020086587A (ko) 2002-11-18

Family

ID=11735774

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027011249A KR20020086587A (ko) 2000-03-09 2000-03-09 반도체 장치 및 그 제조 방법, 및 리드 프레임 및 그 제조방법, 및 리드 프레임을 사용한 반도체 장치의 제조 방법

Country Status (4)

Country Link
US (1) US6716675B2 (ko)
JP (1) JP4331910B2 (ko)
KR (1) KR20020086587A (ko)
WO (1) WO2001067513A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100765604B1 (ko) * 2004-11-26 2007-10-09 산요덴키가부시키가이샤 회로 장치 및 그 제조 방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6875636B2 (en) * 2003-07-14 2005-04-05 Delphi Technologies, Inc. Wafer applied thermally conductive interposer
US7709935B2 (en) * 2003-08-26 2010-05-04 Unisem (Mauritius) Holdings Limited Reversible leadless package and methods of making and using same
EP1524690B1 (en) * 2003-10-13 2009-03-11 Infineon Technologies AG Semiconductor package with heat spreader
US7425759B1 (en) * 2003-11-20 2008-09-16 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal and filler
JP5653144B2 (ja) * 2004-12-16 2015-01-14 新光電気工業株式会社 半導体パッケージの製造方法
KR100633852B1 (ko) * 2005-09-22 2006-10-16 삼성전기주식회사 캐비티가 형성된 기판 제조 방법
TWI284407B (en) * 2005-11-03 2007-07-21 Cyntec Co Ltd Package device with electromagnetic interference shield
US7868451B2 (en) * 2006-05-30 2011-01-11 Kokusan Denki Co. Ltd. Resin sealing semiconductor device and electronic device using resin sealing semiconductor device
US7709297B2 (en) * 2006-12-29 2010-05-04 Tessera, Inc. Microelectronic package with thermal access
TW200933757A (en) * 2008-01-16 2009-08-01 Lingsen Precision Ind Ltd Semiconductor packaging method
JP2012222000A (ja) * 2011-04-04 2012-11-12 Toyota Motor Corp 半導体モジュール及びその製造方法
JP2012084938A (ja) * 2012-02-03 2012-04-26 Sumitomo Metal Mining Co Ltd 半導体装置製造用基板
US8759956B2 (en) * 2012-07-05 2014-06-24 Infineon Technologies Ag Chip package and method of manufacturing the same
EP2811427A1 (fr) * 2013-06-07 2014-12-10 Gemalto SA Procédé de fabrication d'un dispositif électronique anti-fissuration
EP3872851A1 (en) * 2020-02-27 2021-09-01 Infineon Technologies Austria AG Protector cap for package with thermal interface material

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY111779A (en) * 1994-11-10 2000-12-30 Nitto Denko Corp Semiconductor device
US6072239A (en) 1995-11-08 2000-06-06 Fujitsu Limited Device having resin package with projections
JP3007833B2 (ja) * 1995-12-12 2000-02-07 富士通株式会社 半導体装置及びその製造方法及びリードフレーム及びその製造方法
US5889654A (en) * 1997-04-09 1999-03-30 International Business Machines Corporation Advanced chip packaging structure for memory card applications
JPH11195742A (ja) * 1998-01-05 1999-07-21 Matsushita Electron Corp 半導体装置及びその製造方法とそれに用いるリードフレーム
JP3810204B2 (ja) * 1998-03-19 2006-08-16 三菱電機株式会社 半導体装置の製造方法および半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100765604B1 (ko) * 2004-11-26 2007-10-09 산요덴키가부시키가이샤 회로 장치 및 그 제조 방법

Also Published As

Publication number Publication date
WO2001067513A1 (fr) 2001-09-13
US6716675B2 (en) 2004-04-06
US20030006501A1 (en) 2003-01-09
JP4331910B2 (ja) 2009-09-16

Similar Documents

Publication Publication Date Title
KR0152700B1 (ko) 고방습 가능한 반도체 장치와 그 제조방법
US7138706B2 (en) Semiconductor device and method for manufacturing the same
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
US7679172B2 (en) Semiconductor package without chip carrier and fabrication method thereof
JP2881575B2 (ja) ヒートシンク付着ボールグリッドアレイ半導体パッケージ
KR100347706B1 (ko) 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법
US5467253A (en) Semiconductor chip package and method of forming
US7396700B2 (en) Method for fabricating thermally enhanced semiconductor device
JP4331910B2 (ja) 半導体装置及びその製造方法及びリードフレーム及びその製造方法及びリードフレームを用いた半導体装置の製造方法
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
US6894904B2 (en) Tab package
JPH1197573A (ja) 半導体パッケージ
JPH08306855A (ja) 半導体パッケージ、リードフレーム、回路基板、半導体パッケージモールディング用金型及び電子回路盤並にリードフレームの製造方法
JP2020129637A (ja) 電子装置及び電子装置の製造方法
KR100434201B1 (ko) 반도체 패키지 및 그 제조 방법
KR100629887B1 (ko) 금속 칩스케일 반도체패키지 및 그 제조방법
JP2001127228A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
KR101025775B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지의 제조 방법
KR101187913B1 (ko) 반도체 패키지용 리이드 프레임과, 이를 제조하는 방법
JP3258564B2 (ja) 半導体装置およびその製造方法
JP3916352B2 (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
JP4115556B2 (ja) 半導体パッケージの製造方法
JP2003332495A (ja) 半導体装置の製造方法
KR19980068016A (ko) 가요성(可撓性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법
JPH11330301A (ja) 半導体装置およびその実装構造体並びに配線樹脂基板およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application