JPH11195742A - 半導体装置及びその製造方法とそれに用いるリードフレーム - Google Patents
半導体装置及びその製造方法とそれに用いるリードフレームInfo
- Publication number
- JPH11195742A JPH11195742A JP15298A JP15298A JPH11195742A JP H11195742 A JPH11195742 A JP H11195742A JP 15298 A JP15298 A JP 15298A JP 15298 A JP15298 A JP 15298A JP H11195742 A JPH11195742 A JP H11195742A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- wire
- lead frame
- bonding
- metal plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4828—Etching
- H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Abstract
(57)【要約】
【課題】 構造の簡略化、組み立て作業性の向上を図
る。 【解決手段】 金属板１の両面を所定のパターンでめっ
きすることによりワイヤボンディング用パッド部２ａと
実装接続用電極２ｂを有するリードフレームを形成する
工程と、このリードフレームに半導体チップ４をダイボ
ンディングし、半導体チップ４の電極とリードフレーム
のワイヤボンディング用パッド部２ａとをボンディング
ワイヤにて接続する工程と、半導体チップ４およびボン
ディングワイヤ３を封止する工程と、封止後に金属板１
のめっきされた以外の部分をエッチング除去する工程と
を含む。これにより組立て作業性が向上する。また、部
品点数が少なく構造の簡略化を図ることができ、生産コ
ストを抑制できる。また、配線長の短縮化及び接続点数
の低減が可能になり信頼性の向上、パッケージの小型
化、多ピン化が可能になる。
る。 【解決手段】 金属板１の両面を所定のパターンでめっ
きすることによりワイヤボンディング用パッド部２ａと
実装接続用電極２ｂを有するリードフレームを形成する
工程と、このリードフレームに半導体チップ４をダイボ
ンディングし、半導体チップ４の電極とリードフレーム
のワイヤボンディング用パッド部２ａとをボンディング
ワイヤにて接続する工程と、半導体チップ４およびボン
ディングワイヤ３を封止する工程と、封止後に金属板１
のめっきされた以外の部分をエッチング除去する工程と
を含む。これにより組立て作業性が向上する。また、部
品点数が少なく構造の簡略化を図ることができ、生産コ
ストを抑制できる。また、配線長の短縮化及び接続点数
の低減が可能になり信頼性の向上、パッケージの小型
化、多ピン化が可能になる。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体チップを
搭載した半導体装置及びその製造方法とそれに用いるリ
ードフレームに関するものである。
搭載した半導体装置及びその製造方法とそれに用いるリ
ードフレームに関するものである。
【０００２】
【従来の技術】図５はＢＧＡ（Ball Grid Array ）によ
る従来の半導体装置の概略構成を示す正面図である。基
板１１の片面には半導体チップ１２が搭載され、その周
辺には配線パターンが形成されている。この配線パター
ンのうち、他の基板との接続に用いられる配線パターン
１３（入出力用）については、基板１１の厚み方向にス
ルーホール１４が形成されている。このスルーホール１
４に接続可能にして基板１１の下面には配線パターン１
５が形成されており、この配線パターン１５と配線パタ
ーン１３はスルーホール１４内の導電メッキ１６を通し
て電気的に接続されている。また、半導体チップ１２の
パッドと配線パターン１３とは、ボンディングワイヤ１
７によって接続されている。さらに、搭載された部品全
体を覆うようにして基板１１の上面を樹脂でモールドし
てパッケージングを行うことにより、１つの半導体装置
が完成する。
る従来の半導体装置の概略構成を示す正面図である。基
板１１の片面には半導体チップ１２が搭載され、その周
辺には配線パターンが形成されている。この配線パター
ンのうち、他の基板との接続に用いられる配線パターン
１３（入出力用）については、基板１１の厚み方向にス
ルーホール１４が形成されている。このスルーホール１
４に接続可能にして基板１１の下面には配線パターン１
５が形成されており、この配線パターン１５と配線パタ
ーン１３はスルーホール１４内の導電メッキ１６を通し
て電気的に接続されている。また、半導体チップ１２の
パッドと配線パターン１３とは、ボンディングワイヤ１
７によって接続されている。さらに、搭載された部品全
体を覆うようにして基板１１の上面を樹脂でモールドし
てパッケージングを行うことにより、１つの半導体装置
が完成する。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置では、部品構成点数が多いためその費用
がかかるとともに、パッケージの組立て費用も高くなり
生産コストの上昇を招くという問題があった。したがっ
て、この発明の目的は、構造の簡略化を図ることができ
る半導体装置及びその製造方法とそれに用いるリードフ
レームを提供することである。
来の半導体装置では、部品構成点数が多いためその費用
がかかるとともに、パッケージの組立て費用も高くなり
生産コストの上昇を招くという問題があった。したがっ
て、この発明の目的は、構造の簡略化を図ることができ
る半導体装置及びその製造方法とそれに用いるリードフ
レームを提供することである。
【０００４】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明の請求項１記載の半導体装置は、半導体
チップと、ワイヤボンディング用パッド部と実装接続用
電極が両面に形成された金属板と、半導体チップの電極
とワイヤボンディング用パッド部とを接続するボンディ
ングワイヤと、半導体チップおよびボンディングワイヤ
を封止するモールドレジンとを備えた。
めに、この発明の請求項１記載の半導体装置は、半導体
チップと、ワイヤボンディング用パッド部と実装接続用
電極が両面に形成された金属板と、半導体チップの電極
とワイヤボンディング用パッド部とを接続するボンディ
ングワイヤと、半導体チップおよびボンディングワイヤ
を封止するモールドレジンとを備えた。
【０００５】このように、金属板の両面にワイヤボンデ
ィング用パッド部と実装接続用電極が形成されているの
で、部品点数が少なく構造の簡略化を図ることができ、
生産コストを抑制できる。また、配線長の短縮化及び接
続点数の低減が可能になり信頼性の向上、パッケージの
小型化、多ピン化が可能になる。請求項２記載の半導体
装置の製造方法は、金属板の両面を所定のパターンでめ
っきすることによりワイヤボンディング用パッド部と実
装接続用電極を有するリードフレームを形成する工程
と、このリードフレームに半導体チップをダイボンディ
ングし、半導体チップの電極とリードフレームのワイヤ
ボンディング用パッド部とをボンディングワイヤにて接
続する工程と、半導体チップおよびボンディングワイヤ
を封止する工程と、封止後に金属板のめっきされた以外
の部分をエッチング除去する工程とを含む。
ィング用パッド部と実装接続用電極が形成されているの
で、部品点数が少なく構造の簡略化を図ることができ、
生産コストを抑制できる。また、配線長の短縮化及び接
続点数の低減が可能になり信頼性の向上、パッケージの
小型化、多ピン化が可能になる。請求項２記載の半導体
装置の製造方法は、金属板の両面を所定のパターンでめ
っきすることによりワイヤボンディング用パッド部と実
装接続用電極を有するリードフレームを形成する工程
と、このリードフレームに半導体チップをダイボンディ
ングし、半導体チップの電極とリードフレームのワイヤ
ボンディング用パッド部とをボンディングワイヤにて接
続する工程と、半導体チップおよびボンディングワイヤ
を封止する工程と、封止後に金属板のめっきされた以外
の部分をエッチング除去する工程とを含む。
【０００６】このように、金属板の両面を所定のパター
ンでめっきすることによりワイヤボンディング用パッド
部と実装接続用電極を有するリードフレームを形成し、
このリードフレームにダイボンディングされた半導体チ
ップの電極とリードフレームのワイヤボンディング用パ
ッド部をワイヤボンディングして封止した後に、金属板
のめっきされた以外の部分をエッチング除去するので、
組立て作業性が向上し生産コストを抑制できる。
ンでめっきすることによりワイヤボンディング用パッド
部と実装接続用電極を有するリードフレームを形成し、
このリードフレームにダイボンディングされた半導体チ
ップの電極とリードフレームのワイヤボンディング用パ
ッド部をワイヤボンディングして封止した後に、金属板
のめっきされた以外の部分をエッチング除去するので、
組立て作業性が向上し生産コストを抑制できる。
【０００７】請求項３記載の半導体装置の製造方法は、
金属板を所定のパターンでワイヤボンディング面のみ残
してハーフエッチングして不要部分を除去することによ
りワイヤボンディング用微細凸部が得られワイヤボンデ
ィング面及びその反対面にめっきが施されたリードフレ
ームを形成する工程と、このリードフレームのハーフエ
ッチング面に半導体チップを固定し、半導体チップの電
極とリードフレームのワイヤボンディング用微細凸部と
をボンディングワイヤにて接続する工程と、半導体チッ
プ、ボンディングワイヤおよびワイヤボンディング用微
細凸部を封止する工程と、封止後に金属板のハーフエッ
チングに相当する部分をエッチング除去する工程とを含
む。
金属板を所定のパターンでワイヤボンディング面のみ残
してハーフエッチングして不要部分を除去することによ
りワイヤボンディング用微細凸部が得られワイヤボンデ
ィング面及びその反対面にめっきが施されたリードフレ
ームを形成する工程と、このリードフレームのハーフエ
ッチング面に半導体チップを固定し、半導体チップの電
極とリードフレームのワイヤボンディング用微細凸部と
をボンディングワイヤにて接続する工程と、半導体チッ
プ、ボンディングワイヤおよびワイヤボンディング用微
細凸部を封止する工程と、封止後に金属板のハーフエッ
チングに相当する部分をエッチング除去する工程とを含
む。
【０００８】このように、ワイヤボンディング面のみ残
してハーフエッチングすることにより、ワイヤボンディ
ング用微細凸部が封止するモールドレジンにより固定さ
れリードの保持強度を向上できる。その他、請求項２と
同様の効果がある。請求項４記載のリードフレームは、
金属板の両面を所定パターンでめっきすることによりワ
イヤボンディング用パッド部および実装接続用電極とな
る金属膜が形成されていることを特徴とする。このよう
に、金属板の両面を所定パターンでめっきすることによ
りワイヤボンディング用パッド部および実装接続用電極
となる金属膜が形成されているので、このリードフレー
ムを用いることにより請求項１に記載したような半導体
チップと、金属板と、半導体チップの電極とワイヤボン
ディング用パッド部とを接続するボンディングワイヤ
と、半導体チップおよびボンディングワイヤを封止する
モールドレジンとを備えた半導体装置を製造することが
できる。
してハーフエッチングすることにより、ワイヤボンディ
ング用微細凸部が封止するモールドレジンにより固定さ
れリードの保持強度を向上できる。その他、請求項２と
同様の効果がある。請求項４記載のリードフレームは、
金属板の両面を所定パターンでめっきすることによりワ
イヤボンディング用パッド部および実装接続用電極とな
る金属膜が形成されていることを特徴とする。このよう
に、金属板の両面を所定パターンでめっきすることによ
りワイヤボンディング用パッド部および実装接続用電極
となる金属膜が形成されているので、このリードフレー
ムを用いることにより請求項１に記載したような半導体
チップと、金属板と、半導体チップの電極とワイヤボン
ディング用パッド部とを接続するボンディングワイヤ
と、半導体チップおよびボンディングワイヤを封止する
モールドレジンとを備えた半導体装置を製造することが
できる。
【０００９】
【発明の実施の形態】この発明の第１の実施の形態を図
１および図２に基づいて説明する。図１はこの発明の第
１の実施の形態の半導体装置の概略構成を示す断面図、
図２はこの発明の第１の実施の形態の半導体装置の製造
工程を示す工程断面図である。図１に示すように、この
半導体装置は、半導体チップ４と、両面をめっきするこ
とによりワイヤボンディング用パッド部２ａと実装接続
用電極２ｂが形成された金属板７と、半導体チップ４の
電極とワイヤボンディング用パッド部２ａとを接続する
ボンディングワイヤ３と、半導体チップ４およびボンデ
ィングワイヤ４を封止する樹脂（モールドレジン）５と
を備えている。金属板７は、図２（ｅ）に示すようなリ
ードフレームから形成される。すなわち、このリードフ
レームは、金属板１の両面を所定パターンでめっきする
ことによりワイヤボンディング用パッド部２ａおよび実
装接続用電極２ｂとなる金属膜２が形成されている。金
属板１は、材料に４２アロイ（４２％ニッケル−鉄合
金）あるいは銅材を用いる。そして、リードフレームの
金属膜２で挟まれた部分が上記金属板７となっている。
１および図２に基づいて説明する。図１はこの発明の第
１の実施の形態の半導体装置の概略構成を示す断面図、
図２はこの発明の第１の実施の形態の半導体装置の製造
工程を示す工程断面図である。図１に示すように、この
半導体装置は、半導体チップ４と、両面をめっきするこ
とによりワイヤボンディング用パッド部２ａと実装接続
用電極２ｂが形成された金属板７と、半導体チップ４の
電極とワイヤボンディング用パッド部２ａとを接続する
ボンディングワイヤ３と、半導体チップ４およびボンデ
ィングワイヤ４を封止する樹脂（モールドレジン）５と
を備えている。金属板７は、図２（ｅ）に示すようなリ
ードフレームから形成される。すなわち、このリードフ
レームは、金属板１の両面を所定パターンでめっきする
ことによりワイヤボンディング用パッド部２ａおよび実
装接続用電極２ｂとなる金属膜２が形成されている。金
属板１は、材料に４２アロイ（４２％ニッケル−鉄合
金）あるいは銅材を用いる。そして、リードフレームの
金属膜２で挟まれた部分が上記金属板７となっている。
【００１０】つぎに、この半導体装置の製造方法につい
て説明する。図２（ａ）〜（ｅ）はリードフレームの製
造工程を示している。まず、図２（ａ），（ｂ）に示す
ように、金属板１の上にレジスト膜６を塗布し、金属膜
２の形成位置に対応する部位を除去する（図２
（ｃ））。次に図２（ｄ）に示すように、めっき法を用
いて金属膜２を形成した後、レジスト膜６を除去する
（図２（ｅ））。このようにして形成されたリードフレ
ームに、図２（ｆ）に示すように、半導体チップ４をダ
イボンディングし、細い金線にて半導体チップ４の電極
と金属膜２のワイヤボンディング用パッド部２ａとをワ
イヤボンディングして接続する。次に半導体チップ４と
金線３とワイヤボンディング用パッド部２ａとを樹脂封
止する。最後に図２（ｇ）に示すように、金属膜２およ
び金属膜２間の金属板７を残して金属板１をエッチング
除去することで、この実施の形態の半導体装置が完成す
る。
て説明する。図２（ａ）〜（ｅ）はリードフレームの製
造工程を示している。まず、図２（ａ），（ｂ）に示す
ように、金属板１の上にレジスト膜６を塗布し、金属膜
２の形成位置に対応する部位を除去する（図２
（ｃ））。次に図２（ｄ）に示すように、めっき法を用
いて金属膜２を形成した後、レジスト膜６を除去する
（図２（ｅ））。このようにして形成されたリードフレ
ームに、図２（ｆ）に示すように、半導体チップ４をダ
イボンディングし、細い金線にて半導体チップ４の電極
と金属膜２のワイヤボンディング用パッド部２ａとをワ
イヤボンディングして接続する。次に半導体チップ４と
金線３とワイヤボンディング用パッド部２ａとを樹脂封
止する。最後に図２（ｇ）に示すように、金属膜２およ
び金属膜２間の金属板７を残して金属板１をエッチング
除去することで、この実施の形態の半導体装置が完成す
る。
【００１１】以上のようにこの実施の形態によれば、金
属板７の両面をめっきすることによりワイヤボンディン
グ用パッド部２ａと実装接続用電極２ｂが形成されてい
るので、部品点数が少なく構造の簡略化を図ることがで
きる。また、リードフレームを用いて上記のように製造
することにより、組立て作業性が向上し生産コストを抑
制できる。
属板７の両面をめっきすることによりワイヤボンディン
グ用パッド部２ａと実装接続用電極２ｂが形成されてい
るので、部品点数が少なく構造の簡略化を図ることがで
きる。また、リードフレームを用いて上記のように製造
することにより、組立て作業性が向上し生産コストを抑
制できる。
【００１２】この発明の第２の実施の形態を図３に基づ
いて説明する。図３はこの発明の第２の実施の形態の半
導体装置の製造工程を示す工程断面図である。この実施
の形態では、第１の実施の形態の製造工程において、レ
ジスト膜６を除去した図２（ｅ）の工程の後、図３
（ａ）に示すようにエッチング液を表面にのみスプレィ
し表面のみハーフエッチングを施し、半導体チップ４を
ハーフエッチング面に固定する。この場合、金属板１を
所定のパターンでワイヤボンディング面のみ残してハー
フエッチングして不要部分を除去することによりワイヤ
ボンディング用微細凸部１０が得られワイヤボンディン
グ面及びその反対面にめっきが施されたリードフレーム
を形成する。この後、図３（ｂ）に示すように半導体チ
ップの電極とリードフレームのワイヤボンディング用微
細凸部１０のワイヤボンディング用パッド部２ａをボン
ディングワイヤ３で接続し、半導体チップ４、ボンディ
ングワイヤ３およびワイヤボンディング用微細凸部１０
を樹脂封止し、封止後に図３（ｃ）に示すようにハーフ
エッチングに相当する部分をエッチング除去すること
で、この実施の形態の半導体装置が完成する。この実施
の形態では、ワイヤボンディング用微細凸部が封止する
モールドレジンにより固定されリードの保持強度を向上
できる。その他の構成効果は、第１の実施の形態と同様
である。
いて説明する。図３はこの発明の第２の実施の形態の半
導体装置の製造工程を示す工程断面図である。この実施
の形態では、第１の実施の形態の製造工程において、レ
ジスト膜６を除去した図２（ｅ）の工程の後、図３
（ａ）に示すようにエッチング液を表面にのみスプレィ
し表面のみハーフエッチングを施し、半導体チップ４を
ハーフエッチング面に固定する。この場合、金属板１を
所定のパターンでワイヤボンディング面のみ残してハー
フエッチングして不要部分を除去することによりワイヤ
ボンディング用微細凸部１０が得られワイヤボンディン
グ面及びその反対面にめっきが施されたリードフレーム
を形成する。この後、図３（ｂ）に示すように半導体チ
ップの電極とリードフレームのワイヤボンディング用微
細凸部１０のワイヤボンディング用パッド部２ａをボン
ディングワイヤ３で接続し、半導体チップ４、ボンディ
ングワイヤ３およびワイヤボンディング用微細凸部１０
を樹脂封止し、封止後に図３（ｃ）に示すようにハーフ
エッチングに相当する部分をエッチング除去すること
で、この実施の形態の半導体装置が完成する。この実施
の形態では、ワイヤボンディング用微細凸部が封止する
モールドレジンにより固定されリードの保持強度を向上
できる。その他の構成効果は、第１の実施の形態と同様
である。
【００１３】この発明の第３の実施の形態を図４に基づ
いて説明する。図４はこの発明の第３の実施の形態の半
導体装置の概略構成を示す半導体装置の断面図である。
この実施の形態では、第１の実施の形態において、半導
体チップ４の搭載部の金属板１を選択的に放熱板８とし
て残した構造になっている。これにより、半導体チップ
４の放熱効果が高く信頼性の向上を図ることができる。
その他の構成効果は、第１の実施の形態と同様である。
いて説明する。図４はこの発明の第３の実施の形態の半
導体装置の概略構成を示す半導体装置の断面図である。
この実施の形態では、第１の実施の形態において、半導
体チップ４の搭載部の金属板１を選択的に放熱板８とし
て残した構造になっている。これにより、半導体チップ
４の放熱効果が高く信頼性の向上を図ることができる。
その他の構成効果は、第１の実施の形態と同様である。
【００１４】
【発明の効果】この発明の請求項１記載の半導体装置に
よれば、金属板の両面にワイヤボンディング用パッド部
と実装接続用電極が形成されているので、部品点数が少
なく構造の簡略化を図ることができ、生産コストを抑制
できる。また、配線長の短縮化及び接続点数の低減が可
能になり信頼性の向上、パッケージの小型化、多ピン化
が可能になる。
よれば、金属板の両面にワイヤボンディング用パッド部
と実装接続用電極が形成されているので、部品点数が少
なく構造の簡略化を図ることができ、生産コストを抑制
できる。また、配線長の短縮化及び接続点数の低減が可
能になり信頼性の向上、パッケージの小型化、多ピン化
が可能になる。
【００１５】この発明の請求項２記載の半導体装置の製
造方法によれば、金属板の両面を所定のパターンでめっ
きすることによりワイヤボンディング用パッド部と実装
接続用電極を有するリードフレームを形成し、このリー
ドフレームにダイボンディングされた半導体チップの電
極とリードフレームのワイヤボンディング用パッド部を
ワイヤボンディングして封止した後に、金属板のめっき
された以外の部分をエッチング除去するので、組立て作
業性が向上し生産コストを抑制できる。
造方法によれば、金属板の両面を所定のパターンでめっ
きすることによりワイヤボンディング用パッド部と実装
接続用電極を有するリードフレームを形成し、このリー
ドフレームにダイボンディングされた半導体チップの電
極とリードフレームのワイヤボンディング用パッド部を
ワイヤボンディングして封止した後に、金属板のめっき
された以外の部分をエッチング除去するので、組立て作
業性が向上し生産コストを抑制できる。
【００１６】この発明の請求項３記載の半導体装置の製
造方法によれば、ワイヤボンディング面のみ残してハー
フエッチングすることにより、ワイヤボンディング用微
細凸部が封止するモールドレジンにより固定されリード
の保持強度を向上できる。その他、請求項２と同様の効
果がある。この発明の請求項４記載のリードフレームに
よれば、金属板の両面を所定パターンでめっきすること
によりワイヤボンディング用パッド部および実装接続用
電極となる金属膜が形成されているので、このリードフ
レームを用いることにより請求項１に記載したような半
導体チップと、金属板と、半導体チップの電極とワイヤ
ボンディング用パッド部とを接続するボンディングワイ
ヤと、半導体チップおよびボンディングワイヤを封止す
るモールドレジンとを備えた半導体装置を製造すること
ができる。
造方法によれば、ワイヤボンディング面のみ残してハー
フエッチングすることにより、ワイヤボンディング用微
細凸部が封止するモールドレジンにより固定されリード
の保持強度を向上できる。その他、請求項２と同様の効
果がある。この発明の請求項４記載のリードフレームに
よれば、金属板の両面を所定パターンでめっきすること
によりワイヤボンディング用パッド部および実装接続用
電極となる金属膜が形成されているので、このリードフ
レームを用いることにより請求項１に記載したような半
導体チップと、金属板と、半導体チップの電極とワイヤ
ボンディング用パッド部とを接続するボンディングワイ
ヤと、半導体チップおよびボンディングワイヤを封止す
るモールドレジンとを備えた半導体装置を製造すること
ができる。
【図１】この発明の第１の実施の形態の半導体装置の概
略構成を示す断面図である。
略構成を示す断面図である。
【図２】この発明の第１の実施の形態の半導体装置の製
造工程を示す工程断面図である。
造工程を示す工程断面図である。
【図３】この発明の第２の実施の形態の半導体装置の製
造工程を示す工程断面図である。
造工程を示す工程断面図である。
【図４】この発明の第３の実施の形態の半導体装置の概
略構成を示す断面図である。
略構成を示す断面図である。
【図５】従来の半導体装置の概略構成を示す断面図であ
る。
る。
１ 金属板 ２ 金属膜 ２ａ ワイヤボンディング用パッド部 ２ｂ 実装接続用電極 ３ 金線 ４ 半導体チップ ５ 樹脂 ６ レジスト膜 ７ 金属膜間の金属板 ８ 放熱板 １０ ワイヤボンディング用微細凸部
Claims (4)
- 【請求項１】 半導体チップと、ワイヤボンディング用
パッド部と実装接続用電極が両面に形成された金属板
と、前記半導体チップの電極と前記ワイヤボンディング
用パッド部とを接続するボンディングワイヤと、前記半
導体チップおよび前記ボンディングワイヤを封止するモ
ールドレジンとを備えた半導体装置。 - 【請求項２】 金属板の両面を所定のパターンでめっき
することによりワイヤボンディング用パッド部と実装接
続用電極を有するリードフレームを形成する工程と、こ
のリードフレームに半導体チップをダイボンディング
し、前記半導体チップの電極と前記リードフレームの前
記ワイヤボンディング用パッド部とをボンディングワイ
ヤにて接続する工程と、前記半導体チップおよび前記ボ
ンディングワイヤを封止する工程と、封止後に前記金属
板のめっきされた以外の部分をエッチング除去する工程
とを含む半導体装置の製造方法。 - 【請求項３】 金属板を所定のパターンでワイヤボンデ
ィング面のみ残してハーフエッチングして不要部分を除
去することによりワイヤボンディング用微細凸部が得ら
れワイヤボンディング面及びその反対面にめっきが施さ
れたリードフレームを形成する工程と、このリードフレ
ームのハーフエッチング面に半導体チップを固定し、前
記半導体チップの電極と前記リードフレームの前記ワイ
ヤボンディング用微細凸部とをボンディングワイヤにて
接続する工程と、前記半導体チップ、前記ボンディング
ワイヤおよび前記ワイヤボンディング用微細凸部を封止
する工程と、封止後に前記金属板の前記ハーフエッチン
グに相当する部分をエッチング除去する工程とを含む半
導体装置の製造方法。 - 【請求項４】 金属板の両面を所定パターンでめっきす
ることによりワイヤボンディング用パッド部および実装
接続用電極となる金属膜が形成されていることを特徴と
するリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15298A JPH11195742A (ja) | 1998-01-05 | 1998-01-05 | 半導体装置及びその製造方法とそれに用いるリードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15298A JPH11195742A (ja) | 1998-01-05 | 1998-01-05 | 半導体装置及びその製造方法とそれに用いるリードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11195742A true JPH11195742A (ja) | 1999-07-21 |
Family
ID=11466080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15298A Pending JPH11195742A (ja) | 1998-01-05 | 1998-01-05 | 半導体装置及びその製造方法とそれに用いるリードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11195742A (ja) |
Cited By (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001067513A1 (fr) * | 2000-03-09 | 2001-09-13 | Fujitsu Limited | Dispositif a semi-conducteurs, araignee de connexions, et procedes de fabrication correspondants |
| JP2001274313A (ja) * | 2000-03-28 | 2001-10-05 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2001320006A (ja) * | 2000-05-09 | 2001-11-16 | Sanyo Electric Co Ltd | 板状体、リードフレームおよび半導体装置の製造方法 |
| WO2002101812A1 (en) * | 2001-06-08 | 2002-12-19 | Intel Corporation | Chip lead frames |
| US6632704B2 (en) | 2000-12-19 | 2003-10-14 | Intel Corporation | Molded flip chip package |
| JP2004007019A (ja) * | 2003-09-30 | 2004-01-08 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2004007020A (ja) * | 2003-09-30 | 2004-01-08 | Sanyo Electric Co Ltd | 半導体装置 |
| EP1122778A3 (en) * | 2000-01-31 | 2004-04-07 | Sanyo Electric Co., Ltd. | Circuit device and manufacturing method of circuit device |
| EP1143509A3 (en) * | 2000-03-08 | 2004-04-07 | Sanyo Electric Co., Ltd. | Method of manufacturing the circuit device and circuit device |
| EP1187203A3 (en) * | 2000-09-06 | 2004-04-14 | SANYO ELECTRIC Co., Ltd. | A semiconductor device and method of manufacturing the same |
| EP1191590A3 (en) * | 2000-09-20 | 2004-04-14 | SANYO ELECTRIC Co., Ltd. | Semiconductor device and semiconductor module |
| KR100445072B1 (ko) * | 2001-07-19 | 2004-08-21 | 삼성전자주식회사 | 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법 |
| WO2004064144A3 (en) * | 2003-01-15 | 2004-11-25 | Advanced Interconnect Tech Ltd | Semiconductor packaging with a partially prepatterned lead frame and method of manufacturing the same |
| JP2004349716A (ja) * | 2004-07-12 | 2004-12-09 | Sanyo Electric Co Ltd | 板状体および半導体装置の製造方法 |
| KR100558269B1 (ko) * | 2002-11-23 | 2006-03-10 | 이규한 | 금속 칩 스케일 반도체패키지 및 그 제조방법 |
| EP1351295A3 (en) * | 2002-03-21 | 2006-08-16 | Texas Instruments Incorporated | Preplated stamped small outline no-lead leadframes having etched profiles |
| US7129116B2 (en) | 2002-04-29 | 2006-10-31 | Advanced Interconnect Technologies Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
| WO2007008171A2 (en) * | 2005-07-09 | 2007-01-18 | Gautham Viswanadam | Integrated circuit device and method of manufacturing thereof |
| US7173336B2 (en) | 2000-01-31 | 2007-02-06 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit device |
| WO2008032470A1 (fr) * | 2006-09-12 | 2008-03-20 | Mitsui High-Tec, Inc. | Dispositif semi-conducteur, produit de cadre de montage utilisé dans le dispositif semi-conducteur et procédé de fabrication du dispositif semi-conducteur |
| DE102006044690A1 (de) * | 2006-09-22 | 2008-04-03 | Infineon Technologies Ag | Elektronisches Bauteil und Verfahren zum Herstellen |
| CN100380614C (zh) * | 2002-04-29 | 2008-04-09 | 先进互联技术有限公司 | 部分构图的引线框架及其制造方法以及在半导体封装中的使用 |
| WO2008114094A1 (en) * | 2007-03-20 | 2008-09-25 | Nxp B.V. | Thin profile packaging with exposed die attach adhesive |
| US7439097B2 (en) | 2002-09-25 | 2008-10-21 | Unisem (Mauritius) Holdings Limited | Taped lead frames and methods of making and using the same in semiconductor packaging |
| US7790500B2 (en) | 2002-04-29 | 2010-09-07 | Unisem (Mauritius) Holdings Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
| US7799611B2 (en) | 2002-04-29 | 2010-09-21 | Unisem (Mauritius) Holdings Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
| US8236612B2 (en) | 2002-04-29 | 2012-08-07 | Unisem (Mauritius) Holdings Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
| JP2015502035A (ja) * | 2011-11-22 | 2015-01-19 | ジアンスー チャンジアン エレクトロニクス テクノロジー カンパニーリミテッド | クワッド・フラット・ノーリード（ｑｆｎ）パッケージ構造及びその製造方法 |
| JP2015502661A (ja) * | 2011-11-28 | 2015-01-22 | ジアンスー チャンジアン エレクトロニクス テクノロジー カンパニーリミテッド | 非露出パッドクワッド・フラット・ノーリード（ｑｆｎ）パッケージ構造及びその製造方法 |
| US9735106B2 (en) | 2015-05-18 | 2017-08-15 | Sh Materials Co., Ltd. | Semiconductor lead frame, semiconductor package, and manufacturing method thereof |
-
1998
- 1998-01-05 JP JP15298A patent/JPH11195742A/ja active Pending
Cited By (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1122778A3 (en) * | 2000-01-31 | 2004-04-07 | Sanyo Electric Co., Ltd. | Circuit device and manufacturing method of circuit device |
| US7276793B2 (en) | 2000-01-31 | 2007-10-02 | Sanyo Electric Co., Ltd. | Semiconductor device and semiconductor module |
| US7173336B2 (en) | 2000-01-31 | 2007-02-06 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit device |
| EP1143509A3 (en) * | 2000-03-08 | 2004-04-07 | Sanyo Electric Co., Ltd. | Method of manufacturing the circuit device and circuit device |
| WO2001067513A1 (fr) * | 2000-03-09 | 2001-09-13 | Fujitsu Limited | Dispositif a semi-conducteurs, araignee de connexions, et procedes de fabrication correspondants |
| US6716675B2 (en) | 2000-03-09 | 2004-04-06 | Fujitsu Limited | Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame |
| JP2001274313A (ja) * | 2000-03-28 | 2001-10-05 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2001320006A (ja) * | 2000-05-09 | 2001-11-16 | Sanyo Electric Co Ltd | 板状体、リードフレームおよび半導体装置の製造方法 |
| EP1187203A3 (en) * | 2000-09-06 | 2004-04-14 | SANYO ELECTRIC Co., Ltd. | A semiconductor device and method of manufacturing the same |
| EP1191590A3 (en) * | 2000-09-20 | 2004-04-14 | SANYO ELECTRIC Co., Ltd. | Semiconductor device and semiconductor module |
| US6838313B2 (en) | 2000-12-19 | 2005-01-04 | Intel Corporation | Molded flip chip package |
| US6632704B2 (en) | 2000-12-19 | 2003-10-14 | Intel Corporation | Molded flip chip package |
| WO2002101812A1 (en) * | 2001-06-08 | 2002-12-19 | Intel Corporation | Chip lead frames |
| KR100445072B1 (ko) * | 2001-07-19 | 2004-08-21 | 삼성전자주식회사 | 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법 |
| EP1351295A3 (en) * | 2002-03-21 | 2006-08-16 | Texas Instruments Incorporated | Preplated stamped small outline no-lead leadframes having etched profiles |
| US7790500B2 (en) | 2002-04-29 | 2010-09-07 | Unisem (Mauritius) Holdings Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
| US7622332B2 (en) | 2002-04-29 | 2009-11-24 | Unisem (Mauritius) Holdings Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
| US7129116B2 (en) | 2002-04-29 | 2006-10-31 | Advanced Interconnect Technologies Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
| CN100380614C (zh) * | 2002-04-29 | 2008-04-09 | 先进互联技术有限公司 | 部分构图的引线框架及其制造方法以及在半导体封装中的使用 |
| US8236612B2 (en) | 2002-04-29 | 2012-08-07 | Unisem (Mauritius) Holdings Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
| US7799611B2 (en) | 2002-04-29 | 2010-09-21 | Unisem (Mauritius) Holdings Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
| US7439097B2 (en) | 2002-09-25 | 2008-10-21 | Unisem (Mauritius) Holdings Limited | Taped lead frames and methods of making and using the same in semiconductor packaging |
| KR100558269B1 (ko) * | 2002-11-23 | 2006-03-10 | 이규한 | 금속 칩 스케일 반도체패키지 및 그 제조방법 |
| WO2004064144A3 (en) * | 2003-01-15 | 2004-11-25 | Advanced Interconnect Tech Ltd | Semiconductor packaging with a partially prepatterned lead frame and method of manufacturing the same |
| JP2004007019A (ja) * | 2003-09-30 | 2004-01-08 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2004007020A (ja) * | 2003-09-30 | 2004-01-08 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2004349716A (ja) * | 2004-07-12 | 2004-12-09 | Sanyo Electric Co Ltd | 板状体および半導体装置の製造方法 |
| WO2007008171A3 (en) * | 2005-07-09 | 2007-06-07 | Gautham Viswanadam | Integrated circuit device and method of manufacturing thereof |
| WO2007008171A2 (en) * | 2005-07-09 | 2007-01-18 | Gautham Viswanadam | Integrated circuit device and method of manufacturing thereof |
| US7785928B2 (en) | 2005-07-09 | 2010-08-31 | Gautham Viswanadam | Integrated circuit device and method of manufacturing thereof |
| WO2008032470A1 (fr) * | 2006-09-12 | 2008-03-20 | Mitsui High-Tec, Inc. | Dispositif semi-conducteur, produit de cadre de montage utilisé dans le dispositif semi-conducteur et procédé de fabrication du dispositif semi-conducteur |
| JP4533875B2 (ja) * | 2006-09-12 | 2010-09-01 | 株式会社三井ハイテック | 半導体装置およびこの半導体装置に使用するリードフレーム製品並びにこの半導体装置の製造方法 |
| US8159055B2 (en) | 2006-09-12 | 2012-04-17 | Mitsui High-Tec, Inc. | Semiconductor device, lead-frame product used for the same and method for manufacturing the same |
| JP2008071815A (ja) * | 2006-09-12 | 2008-03-27 | Mitsui High Tec Inc | 半導体装置およびこの半導体装置に使用するリードフレーム製品並びにこの半導体装置の製造方法 |
| DE102006044690B4 (de) * | 2006-09-22 | 2010-07-29 | Infineon Technologies Ag | Elektronisches Bauteil und Verfahren zum Herstellen |
| DE102006044690A1 (de) * | 2006-09-22 | 2008-04-03 | Infineon Technologies Ag | Elektronisches Bauteil und Verfahren zum Herstellen |
| WO2008114094A1 (en) * | 2007-03-20 | 2008-09-25 | Nxp B.V. | Thin profile packaging with exposed die attach adhesive |
| JP2015502035A (ja) * | 2011-11-22 | 2015-01-19 | ジアンスー チャンジアン エレクトロニクス テクノロジー カンパニーリミテッド | クワッド・フラット・ノーリード（ｑｆｎ）パッケージ構造及びその製造方法 |
| JP2015502661A (ja) * | 2011-11-28 | 2015-01-22 | ジアンスー チャンジアン エレクトロニクス テクノロジー カンパニーリミテッド | 非露出パッドクワッド・フラット・ノーリード（ｑｆｎ）パッケージ構造及びその製造方法 |
| US9735106B2 (en) | 2015-05-18 | 2017-08-15 | Sh Materials Co., Ltd. | Semiconductor lead frame, semiconductor package, and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11195742A (ja) | 半導体装置及びその製造方法とそれに用いるリードフレーム | |
| JP3169919B2 (ja) | ボールグリッドアレイ型半導体装置及びその製造方法 | |
| JP3780122B2 (ja) | 半導体装置の製造方法 | |
| JPH098206A (ja) | リードフレームおよびｂｇａタイプの樹脂封止型半導体装置 | |
| JPH05129473A (ja) | 樹脂封止表面実装型半導体装置 | |
| KR19980081036A (ko) | 수지봉지형 반도체 장치와 그것에 사용되는 회로부재 및 수지봉지형 반도체 장치의 제조방법 | |
| JPH10116935A (ja) | 半導体装置及びその製造方法 | |
| JP2000294719A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JP2005317998A (ja) | 半導体装置 | |
| JP2006210807A (ja) | 半導体装置の製造方法 | |
| JP2000068397A (ja) | 半導体装置用パッケージ及びその製造方法 | |
| JPH09307043A (ja) | リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置 | |
| JPH10335566A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材、および樹脂封止型半導体装置の製造方法 | |
| US20040262752A1 (en) | Semiconductor device | |
| JP2003078071A (ja) | 半導体装置の製造方法 | |
| JP2000114426A (ja) | 片面樹脂封止型半導体装置 | |
| JP3529915B2 (ja) | リードフレーム部材及びその製造方法 | |
| JP2012165029A (ja) | 回路部材の製造方法 | |
| JP3678883B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3992877B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP4176092B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP3699573B2 (ja) | 半導体装置とそれに用いられる回路部材およびそれらの製造方法 | |
| JPH08139259A (ja) | リードフレームとリードフレーム部材、およびそれらを用いた表面実装型半導体装置 | |
| JPH1056122A (ja) | 表面実装型半導体装置の製造方法および表面実装型半導体装置、およびそれに用いられるリードフレーム部材 | |
| KR100297108B1 (ko) | 엠.씨.엠 패캐이지 |