JP2015502035A - クワッド・フラット・ノーリード（ｑｆｎ）パッケージ構造及びその製造方法 - Google Patents
クワッド・フラット・ノーリード（ｑｆｎ）パッケージ構造及びその製造方法 Download PDFInfo
- Publication number
- JP2015502035A JP2015502035A JP2014541503A JP2014541503A JP2015502035A JP 2015502035 A JP2015502035 A JP 2015502035A JP 2014541503 A JP2014541503 A JP 2014541503A JP 2014541503 A JP2014541503 A JP 2014541503A JP 2015502035 A JP2015502035 A JP 2015502035A
- Authority
- JP
- Japan
- Prior art keywords
- package structure
- qfn package
- illustrates
- disclosed embodiments
- another exemplary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 565
- 229910052751 metal Inorganic materials 0.000 claims abstract description 179
- 239000002184 metal Substances 0.000 claims abstract description 179
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 150000001875 compounds Chemical class 0.000 claims abstract description 14
- 238000000465 moulding Methods 0.000 claims abstract description 13
- 238000009713 electroplating Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 707
- 238000007747 plating Methods 0.000 claims description 77
- 229920002120 photoresistant polymer Polymers 0.000 claims description 50
- 239000000463 material Substances 0.000 claims description 41
- 239000000853 adhesive Substances 0.000 claims description 36
- 230000001070 adhesive effect Effects 0.000 claims description 36
- 238000005530 etching Methods 0.000 claims description 27
- 239000003566 sealing material Substances 0.000 claims description 10
- 238000000206 photolithography Methods 0.000 claims description 7
- 238000007789 sealing Methods 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 claims 2
- 229910001111 Fine metal Inorganic materials 0.000 claims 1
- 238000004806 packaging method and process Methods 0.000 description 62
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 16
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 8
- 229910052759 nickel Inorganic materials 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 238000012858 packaging process Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000005611 electricity Effects 0.000 description 4
- 239000000945 filler Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 239000008393 encapsulating agent Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 230000000740 bleeding effect Effects 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 239000000383 hazardous chemical Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 239000007779 soft material Substances 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4828—Etching
- H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】 クワッド・フラット・ノーリード(QFN)パッケージ構造及びその製造方法【解決手段】 クワッド・フラット・ノーリード（QFN）パッケージ構造は開示されている。QFNパッケージ構造は、金属基板、金属基板に基づいて形成される第一のアウターダイパッドと、アウターダイパッドの上面に結合された第一のダイを含む。QFNパッケージ構造はまた、金属基板上に基づいて形成される複数のI/Oパッドと、I/Oパッドに対応し、複数のダイの近傍に延びる複数のインナーリードを含む第一の金属層を含む。第一金属層は、複数のインナーリードのリードピッチが大幅に低減されるように、多層の電気めっき処理によって金属基板上に形成される。さらに、QFNパッケージ構造は、ダイと複数のインナーリードを接続する金属ワイヤと複数のI/Oパッドの裏面に取り付けられた第二の金属層を含む。ダイ、複数のインナーリードおよび金属ワイヤは、成形化合物で封止されている。【選択図】図１６(Ａ)
Description
関連出願の相互参照
本出願は、半導体パッケージング技術に出願された中国特許出願201110374237.2号の優先権を主張し、参照することによりその全体が本明細書に組み込まれる。
本出願は、半導体パッケージング技術に出願された中国特許出願201110374237.2号の優先権を主張し、参照することによりその全体が本明細書に組み込まれる。
本発明は、一般に、半導体組み立ておよびパッケージングに関し、そして、より具体的には、クワッド・フラット・ノーリード（QFN）パッケージング技術に関する。
半導体パッケージング工程において使用される従来リードフレーム構造は主に2つの種類がある。第一のタイプの場合、図529に示すように、金属基板上に化学エッチング及び電気メッキ（またはメッキのみ）を行った後、高温耐熱性フィルムの層は、金属基板の裏面に貼付され、パッケージング工程に使用されるリードフレームキャリアを形成する。
第二のタイプの場合、図531に示すように、化学ハーフエッチングは先ず、金属基板の裏面に行われ、および化学的にハーフエッチングされた領域は、封止材料で封止される。また、インナーリードの化学ハーフエッチングは、金属基板の表面上で実施し、リードフレームを完了するように、リードフレームのインナーリードの表面にめっきが続く。
しかし、リードフレームのこれらの二つのタイプは、パッケージングプロセスにおいていくつかの欠点を有している。例えば、第一のタイプでは、以下の問題が含まれる：
1) 高価な高温フィルムが金属基板の裏面に貼付されなければならないので、製造コストは直接的に増加する；
2) 包装工程のダイ取付プロセスにおいて、高温耐熱性フィルムが金属基板の裏面に貼付されなければならないこともあるため、ダイ取付工程に使用できるのはエポキシのみに限り、共晶プロセスまたは軟質はんだ技術などの特定の技術を使用することができずため、大幅に利用可能な製品の選択は制限される；
3) 包装工程のワイヤボンディングプロセスにおいて、高温耐熱性フィルムが金属基板の裏面に貼付されなければならないこともあるため、高温耐性フィルムが軟質材料の一種であり、ワイヤボンディングパラメータは、不安定になることがあり、ワイヤボンディングの品質、製品の信頼性と安定性に深刻な影響を与える；及び
4) 成形プロセスにおいて、高温耐熱性フィルムが金属基板の裏面に貼付されなければならないこともあるため、成形時の成形圧力は、リードフレーム及び高温耐熱性フィルムとの間に特定のモールドブリーディングを引き起こす恐れがあり、図50に示すように、導電性の金属リードを絶縁リードに変更することがある（図の左側にある特定の金属リードは、材料ブリーディングで絶縁されている）。
1) 高価な高温フィルムが金属基板の裏面に貼付されなければならないので、製造コストは直接的に増加する；
2) 包装工程のダイ取付プロセスにおいて、高温耐熱性フィルムが金属基板の裏面に貼付されなければならないこともあるため、ダイ取付工程に使用できるのはエポキシのみに限り、共晶プロセスまたは軟質はんだ技術などの特定の技術を使用することができずため、大幅に利用可能な製品の選択は制限される；
3) 包装工程のワイヤボンディングプロセスにおいて、高温耐熱性フィルムが金属基板の裏面に貼付されなければならないこともあるため、高温耐性フィルムが軟質材料の一種であり、ワイヤボンディングパラメータは、不安定になることがあり、ワイヤボンディングの品質、製品の信頼性と安定性に深刻な影響を与える；及び
4) 成形プロセスにおいて、高温耐熱性フィルムが金属基板の裏面に貼付されなければならないこともあるため、成形時の成形圧力は、リードフレーム及び高温耐熱性フィルムとの間に特定のモールドブリーディングを引き起こす恐れがあり、図50に示すように、導電性の金属リードを絶縁リードに変更することがある（図の左側にある特定の金属リードは、材料ブリーディングで絶縁されている）。
第二のタイプ従来のリードフレーム構造では、以下の問題が含まれる：
1) リードフレームのエッチング工程が二回実施されたため、製造コストが増える可能性がある;
2) リードフレームの組成が金属材料および化合物であるため、高温および低温環境下で動作する場合、リードフレームは、異なる材料の異なる膨張および収縮応力によりワーピングされることがある；
3) リードフレームの反りは、ダイ取付プロセスの精度に影響を与える恐れがあり、またダイ取付工程にワーピングリードフレームのスムーズ転送に与える影響のため、製造歩留まりに影響を与える可能性がある；
4) リードフレームの反りは、ワイヤボンディングの位置合わせ精度にも影響を与える恐れがあり、またワイヤボンディング工程にワーピングリードフレームのスムーズ転送に与える影響のため、製造歩留まりに影響を与える可能性がある；及び
5) インナーリードがエッチング技術を用いてリードフレームの上面に形成されるため、インナーリードの幅は
よりも大きく、二つの隣接するインナーリード間の距離も
より大きくなるようにする必要がある。これにより、インナーリードの高密度化を達成することは困難であり得る。
1) リードフレームのエッチング工程が二回実施されたため、製造コストが増える可能性がある;
2) リードフレームの組成が金属材料および化合物であるため、高温および低温環境下で動作する場合、リードフレームは、異なる材料の異なる膨張および収縮応力によりワーピングされることがある；
3) リードフレームの反りは、ダイ取付プロセスの精度に影響を与える恐れがあり、またダイ取付工程にワーピングリードフレームのスムーズ転送に与える影響のため、製造歩留まりに影響を与える可能性がある；
4) リードフレームの反りは、ワイヤボンディングの位置合わせ精度にも影響を与える恐れがあり、またワイヤボンディング工程にワーピングリードフレームのスムーズ転送に与える影響のため、製造歩留まりに影響を与える可能性がある；及び
5) インナーリードがエッチング技術を用いてリードフレームの上面に形成されるため、インナーリードの幅は
開示された方法及びシステムは、一つ以上の上記の問題および他の問題を解決するためになされている。
クワッド・フラット・ノーリード（QFN）パッケージ構造は本開示の一態様である。QFNパッケージ構造は、金属基板、金属基板に基づいて形成される第一のアウターダイパッドと、アウターダイパッドの上面に結合された第一のダイを含む。QFNパッケージ構造はまた、金属基板上に基づいて形成される複数のI/Oパッドと、I/Oパッドに対応し、複数のダイの近傍に延びる複数のインナーリードを含む第一の金属層を含む。第一金属層は、複数のインナーリードのリードピッチが大幅に低減されるように、多層の電気めっき処理によって金属基板上に形成される。さらに、QFNパッケージ構造は、ダイと複数のインナーリードを接続する金属ワイヤと複数のI/Oパッドの裏面に取り付けられた第二の金属層を含む。ダイ、複数のインナーリードおよび金属ワイヤは、成形化合物で封止されている。
本開示のほかの一態様はQFNパッケージ構造の製造方法である。この方法は、金属基板を提供し、金属基板の上面に第一のフォトレジスト膜を形成し、フォトリソグラフィを用いて第一のフォトレジスト膜のめっきパターンを形成することを含む。この方法はまた、複数のインナーリードのリードピッチが大幅に低減されるように、第一のフォトレジスト膜にめっきパターンをマスクとして用いる多層の電気めっき処理により複数のインナーリードを含む第一の金属層を形成することを含む。さらに、この方法は、金属基板の表面上の所定の領域に一つのダイを装着し、ワイヤボンディング法により金属ワイヤを用いて複数のインナーリードとダイとを接続することを含む。この方法はまたダイ、成形コンパウンドで複数のインナーリードと金属ワイヤを封止、複数のインナーリードに対応した複数のI/Oパッドとアウターダイパッドを形成するため金属基板の裏面から金属基板をエッチングすることも含む。アウターダイパッドは、ダイを搭載した所定の領域に相当する。さらに、この方法は、複数のI/Oパッドとアウターダイパッドの裏面に第二金属層を成形することを含む。
本開示の他の態様は、本発明の説明書、特許請求の範囲、及び図面を考慮して解釈することができる。
参照は、今、添付の図面に示されているように本発明の例示的な実施形態を詳細に説明する。可能な限り、同じ参照番号は、同一又は同様の部品を指すために図面全体を通して使用される。
図16(A)と図16(B)は、開示された実施形態と一致する例示的なクワッド・フラット・ノーリード（QFN）パッケージ 構造とシングルダイパッドを説明する図である。図16（A）は図16（B）の断面図である。図16（A）及び図16（B）に示すように、QFNパッケージ構造は、アウターダイパッド1、インプット/アウトプット（I/O）パッド2、インアーリード4、ダイ5、金属ワイヤ6、EMC化合物などの封止材7を含む。特定の構成要素が省略され、そして他の成分も含まれることもある。
アウターダイパッド1は、ダイス5に（例えば、電気的、熱的等の）接触するダイパッドとして設定される任意の構造を含み、アウターダイパッド1は長方形、正方形、または円形などの任意の適切な形状である。ダイ5は、組み立てられる又は包装される任意の予め作製された半導体チップを含むことができる。更に、I/Oパッド2は、インナーリード4を介してダイ5又は非露出パッドQFNパッケージ構造内の他の構成要素に外部接続を提供する複数の金属パッドまたはトレースを含むことができる。I/Oパッド2は、等長方形、正方形、円形、または多角形など任意の適切な形状であり、また、QFNパッケージ構造の外に拡張せずにリードである可能性がある。I/Oパッド2の複数のパッドまたはリードは、リング、アレイ、複数のローなどの所定の構成または任意の他の適切な構成内に配置される。例えば、特定の実施形態において、I/Oパッド2は単一のリング構成に長方形の形状で配置される。
ダイ5は、エポキシ、軟質はんだ、または他の導電性または非導電性材料などの導電性または非導電性接着材8を介してアウトダイパッド1の上面に取り付けられる。また、I/Oパッド2の上面から、マルチめっきなどの電気めっき（または単にメッキ）プロセスはインナーリード4を形成するために使用される。具体的には、複数の層は隣接インナーリード（すなわち、インナーリードピッチ）との間の距離を実質的に低減させるようにめっきにより形成される。インナーリード4の上面とダイ5の上面は金属ワイヤ6で接続する。また、インナーリード4は、ダイ5をインナーリード4に接続する金属タイヤ6の長さも大幅に低減させるようにリードトレースを介してダイ5に著しく近接して形成される。
すべてのインナーリード4は、第一の金属層14と呼ぶことができる。すなわち、第1の金属層14はインナーリード4のすべてのリードを含む。インナーリード4、ダイ5と金属ワイヤ6は、EMC化合物などの封止材7により覆われている。また、基板の裏面に、シール材10は、アウターダイパッド1とI/Oパッド2の周辺領域、アウターダイパッド1とI/Oパッド2の間の領域、そして隣接するI/Oパッド2の間の領域において充填される。アウターダイパッド1とI/Oパッド2の裏面は封止材10から露出され、第二金属層9はアウターダイパッド1とI/Oパッド2の裏面に形成される。封止材10は、ノーフィラー化合物または小フィラー化合物などのシーラントの任意の適切なタイプを含む。
上述のQFNパッケージ構造の製造方法の詳細は、以下の該当する図面で説明する。プロセスは複数の成分（パッケージICs）を作製するために使用される。各構成要素またはパッケージICは、同じ方法で行うことができるので、パッケージICのみ例示の目的として説明される。
図1に示すように、金属基板11は初めに、リードフレーム製造および包装工程のために設けられる。金属基板11は、所望の厚さを有し、ダイ5の特定の種類に応じて種々の金属材料から作製される。例えば、金属基板11は、銅、アルミニウム、鉄、銅合金、ステンレス鋼、またはニッケル鉄合金などのひとつから作られることができる。材料の他のタイプを使用することもできる。
また、図2に示すように、フォトレジスト膜12の層とフォトレジスト膜13の層はそれぞれ、金属基板11の上面と裏面上に形成（貼り付けまたはコーティング）される。フォトレジスト膜12および/またはフォトレジスト膜13は、様々な方法を用いて形成することができる。例えば、フォトレジスト膜12および/またはフォトレジスト膜13は表面にコーティングされ、または表面に貼り付つけることができる。フォトレジスト膜12及び13は、その後のめっき工程で金属基板11を保護するために使用することができ、フォトレジスト膜11または12はドライフォトレジスト膜又はウェットフォトレジスト膜を含む。フォトレジスト膜の他のタイプを使用することもできる。
さらに、図3に示すように、金属基板11の上面にフォトレジスト膜12の一部はフォトリソグラフィーによりパターンを形成するために除去される。図3に示すように、フォトリソグラフィ装置は、フォトレジスト膜12内のめっきパターンを形成するために、対応マスクを用いてフォトレジスト膜12に露出、現像、エッチングを行うために使用される。めっきパターンは、第一の金属層14、すなわち第一の金属層パターンを形成するために、後続のめっきプロセスに金属基板11の所定領域を露出する。
めっきパターン又は第一金属層パターンを形成した後、 図4に示すように、多層めっきプロセスは、フォトレジスト膜12内のめっきパターンによって露出された金属基板11の領域における第一の金属層14を形成するため行われる。換言すれば、多層めっきプロセスはインナーリード4（第一の金属層14）を形成するためフォトレジスト膜12にパターンをマスクとして用いて金属基板11の上面に行われる。インナーリード4はまたI/Oパッド2に対応して形成され、または対応形状（例えば長方形）および構成（例えばシングルリング構成）に配置される。他の形状および構成を使用することもできる。
インナーリード4がめっきプロセスにより形成されるので、インナーリード4のリードピッチとインナーリード4とダイ5との間の距離は実質的に低減することができる。例えば、インナーリード4は、金属基板11の上面上に細線めっき法により形成される。インナーリード4の幅は約25μmであり、インナーリード4のリードピッチも約25μmである。約100μmの従来のリードフレーム内のリードピッチを比較すると、インナーリード4とインナーリード4のリードピッチの幅は大幅に削減され、そのためインナーリード4の高密度を達成することができる。また、インナーリード4はリードトレースを介してダイ5の近傍まで延びることができる。めっきプロセスを用いて、ダイとインナーリード4との間の距離も大幅に低減することができ、パッケージサイズを実質的に小さくするようにインナーリード4が実質的にダイ5に近くに拡張できる。
第一の金属層14（例えばインナーリード4）は金属材料および/または金属層の構造の任意の適切な層数を含む。例えば、第一の金属層14は、底部から上部までそれぞれ、ニッケル、銅、ニッケル、パラジウム、金、五層を含み、またはニッケル、銅、銀の三層を含むことができる。他の材料、層構造および/または層の数を使用することもできる。
第一の金属層14の異なる金属層は、異なる機能を提供することができる。例えば、五層構造（ニッケル、銅、ニッケル、パラジウム、金）では、ニッケルの下層は、耐浸食性及びバリア層として使用することがで、銅、ニッケルとパラジウムの中間層は、第一の金属層14の厚さを増加させるために使用され、そして金の上層は、ワイヤボンディングのために使用することができる。他の機能も提供され、他の金属の層構造を使用することができる。
さらに、図5に示すように、残りの上面フォトレジスト膜12は除去され、インナーリード4は、金属基板11上に形成されている。裏面フォトレジスト膜13も除去される。
フォトレジスト膜を除去した後、ダイ5は、図6に示すように、ダイ取付工程で、導電性または非導電性接着材料8を用いて金属基板11の所定のダイ領域上に取り付けることができる。金属基板11の所定のダイ面積は、後続工程で形成されるアウターダイパッド1に該当することができる。図7に示すように、ダイ5の上面とインナーリード4の上面は、ワイヤボンディング工程における金属ワイヤ6に接続されている。
図8に示すように、インナーリード4、ダイ5と金属ワイヤ6は、封止材料を用いてカプセル化されている。例えば、成形装置は、成形化合物によってダイ取り付け及びワイヤボンディングが完成した金属基板11を封止または封入するために使用される。成形後硬化は、成形化合物または他のカプセル化材料が次の製造プロセスの前に硬化させるように行われる。
図9に示すように、封止プロセス（例えば成形と成形後硬化）の後、フォトレジスト膜13の一つの層は、金属基板11の上面に形成され、フォトレジスト膜13の他の層は、金属基板11の裏面に形成される。フォトレジスト膜は、その後のエッチング工程で金属基板11を保護するために使用することができ、フォトレジスト膜はドライフォトレジスト膜又はウェットフォトレジスト膜を含む。フォトレジスト膜の他のタイプを使用することもできる。
さらに、金属基板11の裏面にフォトレジスト膜13の一部はフォトリソグラフィーを用いてパターンを形成するために除去される。図10に示すように、フォトリソグラフィ装置は、フォトレジスト膜13内のエッチングパターンを形成するために、対応マスクを用いて金属基板11の裏面上にフォトレジスト膜13に露出、現像、エッチングを行うために使用される。エッチングパターンは、ダイパッド1とI/Oパッド2、すなわちダイパッドとI/Oパッドパターンを形成するために、後続のエッチングプロセスに金属基板11の裏面に所定領域を露出する。
エッチングパターンを形成した後、 図11に示すように、エッチングプロセスは、フォトレジスト膜13内のエッチングパターンによって露出された金属基板11の領域における行われる。換言すれば、エッチングプロセスは、フォトレジスト膜13にパターンをマスクとして用いて金属基板11上で行われる。エッチングプロセスは、フールエッチングとハーフエッチングを含む。エッチングされた領域は、金属基板11の裏面に形成され、アウターダイパッド1とI/Oパッド2は、エッチングプロセス後に形成される。
また、図12に示すように、エッチングプロセス後、金属基板11の裏面にエッチングされた領域を露出させるため、金属基板11の裏面上に残ったフォトレジスト膜13を除去し、アウターダイパッド1とI/Oパッド2の外側の領域、アウターダイパッド1とI/Oパッド2の間の領域およびI/Oパッド2の複数のパッドの間の領域も含まれる。金属基板11の上面のフォトレジスト膜13も除去される。
その後、図13に示すように、金属基板11の裏面のエッチングされた領域は、充填装置を用いて、封止材10で充填されている。成形後の硬化は、封止材10の上で実行される。封止材10は、ノーフィラー化合物または小フィラー化合物などの任意の適切なシーラントを含む。
更に、図14に示すように、めっき処理は、第二金属層9を形成するためにアウターダイパッド1とI/Oパッド2の裏面に行われる。第二金属層9は、金、ニッケル、銅、パラジウム、銀または錫など様々な材料から作られる。
したがって、シングルダイパッドとシングルリードリングとQFNパッケージ構造を形成することができる。その後、図15に示すように、金属基板11上に形成された仕上げカプセル化された複数の構成要素は、個々のパッケージ化されたICや、個々のQFNパッケージ構造を得るために、パッケージソーイング工程で個々に切断される。他の切断方法を使用することもできる。
さらに、QFNパッケージ構造は、様々な異なる構造および構成を含む。例えば、図32（A）及び図32（B）は、別の例示的なQFNパッケージ構造を示す。図32（A）は図32（B）の断面図である。図17-31は、QFNパッケージ構造を製造するための該当する例示的なプロセスを示す。
図32（A）及び図32（B）に示すように、図32（A）及び図32（B）中のQFNパッケージ構造は、図16（A）及び図16（B）中のQFNパッケージ構造に類似している。しかし、図32（A）中のQFNパッケージ構造は、アウターダイパッド1の上面に形成されたダイパッド3を含む。すなわち、インナーダイパッド3も、インナーリード4を形成するため、多層めっきプロセスによって形成される。インナーダイパッド3も、第一の金属層14に含まれる。さらに、ダイ5は、導電性又は非導電性接着材8を介してインナーダイパッド3の上面に取り付けられる。
図17-31は、図1-15にそれぞれと同様に、QFNパッケージ構造を製造するための該当するプロセスを示している。しかし、図17-31に示すように、第一の金属層14は多層めっき工程においてインナダイパッド3とインナーリード4の両方を含むように形成され、ダイ5はダイ取付工程においてインナーダイパッド3の上面に取り付けられている。したがって、アウターとインナーダイパッドとシングルリードリングとQFNパッケージ構造を形成することができる。
図49（A）及び図49（B）は、別の例示的なQFNパッケージ構造を示す。図49（A）は図49（B）の断面図である。図33-48は、QFNパッケージ構造を製造するための該当する例示的なプロセスを示す。
図49（A）及び図49（B）に示すように、図49（A）及び図49（B）中のQFNパッケージ構造は、図16（A）及び図16（B）中のQFNパッケージ構造に類似している。しかし、図49（A）のQFNパッケージ構造は、導電性または非導電性接着材料8を用いてインナーリード4との間に結合された1つまたは複数の受動素子15を備えている。
図33-48は、図1-15と同様に、QFNパッケージ構造を製造するための該当するプロセスを示している。しかしながら、図33-48に示すように、一つ以上の受動素子15は、導電性または非導電性接着材料8を用いてインナーリード4の間に結合され、具体的には、新たに追加されたとする図38に示されている。図38は、一つ以上の受動素子15がダイ5が取り付けられる前にインナーリード4の間に結合されていることを示しているが、一つ以上の受動素子15がダイ5が取り付けた後またはダイ5が取り付けている同時（すなわち、ダイ取付工程の間）に結合することができる。したがって、受動素子で結合されたシングルリードリングとシングルダイパッドと共にQFNパッケージ構造を形成することができる。
図66（A）及び図66（B）は、別の例示的なQFNパッケージ構造を示す。図66（A）は図66（B）の断面図である。図50-65は、QFNパッケージ構造を製造するための該当する例示的なプロセスを示す。
図66（A）及び図66（B）に示すように、図66（A）及び図66（B）中のQFNパッケージ構造は、図49（A）及び図49（B）中のQFNパッケージ構造に類似している。しかし、図66(A)と図66（B）中のQFNパッケージ構造はまた、アウターダイパッド1の上面に形成されたインナーダイパッド3を含む。すなわち、インナーダイパッド3も、インナーリード4を形成するため、多層めっきプロセスによって形成される。インナーダイパッド3も、第一の金属層14に含まれる。さらに、ダイ5は、導電性又は非導電性接着材8を介してインナーダイパッド3の上面に取り付けられる。
図55-65は、図33-48にそれぞれと同様に、QFNパッケージ構造を製造するための該当するプロセスを示している。しかし、図55-65に示すように、第一の金属層14は多層めっき工程においてインナダイパッド3とインナーリード4の両方を含むように形成され、ダイ5はダイ取付工程においてインナーダイパッド3の上面に取り付けられている。したがって、受動素子で結合されたシングルリードリング、アウターとインナーダイパッドとQFNパッケージ構造を形成することができる。
図82（A）及び図82（B）は、別の例示的なQFNパッケージ構造を示す。図82（A）は図82（B）の断面図である。図67-81は、QFNパッケージ構造を製造するための該当する例示的なプロセスを示す。
図82（A）及び図82（B）に示すように、図82（A）及び図82（B）中のQFNパッケージ構造は、図16（A）及び図16（B）中のQFNパッケージ構造に類似している。しかし、図82（A）および82（B）中のQFNパッケージング構造はまた、以アウターダイパッド1とI/Oパッド2との間に配置されたアウター静電放電リング16も含む。更に、アウター静電放電リング16の上面に成形されるインナー静電放電リング17。すなわち、インナー静電放電リング17も、第一の金属層14を形成するため、多層めっきプロセスによって形成される。インナー静電放電リング17は、インナーダイパッド3とインナーリード4との間に配置される。また、ダイ5の上面は、ダイ5が内部及びアウターの静電放電リング17及び17によって静電から保護するため、金属ワイヤー6によってインナー静電放電リング16の上面に接続される。
図67-81は、図1-15にそれぞれと同様に、QFNパッケージ構造を製造するための該当するプロセスを示している。しかし、図67-81に示すように、第一の金属層14は多層めっき工程においてインナーリード4とインナー静電放電リング17の両方を含むように形成され、ダイ5はワイヤボンディング工程においてインナー静電放電リング17の上面に取り付けられている。したがって、QFNパッケージ構造は、シングルダイパッド、シングルリードリングと静電放電リングと形成することができる。
図98（A）及び図98（B）は、別の例示的なQFNパッケージ構造を示す。図98（A）は図98（B）の断面図である。図83-97は、QFNパッケージ構造を製造するための該当する例示的なプロセスを示す。
図98（A）及び図98（B）に示すように、図98（A）及び図98（B）中のQFNパッケージ構造は、図82（A）及び図82（B）中のQFNパッケージ構造に類似している。しかし、図98(A)と図98（B）中のQFNパッケージ構造はまた、アウターダイパッド1の上面に形成された一つ以上のインナーダイパッド3を含む。すなわち、一つ以上のインナーダイパッド3も、第一の金属層14を形成するため、多層めっきプロセスによって形成される。さらに、ダイ5は、導電性又は非導電性接着材8を介して一つ以上のインナーダイパッド3の上面に取り付けられる。
図83-97は、図67-81にそれぞれと同様に、QFNパッケージ構造を製造するための該当するプロセスを示している。しかし、図83-97に示すように、第一の金属層14は多層めっき工程においてインナダイパッド3、インナーリード4とインナー静電リング17の両方を含むように形成され、ダイ5はダイ取付工程においてインナーダイパッド3の上面に取り付けられている。したがって、QFNパッケージ構造は、アウターとシングルダイパッド、シングルリードリングと静電放電リングと形成することができる。
図115（A）及び図115（B）は、別の例示的なQFNパッケージ構造を示す。図115（A）は図115（B）の断面図である。図99-114は、QFNパッケージ構造を製造するための該当する例示的なプロセスを示す。
図115（A）及び図115（B）に示すように、図115（A）及び図115（B）中のQFNパッケージ構造は、図82（A）及び図82（B）中のQFNパッケージ構造に類似している。しかし、図115（A）と図115（B）のQFNパッケージ構造は、導電性または非導電性接着材料8を用いてインナーリード4との間に結合された1つまたは複数の受動素子15を備えている。
図99-114は、図67-81と同様に、QFNパッケージ構造を製造するための該当するプロセスを示している。しかしながら、図99-114に示すように、一つ以上の受動素子15は、導電性または非導電性接着材料8を用いてインナーリード4の間に結合され、具体的には、新たに追加されたとする図104に示されている。図104は、一つ以上の受動素子15がダイ5が取り付けられる前にインナーリード4の間に結合されていることを示しているが、一つ以上の受動素子15がダイ5が取り付けた後またはダイ5が取り付けている同時（すなわち、ダイ取付工程の間）に結合することができる。したがって、シングルダイパッド、静電放電リング、受動素子で結合されたシングルリードリングとQFNパッケージ構造を形成することができる。
図132（A）及び図132（B）は、別の例示的なQFNパッケージ構造を示す。図132（A）は図132（B）の断面図である。図116-131は、QFNパッケージ構造を製造するための該当する例示的なプロセスを示す。
図132（A）及び図132（B）に示すように、図132（A）及び図132（B）中のQFNパッケージ構造は、図115（A）及び図115（B）中のQFNパッケージ構造に類似している。しかし、図132(A)と図132（B）中のQFNパッケージ構造はまた、アウターダイパッド1の上面に形成された一つ以上のインナーダイパッド3を含む。すなわち、一つ以上のインナーダイパッド3も、第一の金属層14を形成するため、多層めっきプロセスによって形成される。さらに、ダイ5は、導電性又は非導電性接着材8を介して一つ以上のインナーダイパッド3の上面に取り付けられる。
図116-131は、図99-114にそれぞれと同様に、QFNパッケージ構造を製造するための該当するプロセスを示している。しかし、図116-131に示すように、第一の金属層14は多層めっき工程においてインナダイパッド3、インナーリード4とインナー静電リング17の両方を含むように形成され、ダイ5はダイ取付工程においてインナーダイパッド3の上面に取り付けられている。したがって、アウターとインナーダイパッド、静電放電リング、受動素子で結合されたシングルリードリングとQFNパッケージ構造を形成することができる。
図148（A）及び図148（B）は、別の例示的なQFNパッケージ構造を示す。図148（A）は図148（B）の断面図である。図133-147は、QFNパッケージ構造を製造するための該当する例示的なプロセスを示す。
図148（A）及び図148（B）に示すように、図148（A）及び図148（B）中のQFNパッケージ構造は、図16（A）及び図16（B）中のQFNパッケージ構造に類似している。しかし、図148（A）および148（B）中のQFNパッケージング構造は、I/Oパッド2の複数のリングを含む。換言すれば、I/Oパッド2は複数リング構成に配置される。さらに、インナーリード4の複数リングはI/Oパッド2の上面に形成される。すなわち、インナーリード4の複数リングも、第一の金属層14を形成するため、多層めっきプロセスによって形成される。インナーリード4の複数のリングが多層めっきプロセスにより形成されるので、同じリングからのインナーリードのリードピッチと異なるリングからのインナーリードのリードピッチは大幅に低減することができる。
図133-147は、図1-15にそれぞれと同様に、QFNパッケージ構造を製造するための該当するプロセスを示している。しかし、図133-147に示されるように、第一の金属層14は、多層めっきプロセスにおいて複数のリング構成に配置されたインナーリード4とインナーダイパッド3の両方を含むように形成されている。したがって、シングルダイパッドとマルチリードリングとQFNパッケージ構造を形成することができる。
図164（A）及び図164（B）は、別の例示的なQFNパッケージ構造を示す。図164（A）は図164（B）の断面図である。図149-163は、QFNパッケージ構造を製造するための該当する例示的なプロセスを示す。
図164（A）及び図164（B）に示すように、図164（A）及び図164（B）中のQFNパッケージ構造は、図148（A）及び図148（B）中のQFNパッケージ構造に類似している。しかし、図164（A）および164（B）中のQFNパッケージング構造は、アウターダイ1の上面に成形された一つまたは複数のインナーダイパッド3を含む。すなわち、一つ以上のインナーダイパッド3も、第一の金属層14を形成するため、多層めっきプロセスによって形成される。さらに、ダイ5は、導電性又は非導電性接着材8を介して一つ以上のインナーダイパッド3の上面に取り付けられる。
図149-163は、図133-147にそれぞれと同様に、QFNパッケージ構造を製造するための該当するプロセスを示している。しかし、図149-163に示すように、第一の金属層14は多層めっき工程においてインナダイパッド3とインナーリード4の両方を含むように形成され、ダイ5はダイ取付工程においてインナーダイパッド3の上面に取り付けられている。したがって、アウターとインナーダイパッドとマルチリードリングとQFNパッケージ構造を形成することができる。
図181（A）及び図181（B）は、別の例示的なQFNパッケージ構造を示す。図181（A）は図181（B）の断面図である。図165-180は、QFNパッケージ構造を製造するための該当する例示的なプロセスを示す。
図181（A）及び図181（B）に示すように、図181（A）及び図181（B）中のFNパッケージ構造は、図148（A）及び図148（B）中のQFNパッケージ構造に類似している。しかし、図181（A）と図181（B）のQFNパッケージ構造は、導電性または非導電性接着材料8を用いてインナーリード4との間に結合された1つまたは複数の受動素子15を備えている。
図165-180は、図133-147と同様に、QFNパッケージ構造を製造するための該当するプロセスを示している。しかしながら、図165-180に示すように、一つ以上の受動素子15は、導電性または非導電性接着材料8を用いてインナーリード4の間に結合され、具体的には、新たに追加されたとする図170に示されている。図170は、一つ以上の受動素子15がダイ5が取り付けられる前にインナーリード4の間に結合されていることを示しているが、一つ以上の受動素子15がダイ5が取り付けた後またはダイ5が取り付けている同時（すなわち、ダイ取付工程の間）に結合することができる。したがって、受動素子で結合されたマルチリードリングとシングルダイパッドと共にQFNパッケージ構造を形成することができる。
図198（A）及び図198（B）は、別の例示的なQFNパッケージ構造を示す。図198（A）は図198（B）の断面図である。図182-197は、QFNパッケージ構造を製造するための該当する例示的なプロセスを示す。
図198（A）及び図198（B）に示すように、図198（A）及び図198（B）中のQFNパッケージ構造は、図181（A）及び図181（B）中のQFNパッケージ構造に類似している。しかし、図198（A）および198（B）中のQFNパッケージング構造は、アウターダイ1の上面に成形された一つまたは複数のインナーダイパッド3を含む。すなわち、一つ以上のインナーダイパッド3も、第一の金属層14を形成するため、多層めっきプロセスによって形成される。さらに、ダイ5は、導電性又は非導電性接着材8を介して一つ以上のインナーダイパッド3の上面に取り付けられる。
図182-197は、図165-180にそれぞれと同様に、QFNパッケージ構造を製造するための該当するプロセスを示している。しかし、図182-197に示すように、第一の金属層14は多層めっき工程においてインナダイパッド3とインナーリード4の両方を含むように形成され、ダイ5はダイ取付工程においてインナーダイパッド3の上面に取り付けられている。したがって、受動素子で結合されたマルチリードリング、アウターとインナーダイパッドとQFNパッケージ構造を形成することができる。
図214（A）及び図214（B）は、別の例示的なQFNパッケージ構造を示す。図214（A）は図214（B）の断面図である。図199-213は、QFNパッケージ構造を製造するための該当する例示的なプロセスを示す。
図214（A）及び図214（B）に示すように、図214（A）及び図214（B）中のQFNパッケージ構造は、図148（A）及び図148（B）中のQFNパッケージ構造に類似している。しかし、図214（A）および214（B）中のQFNパッケージング構造はまた、以アウターダイパッド1とI/Oパッド2との間に配置されたアウター静電放電リング16も含む。更に、アウター静電放電リング16の上面に成形されるインナー静電放電リング17。すなわち、インナー静電放電リング17も、第一の金属層14を形成するため、多層めっきプロセスによって形成される。インナー静電放電リング17は、インナーダイパッド3とインナーリード4との間に配置される。また、ダイ5の上面は、ダイ5が内部及びアウターの静電放電リング17及び17によって静電から保護するため、金属ワイヤー6によってインナー静電放電リング16の上面に接続される。したがって、QFNパッケージ構造は、シングルアウターダイパッド、マルチリードリングと静電放電リングと形成することができる。
図199-213は、図133-147にそれぞれと同様に、QFNパッケージ構造を製造するための該当するプロセスを示している。しかし、図199-213に示すように、第一の金属層14は多層めっき工程においてインナーリード4とインナー静電放電リング17の両方を含むように形成され、ダイ5はワイヤボンディング工程においてインナー静電放電リング17の上面に取り付けられている。したがって、QFNパッケージ構造は、シングルアウターダイパッド、マルチリードリングと静電放電リングと形成することができる。
図230（A）及び図230（B）は、別の例示的なQFNパッケージ構造を示す。図230（A）は図230（B）の断面図である。図215-229は、QFNパッケージ構造を製造するための該当する例示的なプロセスを示す。
図230（A）及び図230（B）に示すように、図230（A）及び図230（B）中のQFNパッケージ構造は、図214（A）及び図214（B）中のQFNパッケージ構造に類似している。しかし、図230（A）および230（B）中のQFNパッケージング構造は、アウターダイ1の上面に成形された一つまたは複数のインナーダイパッド3を含む。すなわち、一つ以上のインナーダイパッド3も、第一の金属層14を形成するため、多層めっきプロセスによって形成される。さらに、ダイ5は、導電性又は非導電性接着材8を介して一つ以上のインナーダイパッド3の上面に取り付けられる。
図215-229は、図199-213にそれぞれと同様に、QFNパッケージ構造を製造するための該当するプロセスを示している。しかし、図215-229に示すように、第一の金属層14は多層めっき工程においてインナダイパッド3、インナーリード4と静電リング17の両方を含むように形成され、ダイ5はダイ取付工程においてインナーダイパッド3の上面に取り付けられている。したがって、QFNパッケージ構造は、アウターとシングルダイパッド、マルチリードリングと静電放電リングと形成することができる。
図247（A）及び図247（B）は、別の例示的なQFNパッケージ構造を示す。図247（A）は図247（B）の断面図である。図231-246は、QFNパッケージ構造を製造するための該当する例示的なプロセスを示す。
図247（A）及び図247（B）に示すように、図247（A）及び図247（B）中のQFNパッケージ構造は、図214（A）及び図214（B）中のQFNパッケージ構造に類似している。しかし、図247（A）と図247（B）のQFNパッケージ構造は、導電性または非導電性接着材料8を用いてインナーリード4との間に結合された1つまたは複数の受動素子15を備えている。
図231-246は、図199-213と同様に、QFNパッケージ構造を製造するための該当するプロセスを示している。しかしながら、図231-246に示すように、一つ以上の受動素子15は、導電性または非導電性接着材料8を用いてインナーリード4の間に結合され、具体的には、新たに追加されたとする図236に示されている。図236は、一つ以上の受動素子15がダイ5が取り付けられる前にインナーリード4の間に結合されていることを示しているが、一つ以上の受動素子15がダイ5が取り付けた後またはダイ5が取り付けている同時（すなわち、ダイ取付工程の間）に結合することができる。したがって、シングルダイパッド、静電放電リング、受動素子で結合されたマルチリードリングとQFNパッケージ構造を形成することができる。
図264（A）及び図264（B）は、別の例示的なQFNパッケージ構造を示す。図264（A）は図264（B）の断面図である。図248-263は、QFNパッケージ構造を製造するための該当する例示的なプロセスを示す。
図264（A）及び図264（B）に示すように、図264（A）及び図264（B）中のQFNパッケージ構造は、図247（A）及び図247（B）中のQFNパッケージ構造に類似している。しかし、図264（A）および264（B）中のQFNパッケージング構造は、アウターダイ1の上面に成形された一つまたは複数のインナーダイパッド3を含む。すなわち、一つ以上のインナーダイパッド3も、第一の金属層14を形成するため、多層めっきプロセスによって形成される。さらに、ダイ5は、導電性又は非導電性接着材8を介して一つ以上のインナーダイパッド3の上面に取り付けられる。
図248-263は、図231-246にそれぞれと同様に、QFNパッケージ構造を製造するための該当するプロセスを示している。しかし、図248-263に示すように、第一の金属層14は多層めっき工程においてインナダイパッド3、インナーリード4とインナーリング17の両方を含むように形成され、ダイ5はダイ取付工程においてインナーダイパッド3の上面に取り付けられている。したがって、アウターとインナーダイパッド、静電放電リング、受動素子で結合されたマルチリードリングとQFNパッケージ構造を形成することができる。
図280（A）及び図280（B）は、別の例示的なQFNパッケージ構造を示す。図280（A）は図280（B）の断面図である。図265-279は、QFNパッケージ構造を製造するための該当する例示的なプロセスを示す。
図280（A）及び図280（B）に示すように、図280（A）及び図280（B）中のQFNパッケージ構造は、図16（A）及び図16（B）中のQFNパッケージ構造に類似している。しかし、図280（A）および280（B）中のQFNパッケージング構造は、アウターダイ1の複数とダイ5の複数を含む。ダイ5の複数のそれぞれは、導電性又は非導電性接着材8を介して対応アウターダイパッド1の上面に取り付けられる。例えば、第二のアウターダイパッド1は、第一または元のアウターダイパッド1に対して横並び構成で配置され、そして第二のダイは、対応第二のアウターダイパッド1の上面に取り付けられている。さらに、各々のダイ5の上面は、金属ワイヤ6で接続される。
図265-279は、図1-15にそれぞれと同様に、QFNパッケージ構造を製造するための該当するプロセスを示している。しかしながら、図265-279に示されるように、複数のアウターダイパッド1は形成され、それぞれがダイ5に対応していて、第二の金属層9は、めっき処理において複数のアウターダイパッド1とインナーリード4の裏面に形成されている。さらに、複数のダイ5は、ダイ取り付けプロセスにおいてアウターダイパッド1の上面に取り付けられ、それぞれのダイ5がそれぞれのダイ5の三方を囲むインナーリードに配線されている。したがって、マルチダイパッドとシングルリードリングとQFNパッケージ構造を形成することができる。
図296（A）及び図296（B）は、別の例示的なQFNパッケージ構造を示す。図296（A）は図296（B）の断面図である。図281-295は、QFNパッケージ構造を製造するための該当する例示的なプロセスを示す。
図296（A）及び図296（B）に示すように、図296（A）及び図296（B）中のQFNパッケージ構造は、図280（A）及び図280（B）中のQFNパッケージ構造に類似している。しかし、図296（A）および296（B）中のQFNパッケージング構造は、アウターダイ1の上面に成形された複数のインナーダイパッド3を含む。すなわち、複数のインナーダイパッド3も、第一の金属層14を形成するため、多層めっきプロセスによって形成される。さらに、ダイ5の複数は、導電性又は非導電性接着材8を介して対応複数のインナーダイパッド3の上面に取り付けられる。
図281-295は、図265-279にそれぞれと同様に、QFNパッケージ構造を製造するための該当するプロセスを示している。しかし、図281-295に示すように、第一の金属層14は多層めっき工程においてマルチインナーダイパッド3とインナーリード4の両方を含むように形成され、マルチダイ5はダイ取付工程においてインナーダイパッド3の上面に取り付けられている。したがって、マルチアウターとインナーダイパッドとシングルリードリングとQFNパッケージ構造を形成することができる。
図313（A）及び図313（B）は、別の例示的なQFNパッケージ構造を示す。図313（A）は図313（B）の断面図である。図297-312は、QFNパッケージ構造を製造するための該当する例示的なプロセスを示す。
図313（A）及び図313（B）に示すように、図313（A）及び図313（B）中のQFNパッケージ構造は、図49（A）及び図49（B）中のQFNパッケージ構造に類似している。しかし、図313（A）および313（B）中のQFNパッケージング構造は、アウターダイ1の複数とダイ5の複数を含む。ダイ5の複数のそれぞれは、導電性又は非導電性接着材8を介して対応アウターダイパッド1の上面に取り付けられる。さらに、各々のダイ5の上面は、金属ワイヤ6で接続される。他の構成を使用することもできる。
図297-312は、図33-48にそれぞれと同様に、QFNパッケージ構造を製造するための該当するプロセスを示している。しかしながら、図297-312に示されるように、複数のアウターダイパッド1は形成され、それぞれがダイ5に対応していて、第二の金属層9は、めっき処理において複数のアウターダイパッド1とインナーリード4の裏面に形成されている。さらに、複数のダイ5は、ダイ取り付けプロセスにおいてアウターダイパッド1の上面に取り付けられ、それぞれのダイ5がそれぞれのダイ5の三方を囲むインナーリードに配線されている。したがって、受動素子で結合されたシングルリードリングとマルチダイパッドとQFNパッケージ構造を形成することができる。
図330（A）及び図330（B）は、別の例示的なQFNパッケージ構造を示す。図330（A）は図330（B）の断面図である。図314-329は、QFNパッケージ構造を製造するための該当する例示的なプロセスを示す。
図330（A）及び図330（B）に示すように、図330（A）及び図330（B）中のQFNパッケージ構造は、図313（A）及び図313（B）中のQFNパッケージ構造に類似している。しかし、図330（A）および330（B）中のQFNパッケージング構造は、アウターダイ1の上面に成形された複数のインナーダイパッド3を含む。すなわち、複数のインナーダイパッド3も、第一の金属層14を形成するため、多層めっきプロセスによって形成される。さらに、ダイ5の複数は、導電性又は非導電性接着材8を介して対応複数のインナーダイパッド3の上面に取り付けられる。
図314-329は、図297-312にそれぞれと同様に、QFNパッケージ構造を製造するための該当するプロセスを示している。しかし、図314-329に示すように、第一の金属層14は多層めっき工程においてマルチインナーダイパッド3とインナーリード4の両方を含むように形成され、マルチダイ5はダイ取付工程においてインナーダイパッド3の上面に取り付けられている。したがって、受動素子で結合されたシングルリードリング、マルチアウターとインナーダイパッドとQFNパッケージ構造を形成することができる。
図346（A）及び図346（B）は、別の例示的なQFNパッケージ構造を示す。図346（A）は図346（B）の断面図である。図331-345は、QFNパッケージ構造を製造するための該当する例示的なプロセスを示す。
図346（A）及び図346（B）に示すように、図346（A）及び図346（B）中のQFNパッケージ構造は、図82（A）及び図82（B）中のQFNパッケージ構造に類似している。しかし、図346（A）および346（B）中のQFNパッケージング構造は、アウターダイ1の複数とダイ5の複数を含む。ダイ5の複数のそれぞれは、導電性又は非導電性接着材8を介して対応アウターダイパッド1の上面に取り付けられる。さらに、各々のダイ5の上面は、金属ワイヤ6で接続される。他の構成を使用することもできる。
図331-345は、図67-81にそれぞれと同様に、QFNパッケージ構造を製造するための該当するプロセスを示している。しかしながら、図331-345に示されるように、複数のアウターダイパッド1は形成され、それぞれがダイ5に対応していて、第二の金属層9は、めっき処理において複数のアウターダイパッド1とインナーリード4の裏面に形成されている。さらに、複数のダイ5は、ダイ取り付けプロセスにおいてアウターダイパッド1の上面に取り付けられ、それぞれのダイ5がそれぞれのダイ5の三方を囲むインナーリードに配線されている。したがって、QFNパッケージ構造は、マルチダイパッド、シングルリードリングと静電放電リングと形成することができる。
図362（A）及び図362（B）は、別の例示的なQFNパッケージ構造を示す。図362（A）は図362（B）の断面図である。図347-361は、QFNパッケージ構造を製造するための該当する例示的なプロセスを示す。
図362（A）及び図362（B）に示すように、図362（A）及び図362（B）中のQFNパッケージ構造は、図346（A）及び図346（B）中のQFNパッケージ構造に類似している。しかし、図362（A）および362（B）中のQFNパッケージング構造は、アウターダイ1の上面に成形された複数のインナーダイパッド3を含む。すなわち、複数のインナーダイパッド3も、第一の金属層14を形成するため、多層めっきプロセスによって形成される。さらに、ダイ5の複数は、導電性又は非導電性接着材8を介して対応複数のインナーダイパッド3の上面に取り付けられる。
図347-361は、図331-345にそれぞれと同様に、QFNパッケージ構造を製造するための該当するプロセスを示している。しかし、図347-361に示すように、第一の金属層14は多層めっき工程においてマルチインナーダイパッド3とインナーリード4の両方を含むように形成され、マルチダイ5はダイ取付工程においてインナーダイパッド3の上面に取り付けられている。したがって、QFNパッケージ構造は、マルチアウターとシングルダイパッド、シングルリードリングと静電放電リングと形成することができる。
図379（A）及び図379（B）は、別の例示的なQFNパッケージ構造を示す。図379（A）は図379（B）の断面図である。図363-378は、QFNパッケージ構造を製造するための該当する例示的なプロセスを示す。
図379（A）及び図379（B）に示すように、図379（A）及び図379（B）中のQFNパッケージ構造は、図115（A）及び図115（B）中のQFNパッケージ構造に類似している。しかし、図379（A）および379（B）中のQFNパッケージング構造は、アウターダイ1の複数とダイ5の複数を含む。ダイ5の複数のそれぞれは、導電性又は非導電性接着材8を介して対応アウターダイパッド1の上面に取り付けられる。さらに、各々のダイ5の上面は、金属ワイヤ6で接続される。他の構成を使用することもできる。
図363-378は、図99-114にそれぞれと同様に、QFNパッケージ構造を製造するための該当するプロセスを示している。しかしながら、図363-378に示されるように、複数のアウターダイパッド1は形成され、それぞれがダイ5に対応していて、第二の金属層9は、めっき処理において複数のアウターダイパッド1とインナーリード4の裏面に形成されている。さらに、複数のダイ5は、ダイ取り付けプロセスにおいてアウターダイパッド1の上面に取り付けられ、それぞれのダイ5がそれぞれのダイ5の三方を囲むインナーリードに配線されている。したがって、マルチダイパッド、静電放電リング、受動素子で結合されたシングルリードリングとQFNパッケージ構造を形成することができる。
図396（A）及び図396（B）は、別の例示的なQFNパッケージ構造を示す。図396（A）は図396（B）の断面図である。図380-395は、QFNパッケージ構造を製造するための該当する例示的なプロセスを示す。
図396（A）及び図396（B）に示すように、図396（A）及び図396（B）中のQFNパッケージ構造は、図379（A）及び図379（B）中のQFNパッケージ構造に類似している。しかし、図40（A）および40（B）中のQFNパッケージング構造は、アウターダイ1の上面に成形された複数のインナーダイパッド3を含む。すなわち、複数のインナーダイパッド3も、第一の金属層14を形成するため、多層めっきプロセスによって形成される。さらに、ダイ5の複数は、導電性又は非導電性接着材8を介して対応複数のインナーダイパッド3の上面に取り付けられる。
図380-395は、図363-378にそれぞれと同様に、QFNパッケージ構造を製造するための該当するプロセスを示している。しかし、図380-395に示すように、第一の金属層14は多層めっき工程においてマルチインナーダイパッド3とインナーリード4の両方を含むように形成され、マルチダイ5はダイ取付工程においてインナーダイパッド3の上面に取り付けられている。したがって、マルチアウターとインナーダイパッド、静電放電リング、受動素子で結合されたシングルリードリングとQFNパッケージ構造を形成することができる。
図412（A）及び図412（B）は、別の例示的なQFNパッケージ構造を示す。図412（A）は図412（B）の断面図である。図397-411は、QFNパッケージ構造を製造するための該当する例示的なプロセスを示す。
図412（A）及び図412（B）に示すように、図412（A）及び図412（B）中のQFNパッケージ構造は、図280（A）及び図280（B）中のQFNパッケージ構造に類似している。しかし、図412（A）および412（B）中のQFNパッケージング構造は、I/Oパッド2の複数のリングを含む。換言すれば、I/Oパッド2は複数リング構成に配置される。さらに、インナーリード4の複数リングはI/Oパッド2の上面に形成される。すなわち、インナーリード4の複数リングも、第一の金属層14を形成するため、多層めっきプロセスによって形成される。インナーリード4の複数のリングが多層めっきプロセスにより形成されるので、同じリングからのインナーリードのリードピッチと異なるリングからのインナーリードのリードピッチは大幅に低減することができる。
図397-411は、図265-279にそれぞれと同様に、QFNパッケージ構造を製造するための該当するプロセスを示している。しかし、図397-411に示されるように、第一の金属層14は、多層めっきプロセスにおいて複数のリング構成に配置されたインナーリード4とインナーダイパッド3の両方を含むように形成されている。したがって、マルチダイパッドとマルチリードリングとQFNパッケージ構造を形成することができる。
図428（A）及び図428（B）は、別の例示的なQFNパッケージ構造を示す。図428（A）は図428（B）の断面図である。図413-427は、QFNパッケージ構造を製造するための該当する例示的なプロセスを示す。
図428（A）及び図428（B）に示すように、図428（A）及び図428（B）中のQFNパッケージ構造は、図412（A）及び図412（B）中のQFNパッケージ構造に類似している。しかし、図428（A）および428（B）中のQFNパッケージング構造は、アウターダイ1の上面に成形された複数のインナーダイパッド3を含む。すなわち、複数のインナーダイパッド3も、第一の金属層14を形成するため、多層めっきプロセスによって形成される。さらに、ダイ5の複数は、導電性又は非導電性接着材8を介して対応複数のインナーダイパッド3の上面に取り付けられる。
図413-427は、図397-411にそれぞれと同様に、QFNパッケージ構造を製造するための該当するプロセスを示している。しかし、図413-427に示すように、第一の金属層14は多層めっき工程においてマルチインナーダイパッド3とインナーリード4の両方を含むように形成され、マルチダイ5はダイ取付工程においてインナーダイパッド3の上面に取り付けられている。したがって、マルチアウターとインナーダイパッドとマルチリードリングとQFNパッケージ構造を形成することができる。
図445（A）及び図445（B）は、別の例示的なQFNパッケージ構造を示す。図445（A）は図445（B）の断面図である。図429-444は、QFNパッケージ構造を製造するための該当する例示的なプロセスを示す。
図445（A）及び図445（B）に示すように、図445（A）及び図445（B）中のQFNパッケージ構造は、図313（A）及び図313（B）中のQFNパッケージ構造に類似している。しかし、図445（A）および445（B）中のQFNパッケージング構造は、I/Oパッド2の複数のリングを含む。換言すれば、I/Oパッド2は複数リング構成に配置される。さらに、インナーリード4の複数リングはI/Oパッド2の上面に形成される。すなわち、インナーリード4の複数リングも、第一の金属層14を形成するため、多層めっきプロセスによって形成される。インナーリード4の複数のリングが多層めっきプロセスにより形成されるので、同じリングからのインナーリードのリードピッチと異なるリングからのインナーリードのリードピッチは大幅に低減することができる。
図429-444は、図297-312にそれぞれと同様に、QFNパッケージ構造を製造するための該当するプロセスを示している。しかし、図429-444に示されるように、第一の金属層14は、多層めっきプロセスにおいて複数のリング構成に配置されたインナーリード4とインナーダイパッド3の両方を含むように形成されている。ダイ5のそれぞれは三方からインナーリード4に囲まれている。したがって、受動素子で結合されたマルチリードリングとマルチダイパッドとQFNパッケージ構造を形成することができる。
図462（A）及び図462（B）は、別の例示的なQFNパッケージ構造を示す。図462（A）は図462（B）の断面図である。図446-461は、QFNパッケージ構造を製造するための該当する例示的なプロセスを示す。
図462（A）及び図462（B）に示すように、図462（A）及び図462（B）中のQFNパッケージ構造は、図445（A）及び図445（B）中のQFNパッケージ構造に類似している。しかし、図462（A）および462（B）中のQFNパッケージング構造は、アウターダイ1の上面に成形された複数のインナーダイパッド3を含む。すなわち、複数のインナーダイパッド3も、第一の金属層14を形成するため、多層めっきプロセスによって形成される。さらに、ダイ5の複数は、導電性又は非導電性接着材8を介して対応複数のインナーダイパッド3の上面に取り付けられる。
図446-461は、図429-444にそれぞれと同様に、QFNパッケージ構造を製造するための該当するプロセスを示している。しかし、図446-461に示すように、第一の金属層14は多層めっき工程においてマルチインナーダイパッド3とインナーリード4の両方を含むように形成され、マルチダイ5はダイ取付工程においてインナーダイパッド3の上面に取り付けられている。したがって、受動素子で結合されたマルチリードリング、マルチアウターとインナーダイパッドとQFNパッケージ構造を形成することができる。
図478（A）及び図478（B）は、別の例示的なQFNパッケージ構造を示す。図478（A）は図478（B）の断面図である。図463-477は、QFNパッケージ構造を製造するための該当する例示的なプロセスを示す。
図478（A）及び図478（B）に示すように、図478（A）及び図478（B）中のQFNパッケージ構造は、図346（A）及び図346（B）中のQFNパッケージ構造に類似している。しかし、図478（A）および478（B）中のQFNパッケージング構造は、I/Oパッド2の複数のリングを含む。換言すれば、I/Oパッド2は複数リング構成に配置される。さらに、インナーリード4の複数リングはI/Oパッド2の上面に形成される。すなわち、インナーリード4の複数リングも、第一の金属層14を形成するため、多層めっきプロセスによって形成される。インナーリード4の複数のリングが多層めっきプロセスにより形成されるので、同じリングからのインナーリードのリードピッチと異なるリングからのインナーリードのリードピッチは大幅に低減することができる。
図463-477は、図331-345にそれぞれと同様に、QFNパッケージ構造を製造するための該当するプロセスを示している。しかし、図463-477に示されるように、第一の金属層14は、多層めっきプロセスにおいて複数のリング構成に配置されたインナーリード4とインナーダイパッド3の両方を含むように形成されている。したがって、QFNパッケージ構造は、マルチダイパッド、マルチリードリングと静電放電リングと形成することができる。
図494（A）及び図494（B）は、別の例示的なQFNパッケージ構造を示す。図494（A）は図494（B）の断面図である。図479-493は、QFNパッケージ構造を製造するための該当する例示的なプロセスを示す。
図494（A）及び図494（B）に示すように、図494（A）及び図494（B）中のQFNパッケージ構造は、図478（A）及び図478（B）中のQFNパッケージ構造に類似している。しかし、図494（A）および494（B）中のQFNパッケージング構造は、アウターダイ1の上面に成形された複数のインナーダイパッド3を含む。すなわち、複数のインナーダイパッド3も、第一の金属層14を形成するため、多層めっきプロセスによって形成される。さらに、ダイ5の複数は、導電性又は非導電性接着材8を介して対応複数のインナーダイパッド3の上面に取り付けられる。
図479-493は、図463-477にそれぞれと同様に、QFNパッケージ構造を製造するための該当するプロセスを示している。しかし、図479-493に示すように、第一の金属層14は多層めっき工程においてマルチインナーダイパッド3とインナーリード4の両方を含むように形成され、マルチダイ5はダイ取付工程においてインナーダイパッド3の上面に取り付けられている。したがって、QFNパッケージ構造は、マルチアウターとマルチダイパッド、シングルリードリングと静電放電リングと形成することができる。
図511（A）及び図511（B）は、別の例示的なQFNパッケージ構造を示す。図511（A）は図511（B）の断面図である。図495-510は、QFNパッケージ構造を製造するための該当する例示的なプロセスを示す。
図511（A）及び図511（B）に示すように、図511（A）及び図511（B）中のQFNパッケージ構造は、図379（A）及び図379（B）中のQFNパッケージ構造に類似している。しかし、図511（A）および511（B）中のQFNパッケージング構造は、I/Oパッド2の複数のリングを含む。換言すれば、I/Oパッド2は複数リング構成に配置される。さらに、インナーリード4の複数リングはI/Oパッド2の上面に形成される。すなわち、インナーリード4の複数リングも、第一の金属層14を形成するため、多層めっきプロセスによって形成される。インナーリード4の複数のリングが多層めっきプロセスにより形成されるので、同じリングからのインナーリードのリードピッチと異なるリングからのインナーリードのリードピッチは大幅に低減することができる。
図495-510は、図363-378にそれぞれと同様に、QFNパッケージ構造を製造するための該当するプロセスを示している。しかし、図495-510に示されるように、第一の金属層14は、多層めっきプロセスにおいて複数のリング構成に配置されたインナーリード4とインナーダイパッド3の両方を含むように形成されている。したがって、マルチダイパッド、静電放電リング、受動素子で結合されたマルチリードリングとQFNパッケージ構造を形成することができる。
図528（A）及び図528（B）は、別の例示的なQFNパッケージ構造を示す。図528（A）は図528（B）の断面図である。図512-527は、QFNパッケージ構造を製造するための該当する例示的なプロセスを示す。
図528（A）及び図528（B）に示すように、図528（A）及び図528（B）中のQFNパッケージ構造は、図511（A）及び図511（B）中のQFNパッケージ構造に類似している。しかし、図528（A）および528（B）中のQFNパッケージング構造は、アウターダイ1の上面に成形された複数のインナーダイパッド3を含む。すなわち、複数のインナーダイパッド3も、第一の金属層14を形成するため、多層めっきプロセスによって形成される。インナー静電放電リング17は、インナーダイパッド3とインナーリード4との間に配置される。さらに、ダイ5の複数は、導電性又は非導電性接着材8を介して対応複数のインナーダイパッド3の上面に取り付けられる。
図512-527は、図495-511にそれぞれと同様に、QFNパッケージ構造を製造するための該当するプロセスを示している。しかし、図512-527に示すように、第一の金属層14は多層めっき工程においてマルチインナーダイパッド3とインナーリード4の両方を含むように形成され、マルチダイ5はダイ取付工程においてインナーダイパッド3の上面に取り付けられている。したがって、マルチアウターとインナーダイパッド、静電放電リング、受動素子で結合されたマルチリードリングとQFNパッケージ構造を形成することができる。
開示された方法、プロセス、及び装置を用いて、種々の有利なアプリケーションは実装することができる。例えば、開示されたプロセスおよび装置を用いて、金属基材の両面に別々のエッチング工程を回避することができ、処理コスト、時間、人員、電力、および材料を低減することができる。同時に、エッチングプロセス中に発生する潜在的な環境有害物質の量も低減することができる。また、基板の上面上に細線めっき法を用いるので、インナーリードの最小幅は約25μmであり、インナーリードのリードピッチは約25μmで小さい。このように、リードフレームにおけるリード密度は大幅に増加することができる。
開示されたプロセスおよび装置を用いて、リードフレームのみがダイ取付工程とワイヤボンディング工程に関与する。このように、反りなしに380から420摂氏度のように実質的に耐性高温である。
なお、開示された実施形態は、任意の半導体装置をパッケージに適用できることが理解される。開示された実施形態の技術的解決策の様々な代替、改変、または等価物は、当業者には明らかになるであろう。
Claims (23)
- クワッド・フラット・ノーリード(QFN)パッケージ構造は以下を含む：
金属基材；
金属基板上に基づいて形成された第一アウターダイパッド；
アウターダイパッドの上面に結合された第一のダイ；
複数の金属基板上に基づいて形成されたI/Oパッド；
複数のインナーリードのリードピッチが大幅に低減されるように、複数のI/Oパッドに対応し、ダイの近傍に延び、そして多層の電気めっき処理によって金属基板上に形成される複数のインナーリードを含む第一金属層
ダイと複数のインナーリードを接続する金属細線；及び
ダイパッドと複数のI/Oパッドの裏面に取り付ける第二金属層、
そこにダイ、複数のインナーリードおよび金属ワイヤは、成形化合物で封止されている。 - 請求項1に記載のQFNパッケージ構造であって、ここで：
ダイが接着材を介してアウターダイパッドの上面に取り付けられる。 - 請求項1に記載のQFNパッケージ構造であって、ここで：
インナーリードの幅は
であり；及び
リードピッチは
である。 - 請求項1に記載のQFNパッケージ構造であって、さらに以下を含む：
多層の電気めっき処理により、アウターダイパッドの上面上に形成された一つまたは複数のインナーダイパッド、そこにはダイが接着材料によってインナーダイパッドに取り付けられる。 - 請求項1に記載のQFNパッケージ構造であって、ここで：
複数のI/Oパッドは、シングルリング構成に配置される；及び
複数のインナーリードも、対応シングルリング構成に配置される。 - 請求項1に記載のQFNパッケージ構造であって、ここで：
複数のI/Oパッドは、マルチリング構成に配置される；及び
複数のインナーリードも、対応マルチリング構成に配置される。 - 請求項1に記載のQFNパッケージ構造であって、さらに以下を含む：
接着材料によって複数のインナーリードのリード線との間に結合された一つまたは複数の受動素子。 - 請求項1に記載のQFNパッケージ構造であって、さらに以下を含む：
アウターダイパッドとI/Oパッドとの間の金属基板に基づいて形成されるアウター静電放電リング；及び
アウター静電放電リングの上面に形成されたインナー静電放電リング、ダイに接続される。 - 請求項1に記載のQFNパッケージ構造であって、さらに以下を含む：
アウターダイパッドとI/Oパッドの周辺領域、アウターダイパッドとI/Oパッドの間の領域、及び金属基板の裏面におけるI/Oパッドのパッド間の領域に充填されたシール材。 - 請求項1に記載のQFNパッケージ構造であって、さらに以下を含む：
第一のアウターダイパッドに対してサイドバイサイド構成で形成された第二のアウターダイパッド；及び
第二アウターダイパッドの上面に結合された第二のダイ、そこには第一のダイおよび第二のダイが金属ワイヤで接続される。 - クワッド・フラット・ノーリード（QFN）パッケージ構造の製造方法、以下を含む：
金属基板を設ける；
金属基板の上面に第一フォトレジスト膜を形成する工程；
フォトリソグラフィを用いて第一フォトレジスト膜のめっきグパターンを形成する工程；
複数のインナーリードのリードピッチが大幅に低減されるように、第一のフォトレジスト膜にめっきパターンをマスクとして用いる多層の電気めっき処理により複数のインナーリードを含む第一金属層を形成する工程；
金属基板の表面上の所定の領域に一つのダイを取り付ける工程；
ワイヤボンディングプロセスにより金属ワイヤを用いてダイと複数のインナーリードを接続する工程；
ダイ、複数のインナーリードおよび金属ワイヤを成形化合物で封止する工程；
複数のインナーリードに該当する複数のI/Oパッド、ダイを搭載した所定の領域に該当するアウターダイパッドを形成するために金属基板の裏面から金属基板をエッチングする工程；及び
アウターダイパッドと複数のI/Oパッドの裏面に取り付ける第二金属層を成形する工程。 - 請求項11に記載の方法であって、更に第一のフォトレジスト膜を形成することは以下を含む：
多層の電気めっき処理中に金属基板を保護するために金属基板の裏面上に第二のフォトレジスト膜を形成する工程。 - 請求項11に記載の方法であって、更に第一金属層を形成することは以下を含む：
第一のフォトレジスト膜及び第二のフォトレジスト膜を除去する工程。 - 請求項11に記載の方法であって、更に金属基板をエッチングすることは以下を含む：
金属基板の裏面に第三フォトレジスト膜を形成する工程；
フォトリソグラフィを用いて第三フォトレジスト膜のエッチンググパターンを形成する工程；
金属基板の裏面上に第三フォトレジスト膜のエッチングパターンを用いて金属基板をエッチングする工程。 - 請求項14に記載の方法であって、更に第三フォトレジスト膜のエッチンググパターンを形成することは以下を含む：
エッチングプロセスから金属基板を保護するため封止材料を含めて金属基板の上に第四フォトレジスト膜を形成する工程。 - 請求項15に記載の方法であって、更に金属基板をエッチングすることは以下を含む：
金属基板をエッチングした後に第三フォトレジスト膜と第四フォトレジスト膜を除去する工程。 - 請求項11に記載の方法であって、さらに以下を含む：
アウターダイパッドとI/Oパッドの周辺領域、アウターダイパッドとI/Oパッドの間の領域、及び金属基板の裏面におけるI/Oパッドのパッド間の領域に充填されたシール材。 - 請求項11に記載の方法であって、更にダイを取り付けることは以下を含む：
アウターダイパッドに該当して接着材料を用いて金属基板の表面上の所定の領域にダイを取り付ける工程。 - 請求項11に記載の方法であって、さらに以下を含む：
多層の電気めっき処理により、アウターダイパッドの上面上に一つまたは複数のインナーダイパッドを形成する工程、そこにはダイが接着材料によってインナーダイパッドに取り付けられる。 - 請求項11に記載の方法であって、ここで：
複数のI/Oパッドは、シングルリング構成に配置される；及び
複数のインナーリードも、対応シングルリング構成に配置される。 - 請求項11に記載の方法であって、ここで：
複数のI/Oパッドは、マルチリング構成に配置される；及び
複数のインナーリードも、対応マルチリング構成に配置される。 - 請求項11に記載の方法であって、さらに以下を含む：
接着材料によって複数のインナーリードの間に結合された一つまたは複数の受動素子。 - 請求項10に記載の方法であって、さらに以下を含む：
アウターダイパッドとI/Oパッドの複数との間の金属基板に基づいて、アウター静電放電リングを形成する工程；
アウター静電放電リングの上面にインナー静電放電リングを形成する工程；及び
インナー静電放電リングとダイを接続する工程。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011103742372A CN102403282B (zh) | 2011-11-22 | 2011-11-22 | 有基岛四面无引脚封装结构及其制造方法 |
| CN201110374237.2 | 2011-11-22 | ||
| PCT/CN2012/000018 WO2013075383A1 (en) | 2011-11-22 | 2012-01-06 | Quad flat no-lead (qfn) packaging structures and method for manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2015502035A true JP2015502035A (ja) | 2015-01-19 |
Family
ID=45885346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014541503A Pending JP2015502035A (ja) | 2011-11-22 | 2012-01-06 | クワッド・フラット・ノーリード（ｑｆｎ）パッケージ構造及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9209115B2 (ja) |
| JP (1) | JP2015502035A (ja) |
| CN (1) | CN102403282B (ja) |
| WO (1) | WO2013075383A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102683315B (zh) * | 2011-11-30 | 2015-04-29 | 江苏长电科技股份有限公司 | 滚镀四面无引脚封装结构及其制造方法 |
| CN104269393A (zh) * | 2014-09-15 | 2015-01-07 | 江苏长电科技股份有限公司 | 一体金属框架静电释放圈用于指纹传感器结构及制造方法 |
| US9997439B2 (en) | 2015-04-30 | 2018-06-12 | Qualcomm Incorporated | Method for fabricating an advanced routable quad flat no-lead package |
| US11729915B1 (en) * | 2022-03-22 | 2023-08-15 | Tactotek Oy | Method for manufacturing a number of electrical nodes, electrical node module, electrical node, and multilayer structure |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11195742A (ja) * | 1998-01-05 | 1999-07-21 | Matsushita Electron Corp | 半導体装置及びその製造方法とそれに用いるリードフレーム |
| JP2001077230A (ja) * | 1999-09-02 | 2001-03-23 | Ricoh Co Ltd | リードフレーム及びそれを用いた半導体装置実装体 |
| JP2004158753A (ja) * | 2002-11-08 | 2004-06-03 | Sony Corp | リードフレーム材及びその製造方法、並びに半導体装置及びその製造方法 |
| JP2006210807A (ja) * | 2005-01-31 | 2006-08-10 | Mitsui High Tec Inc | 半導体装置の製造方法 |
| JP2009164594A (ja) * | 2007-12-11 | 2009-07-23 | Dainippon Printing Co Ltd | 半導体装置用基板、樹脂封止型半導体装置、半導体装置用基板の製造方法および樹脂封止型半導体装置の製造方法 |
| CN101969032A (zh) * | 2010-09-04 | 2011-02-09 | 江苏长电科技股份有限公司 | 双面图形芯片正装先镀后刻模组封装方法 |
| JP2011108818A (ja) * | 2009-11-17 | 2011-06-02 | Mitsui High Tec Inc | リードフレームの製造方法および半導体装置の製造方法 |
| JP2011211248A (ja) * | 2011-07-29 | 2011-10-20 | Toyo Kohan Co Ltd | Ｑｆｎ用金属積層板を用いたｑｆｎの製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI264099B (en) * | 2001-07-09 | 2006-10-11 | Sumitomo Metal Mining Co | Lead frame and manufacturing method therefor |
| JP2004349397A (ja) * | 2003-05-21 | 2004-12-09 | Sharp Corp | 半導体装置およびそれに用いられるリードフレーム |
| US8008132B2 (en) * | 2007-12-28 | 2011-08-30 | Sandisk Technologies Inc. | Etched surface mount islands in a leadframe package |
| KR101204092B1 (ko) * | 2008-05-16 | 2012-11-22 | 삼성테크윈 주식회사 | 리드 프레임 및 이를 구비한 반도체 패키지와 그 제조방법 |
| CN201233888Y (zh) * | 2008-07-30 | 2009-05-06 | 江苏长电科技股份有限公司 | 功能引脚和芯片承载底座凸出式半导体封装结构 |
| US8124447B2 (en) * | 2009-04-10 | 2012-02-28 | Advanced Semiconductor Engineering, Inc. | Manufacturing method of advanced quad flat non-leaded package |
| JP5387374B2 (ja) * | 2009-12-04 | 2014-01-15 | 住友金属鉱山株式会社 | リードフレームの製造方法 |
| US8779569B2 (en) * | 2010-01-18 | 2014-07-15 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing the same |
| CN101814482B (zh) * | 2010-04-30 | 2012-04-25 | 江苏长电科技股份有限公司 | 有基岛引线框结构及其生产方法 |
| CN102005432B (zh) * | 2010-09-30 | 2012-03-28 | 江苏长电科技股份有限公司 | 四面无引脚封装结构及其封装方法 |
| CN102420206B (zh) * | 2011-11-30 | 2014-05-14 | 江苏长电科技股份有限公司 | 先镀后刻四面无引脚封装结构及其制造方法 |
-
2011
- 2011-11-22 CN CN2011103742372A patent/CN102403282B/zh active Active
-
2012
- 2012-01-06 WO PCT/CN2012/000018 patent/WO2013075383A1/en active Application Filing
- 2012-01-06 JP JP2014541503A patent/JP2015502035A/ja active Pending
-
2014
- 2014-04-24 US US14/260,303 patent/US9209115B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11195742A (ja) * | 1998-01-05 | 1999-07-21 | Matsushita Electron Corp | 半導体装置及びその製造方法とそれに用いるリードフレーム |
| JP2001077230A (ja) * | 1999-09-02 | 2001-03-23 | Ricoh Co Ltd | リードフレーム及びそれを用いた半導体装置実装体 |
| JP2004158753A (ja) * | 2002-11-08 | 2004-06-03 | Sony Corp | リードフレーム材及びその製造方法、並びに半導体装置及びその製造方法 |
| JP2006210807A (ja) * | 2005-01-31 | 2006-08-10 | Mitsui High Tec Inc | 半導体装置の製造方法 |
| JP2009164594A (ja) * | 2007-12-11 | 2009-07-23 | Dainippon Printing Co Ltd | 半導体装置用基板、樹脂封止型半導体装置、半導体装置用基板の製造方法および樹脂封止型半導体装置の製造方法 |
| JP2011108818A (ja) * | 2009-11-17 | 2011-06-02 | Mitsui High Tec Inc | リードフレームの製造方法および半導体装置の製造方法 |
| CN101969032A (zh) * | 2010-09-04 | 2011-02-09 | 江苏长电科技股份有限公司 | 双面图形芯片正装先镀后刻模组封装方法 |
| JP2011211248A (ja) * | 2011-07-29 | 2011-10-20 | Toyo Kohan Co Ltd | Ｑｆｎ用金属積層板を用いたｑｆｎの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102403282A (zh) | 2012-04-04 |
| WO2013075383A1 (en) | 2013-05-30 |
| US9209115B2 (en) | 2015-12-08 |
| US20140319664A1 (en) | 2014-10-30 |
| CN102403282B (zh) | 2013-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2014533892A (ja) | 非露出パッドボールグリッドアレイパッケージ構造及びその製造方法 | |
| JP2015502661A (ja) | 非露出パッドクワッド・フラット・ノーリード（ｑｆｎ）パッケージ構造及びその製造方法 | |
| US8836101B2 (en) | Multi-chip semiconductor packages and assembly thereof | |
| CN107644862B (zh) | 具有银纳米层的粗糙引线框 | |
| WO2013075384A1 (en) | Ball grid array (bga) packaging structures and method for manufacruring the same | |
| JP2014526793A (ja) | 島プレパック成形化合物でリードフレーム構造を順次エッチングおよびめっき及びその製造方法 | |
| US9881901B2 (en) | Stacked package device and method for fabricating the same | |
| WO2013037186A1 (en) | Islandless pre-encapsulated plating-then-etching lead frame structures and manufacturing method | |
| JP2012235083A (ja) | パッケージ構造およびその製造方法 | |
| JP5278037B2 (ja) | 樹脂封止型半導体装置 | |
| WO2013037184A1 (en) | Islandless pre-encapsulated etching-then-plating lead frame structures and manufacturing method | |
| US9209115B2 (en) | Quad flat no-lead (QFN) packaging structure and method for manufacturing the same | |
| TWI378515B (en) | Method of fabricating quad flat non-leaded package | |
| JP2016167577A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| US9847316B2 (en) | Production of optoelectronic components | |
| JP2015503233A (ja) | バレルめっきクワッド・フラット・ノーリード（ｑｆｎ）パッケージ構造及びその製造方法 | |
| US9196576B2 (en) | Semiconductor package with stress relief and heat spreader | |
| WO2013037188A1 (en) | Pre-encapsulated islandless lead frame structures and manufacturing method | |
| JP2014116382A (ja) | 半導体装置及びその製造方法 | |
| JP5910950B2 (ja) | 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法 | |
| WO2013037187A1 (en) | A pre-encapsulated lead frame structure with island and manufacturing method | |
| JP5622128B2 (ja) | 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法 | |
| JP4002235B2 (ja) | 樹脂封止型半導体装置 | |
| KR101631558B1 (ko) | 라우터블 ｑｆｎ 패키지 및 그 제조 방법 | |
| US8980690B1 (en) | Lead frame based semiconductor device with routing substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150518 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150812 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150913 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151214 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160510 |