JP2015503233A - バレルめっきクワッド・フラット・ノーリード（ｑｆｎ）パッケージ構造及びその製造方法 - Google Patents
バレルめっきクワッド・フラット・ノーリード（ｑｆｎ）パッケージ構造及びその製造方法 Download PDFInfo
- Publication number
- JP2015503233A JP2015503233A JP2014543744A JP2014543744A JP2015503233A JP 2015503233 A JP2015503233 A JP 2015503233A JP 2014543744 A JP2014543744 A JP 2014543744A JP 2014543744 A JP2014543744 A JP 2014543744A JP 2015503233 A JP2015503233 A JP 2015503233A
- Authority
- JP
- Japan
- Prior art keywords
- package structure
- plated
- barrel
- qfn package
- qfn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007747 plating Methods 0.000 title claims abstract description 118
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 162
- 239000002184 metal Substances 0.000 claims abstract description 162
- 239000000758 substrate Substances 0.000 claims abstract description 88
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 52
- 238000005530 etching Methods 0.000 claims abstract description 32
- 150000001875 compounds Chemical class 0.000 claims abstract description 15
- 238000000465 moulding Methods 0.000 claims abstract description 14
- 239000003566 sealing material Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 137
- 239000000463 material Substances 0.000 claims description 50
- 239000000853 adhesive Substances 0.000 claims description 48
- 230000001070 adhesive effect Effects 0.000 claims description 48
- 238000009713 electroplating Methods 0.000 claims description 9
- 238000000206 photolithography Methods 0.000 claims description 7
- 238000005520 cutting process Methods 0.000 claims description 3
- 239000000565 sealant Substances 0.000 claims description 2
- 238000007789 sealing Methods 0.000 claims description 2
- 229910001111 Fine metal Inorganic materials 0.000 claims 1
- 238000004806 packaging method and process Methods 0.000 description 44
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 16
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 8
- 229910052759 nickel Inorganic materials 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 239000008393 encapsulating agent Substances 0.000 description 5
- 238000012858 packaging process Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000000945 filler Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 230000000740 bleeding effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 239000000383 hazardous chemical Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 239000007779 soft material Substances 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4828—Etching
- H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49589—Capacitor integral with or on the leadframe
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】 バレルめっきクワッド・フラット・ノーリード(QFN)パッケージ構造及びその製造方法【解決手段】 バレルめっきクワッド・フラット・ノーリード(QFN)パッケージ構造及びその製造方法方法は次を含む：複数のQFNコンポーネントのため金属基板を提供すること；金属基板の上面に第一フォトレジスト膜を形成すること；第一フォトレジスト膜にめっきグパターンを形成すること；複数のインナーリードを含む第一の金属層を形成すること（4）；複数のI/Oパッドを形成するために基板の裏面から基板をエッチングすること（2)；エッチングされた領域内にシール材（lO）を充填すること；基板の上面上所定領域に少なくとも一つのダイ（5）を取り付けること； 金属ワイヤ（6）を用いてダイとインナーリードを接続すること；ダイ、インナーリード、成形化合物と金属ワイヤを封止すること；QFN構成要素を個々に分離すること；そしてI/Oパッドの裏面に第二の金属層（9）を形成すること。
Description
関連出願の相互参照
本出願は、中国特許出願201110387783.X号の半導体パッケージング技術に出願された優先権を主張し、参照することによりその全体が本明細書に組み込まれる。
本出願は、中国特許出願201110387783.X号の半導体パッケージング技術に出願された優先権を主張し、参照することによりその全体が本明細書に組み込まれる。
本発明は、一般に、半導体組み立ておよびパッケージングに関し、そして、より具体的には、クワッド・フラット・ノーリード（QFN）パッケージング技術に関する。
半導体パッケージング工程において使用される従来リードフレーム構造は主に2つの種類がある。第一のタイプの場合、図77に示すように、金属基板上に化学エッチング及び電気メッキ（またはメッキのみ）を行った後、高温耐熱性フィルムの層は、金属基板の裏面に貼付され、パッケージング工程に使用されるリードフレームキャリアを形成する。
第二のタイプの場合、図79に示すように、化学ハーフエッチングは先ず、金属基板の裏面に行われ、および化学的にハーフエッチングされた領域は、封止材料で封止される。また、インナーリードの化学ハーフエッチングは、金属基板の表面上で実施し、リードフレームを完了するように、リードフレームのインナーリードの表面にめっきが続く。
しかし、リードフレームのこれらの二つのタイプは、パッケージングプロセスにおいていくつかの欠点を有している。例えば、第一のタイプでは、以下の問題が含まれる：
1) 高価な高温フィルムが金属基板の裏面に貼付されなければならないので、製造コストは直接的に増加する；
2) 包装工程のダイ取付プロセスにおいて、高温耐熱性フィルムが金属基板の裏面に貼付されなければならないこともあるため、ダイ取付工程に使用できるのはエポキシのみに限り、共晶プロセスまたは軟質はんだ技術などの特定の技術を使用することができずため、大幅に利用可能な製品の選択は制限される；
3) 包装工程のワイヤボンディングプロセスにおいて、高温耐熱性フィルムが金属基板の裏面に貼付されなければならないこともあるため、高温耐性フィルムが軟質材料の一種であり、ワイヤボンディングパラメータは、不安定になることがあり、ワイヤボンディングの品質、製品の信頼性と安定性に深刻な影響を与える；及び
4) 成形プロセスにおいて、高温耐熱性フィルムが金属基板の裏面に貼付されなければならないこともあるため、成形時の成形圧力は、リードフレーム及び高温耐熱性フィルムとの間に特定のモールドブリーディングを引き起こす恐れがあり、図78に示すように、導電性の金属リードを絶縁リードに変更することがある（図の左側にある特定の金属リードは、材料ブリーディングで絶縁されている）。
1) 高価な高温フィルムが金属基板の裏面に貼付されなければならないので、製造コストは直接的に増加する；
2) 包装工程のダイ取付プロセスにおいて、高温耐熱性フィルムが金属基板の裏面に貼付されなければならないこともあるため、ダイ取付工程に使用できるのはエポキシのみに限り、共晶プロセスまたは軟質はんだ技術などの特定の技術を使用することができずため、大幅に利用可能な製品の選択は制限される；
3) 包装工程のワイヤボンディングプロセスにおいて、高温耐熱性フィルムが金属基板の裏面に貼付されなければならないこともあるため、高温耐性フィルムが軟質材料の一種であり、ワイヤボンディングパラメータは、不安定になることがあり、ワイヤボンディングの品質、製品の信頼性と安定性に深刻な影響を与える；及び
4) 成形プロセスにおいて、高温耐熱性フィルムが金属基板の裏面に貼付されなければならないこともあるため、成形時の成形圧力は、リードフレーム及び高温耐熱性フィルムとの間に特定のモールドブリーディングを引き起こす恐れがあり、図78に示すように、導電性の金属リードを絶縁リードに変更することがある（図の左側にある特定の金属リードは、材料ブリーディングで絶縁されている）。
第二のタイプ従来のリードフレーム構造では、以下の問題が含まれる：
1) リードフレームのエッチング工程が二回実施されたため、製造コストが増える可能性がある；
2) リードフレームの組成が金属材料および化合物であるため、高温および低温環境下で動作する場合、リードフレームは、異なる材料の異なる膨張および収縮応力によりワーピングされることがある；
3) リードフレームの反りは、ダイ取付プロセスの精度に影響を与える恐れがあり、またダイ取付工程にワーピングリードフレームのスムーズ転送に与える影響のため、製造歩留まりに影響を与える可能性がある；
4) リードフレームの反りは、ワイヤボンディングの位置合わせ精度にも影響を与える恐れがあり、またワイヤボンディング工程にワーピングリードフレームのスムーズ転送に与える影響のため、製造歩留まりに影響を与える可能性がある；及び
5) インナーリードがエッチング技術を用いてリードフレームの上面に形成されるため、インナーリードの幅は
よりも大きく、二つの隣接するインナーリード間の距離も
より大きくなるようにする必要がある。これにより、インナーリードの高密度化を達成することは困難であり得る。
1) リードフレームのエッチング工程が二回実施されたため、製造コストが増える可能性がある；
2) リードフレームの組成が金属材料および化合物であるため、高温および低温環境下で動作する場合、リードフレームは、異なる材料の異なる膨張および収縮応力によりワーピングされることがある；
3) リードフレームの反りは、ダイ取付プロセスの精度に影響を与える恐れがあり、またダイ取付工程にワーピングリードフレームのスムーズ転送に与える影響のため、製造歩留まりに影響を与える可能性がある；
4) リードフレームの反りは、ワイヤボンディングの位置合わせ精度にも影響を与える恐れがあり、またワイヤボンディング工程にワーピングリードフレームのスムーズ転送に与える影響のため、製造歩留まりに影響を与える可能性がある；及び
5) インナーリードがエッチング技術を用いてリードフレームの上面に形成されるため、インナーリードの幅は
開示された方法及びシステムは、一つ以上の上記の問題および他の問題を解決するためになされている。
本開示の一態様はバレルめっきクワッド・フラット・ノーリード（QFN）パッケージ構造の製造方法である。この方法は、QFNコンポーネント複数に金属基板を設え、金属基板の上面に第一のフォトレジスト膜を形成し、フォトリソグラフィを用いて第一のフォトレジスト膜のめっきパターンを形成することを含む。この方法はまた、複数のインナーリードのリードピッチが大幅に低減されるように、第一のフォトレジスト膜にめっきパターンをマスクとして用いる多層の電気めっき処理により各QFNコンポーネント複数の複数のインナーリードを含む第一の金属層を形成することを含む。さらに、この方法は、各QFNコンポーネント複数に対して金属基板の表面上の所定の領域に少なくとも一つのダイを装着し、ワイヤボンディング法により金属ワイヤを用いて複数のインナーリードとダイとを接続することを含む。この方法はまた各QFNコンポーネント複数にダイ、成形コンパウンドで複数のインナーリードと金属ワイヤを封止、複数のインナーリードに対応した複数のI/Oパッドを形成するため金属基板の裏面から金属基板をエッチングすることも含む。さらに、この方法は、金属基板の裏面にエッチングされた領域内に封止材を充填すること、パッケージ切断工程によってQFNコンポーネントの複数を個々のQFNコンポーネントに分離すること、そしてバレルめっき処理により、個々のQFNコンポーネントに対しI/Oパッドの裏面上に第二金属層を形成することを含む。
バレルめっきクワッド・フラット・ノーリード（QFN）パッケージ構造は本開示の別の一態様である。バレルめっきQFNパッケージ構造は、金属基板、金属基板の上面に結合された第一のダイ、金属基板上に基づいて形成された複数のI/Oパッドを含む。バレルめっきQFNパッケージ構造はまた、I/Oパッドに対応する複数のインナーリードを含み、複数のダイの近傍に延びる第一の金属層を含む。第一金属層は、複数のインナーリードのリードピッチが大幅に低減されるように、多層の電気めっき処理によって金属基板上に形成される。さらに、バレルめっきQFNパッケージ構造は、ダイと複数のインナーリードを接続する金属ワイヤとバレルめっきプロセスにより複数のI/Oパッドの裏面に取り付けられた第二の金属層を含む。また、バレルめっきQFNパッケージ構造は、I/Oパッドの周辺部内および金属基板の裏面にI/Oパッドのリード間の領域に充填した封止材を含む。ダイ、複数のインナーリードおよび金属ワイヤは、成形化合物で封止されている。
本開示の他の態様は、本発明の説明書、特許請求の範囲、及び図面を考慮して解釈することができる。
参照は、今、添付の図面に示されているように本発明の例示的な実施形態を詳細に説明する。可能な限り、同じ参照番号は、同一又は同様の部品を指すために図面全体を通して使用される。
図16(A)と図16(B)は、開示された実施形態と一致する例示的なバレルめっきクワッド・フラット・ノーリード（QFN）パッケージ 構造を説明する図である。図16（A）は図16（B）の断面図である。
図16（A）及び図16（B）に示すように、バレルめっきQFNパッケージ構造は、複数のインプット/アウトプット（I/O）パッド2、複数のインナーリード4、ダイ5、金属ワイヤ6、EMC化合物などの封止材7を含む。特定の構成要素が省略され、そして他の成分も含まれることもある。
ダイ5は、組み立て又は包装される任意の既製の半導体チップを含むことができる。I/Oパッド2は、ダイ5の近くにのびるためのトレースまたは複数の金属パッドを含み、そしてインナーリード4を介してダイ5又はバレルめっきQFNパッケージ構造内の任意の他の構成要素に、外部接続を提供することができる。 I/Oパッド2は長方形などの任意の適切な形状である。I/Oパッド2の複数のパッドは、アレイ構成または任意の他の適切な構成内に配置される。例えば、図16（B）に示すように、特定の実施形態において、I/Oパッド2は単一のリング構成に配置されている。
ダイ5は、エポキシ、軟質はんだ、または他の導電性または非導電性材料などの導電性または非導電性接着材8を介して他の平面の支持構造または基板の上面に実装される。また、I/Oパッド2の上面から、マルチめっきなどの電気めっき（または単にメッキ）プロセスはインナーリード4を形成するために使用される。具体的には、複数の層は隣接インナーリード（すなわち、インナーリードピッチ）との間の距離を実質的に低減させるようにめっきにより形成される。インナーリード4の上面とダイ5の上面は金属ワイヤ6で接続する。また、インナーリード4は、ダイ5をインナーリード4に接続する金属タイヤ6の長さも大幅に低減させるようにリードトレースを介してダイ5に著しく近接して形成される。
すべてのインナーリード4は、第一の金属層と呼ぶことができる。すなわち、第一の金属層は、インナーリード4のすべてのリードを含み、またはインナーリード4は、第一金属層の一部として形成されている。インナーリード4、ダイ5と金属ワイヤ6は、EMC化合物などの封止材7により覆われている。また、基板の裏面側には、シール材10はI/Oパッド2の周辺領域内と各隣接I/Oパッド2の間の領域に充填される。I/Oパッド2の裏面は封止材10から露出され、第二金属層9はI/Oパッド2の裏面に形成される。封止材10は、ノーフィラー化合物または小フィラー化合物などのシーラントの任意の適切なタイプを含む
上述のパッケージ構造の製造方法の詳細は、以下の図面1-15で説明する。プロセスは、複数の成分（パッケージIC）を作製するために使用される。図1に示すように、金属基板11は初めに、リードフレーム製造および包装工程のために設けられる。金属基板11は、複数の構成要素を製造するために使用され、そして複数の構成要素は、構成要素の配列など所定の構成に配置される。製造工程は複数の構成要素に適用することができ、すなわち、複数の構成要素を同じ工程に作ることができる。しかしながら、開示された実施形態によれば、特定のプロセスは、区別せずに複数の構成要素の代わりに個々の構成要素を適用することができる。
金属基板11は、所望の厚さを有し、ダイ5の特定の種類に応じて種々の金属材料から作製される。例えば、金属基板11は、銅、アルミニウム、鉄、銅合金、ステンレス鋼、またはニッケル鉄合金などのひとつから作られることができる。材料の他のタイプを使用することもできる。
また、図2に示すように、フォトレジスト膜12の層とフォトレジスト膜13の層はそれぞれ、金属基板11の上面と裏面上に形成（貼り付けまたはコーティング）される。フォトレジスト膜12および/またはフォトレジスト膜13は、様々な方法を用いて形成することができる。例えば、フォトレジスト膜12および/またはフォトレジスト膜13は表面にコーティングされ、または表面に貼り付けることができる。フォトレジスト膜11及び12は、その後のめっき工程で金属基板11を保護するために使用することができ、フォトレジスト膜11または12はドライフォトレジスト膜又はウェットフォトレジスト膜を含む。フォトレジスト膜の他のタイプを使用することもできる。
さらに、図3に示すように、金属基板11の上面にフォトレジスト膜12の一部はフォトリソグラフィーによりパターンを形成するために除去される。図3に示すように、フォトリソグラフィ装置は、フォトレジスト膜12内のめっきパターンを形成するために、対応マスクを用いてフォトレジスト膜12に露出、現像、エッチングを行うために使用される。めっきパターンは、第一の金属層14、すなわち第一の金属層パターンを形成するために、後続のめっきプロセスに金属基板11の所定領域を露出する。
めっきパターン又は第一金属層パターンを形成した後、 図4に示すように、多層めっきプロセスは、フォトレジスト膜12内のめっきパターンによって露出された金属基板11の領域における第一の金属層14を形成するため行われる。換言すれば、多層めっきプロセスはインナーリード4（第一の金属層14）を形成するためフォトレジスト膜12にパターンをマスクとして用いて金属基板11の上面に行われる。インナーリード4は、後続の工程で形成されるI/Oパッド2に対応して形成され、または対応形状（例えば長方形）および構成（例えばシングルリング構成）に配置される。他の形状および構成を使用することもできる。
インナーリード4がめっきプロセスにより形成されるので、インナーリード4のリードピッチとインナーリード4とダイ5との間の距離は実質的に低減することができる。例えば、インナーリード4は、金属基板11の上面上に細線めっき法により形成される。インナーリード4の幅は約25μmであり、インナーリード4のリードピッチも約25μmである。約100μmの従来のリードフレーム内のリードピッチを比較すると、インナーリード4とインナーリード4のリードピッチの幅は大幅に削減され、そのためインナーリード4の高密度を達成することができる。また、インナーリード4はリードトレースを介してダイ5の近傍まで延びることができる。めっきプロセスを用いて、ダイとインナーリード4との間の距離も大幅に低減することができ、パッケージサイズを実質的に小さくするようにインナーリード4が実質的にダイ5に近くに拡張できる。
第一の金属層14（例えばインナーリード4）は金属材料および/または金属層の構造の任意の適切な層数を含む。例えば、第一の金属層14は、底部から上部までそれぞれ、ニッケル、銅、ニッケル、パラジウム、金、五層を含み、またはニッケル、銅、銀の三層を含むことができる。他の材料、層構造および/または層の数を使用することもできる。
第一の金属層14の異なる金属層は、異なる機能を提供することができる。例えば、五層構造（ニッケル、銅、ニッケル、パラジウム、金）では、ニッケルの下層は、耐浸食性及びバリア層として使用することがで、銅、ニッケルとパラジウムの中間層は、第一の金属層14の厚さを増加させるために使用され、そして金の上層は、ワイヤボンディングのために使用することができる。他の機能も提供され、他の金属の層構造を使用することができる。
さらに、図5に示すように、残りの上面フォトレジスト膜12は除去され、インナーリード4は、金属基板11上に形成されている。裏面フォトレジスト膜13も除去される。
フォトレジスト膜を除去した後、ダイ5は、図6に示すように、ダイ取付工程で、導電性または非導電性接着材料8を用いて金属基板11の所定のダイ領域上に取り付けることができる。金属基板11の所定のダイ領域は、ダイ5を取り付けるための領域に対応することができる。より具体的には、ダイ5はインナーリード4の間またはインナーリード4に囲まれた領域に搭載されまたは取り付けられる。複数のダイは金属基板11上に作られるべきの複数の構成要素に対応する金属基板11の上面に取り付けられる。
図7に示すように、ダイ5の上面とインナーリード4の上面は、ワイヤボンディング工程における金属ワイヤ6に接続されている。図8に示すように、インナーリード4、ダイ5と金属ワイヤ6は、封止材料7を用いてカプセル化されている。例えば、成形装置は、成形化合物によってダイ取り付け及びワイヤボンディングが完成した金属基板11を封止または封入するために使用される。成形後硬化は、成形化合物または他のカプセル化材料が次の製造プロセスの前に硬化させるように行われる。
図9に示すように、封止プロセス（例えば成形と成形後硬化）の後、フォトレジスト膜13の一つの層は、金属基板11の上面に形成され、フォトレジスト膜13の他の層は、金属基板11の裏面に形成される。フォトレジスト膜は、その後のエッチング工程で金属基板11を保護するために使用することができ、フォトレジスト膜はドライフォトレジスト膜又はウェットフォトレジスト膜を含む。フォトレジスト膜の他のタイプを使用することもできる。
さらに、金属基板11の裏面にフォトレジスト膜13の一部はフォトリソグラフィーを用いてパターンを形成するために除去される。図10に示すように、フォトリソグラフィ装置は、フォトレジスト膜13内のエッチングパターンを形成するために、マスクを用いて金属基板11の裏面上にフォトレジスト膜13に露出、現像、エッチングを行うために使用される。エッチングパターンは、I/Oパッド2、すなわちI/Oパッドパターンを形成するために、後続のエッチングプロセスに金属基板11の裏面に所定領域を露出する。
エッチングパターンをフォトレジスト膜13に形成した後、 図11に示すように、エッチングプロセスは、フォトレジスト膜13内のエッチングパターンによって露出された金属基板11の領域における行われる。換言すれば、エッチングプロセスは、フォトレジスト膜13にエッチングパターンをマスクとして用いて金属基板11上で行われる。エッチングプロセスは、フールエッチングとハーフエッチングを含む。エッチングされた領域は、金属基板11の裏面に形成され、I/Oパッド2は、エッチングプロセス後に形成される。
また、図12に示すように、エッチングプロセス後、金属基板11の裏面にエッチングされた領域を露出させるため、金属基板11の裏面上に残ったフォトレジスト膜13を除去し、I/Oパッド2の周辺領域およびI/Oパッド2の各リード間の領域も含まれる。金属基板11の上面にフォトレジスト膜13も除去される。
その後、図13に示すように、金属基板11の裏面のエッチングされた領域は、充填装置を用いて、封止材10で充填されている。成形後の硬化は、封止材10の上で実行される。封止材10は、フノーフィラー化合物または小フィラー化合物など、任意の適切な封止材を含み、一定の高さに充填することができる。これにより、I/Oパッド2は、成形化合物7および封止材10の両方でサポートされる。
その後、図14に示すように、金属基板11上に形成されたカプセル化された複数の構成要素は、パッケージソーイング工程で個々に切断される。すなわち、第二の金属層9を形成する前に、複数の未完成構成要素はパッケージソーイング工程で個々の構成要素に切断される。他の切断方法を使用することもできる。
さらに、図15に示すように、バレルめっき処理は、I/Oパッド2の裏面に第二の金属層9を形成するため個々のコンポーネントに適用されている。バレルめっき処理の後、パッケージICや個々のバレルめっきQFNパッケージング構造は完成する。第二金属層9は、金、ニッケル、銅、パラジウム、銀または錫など様々な材料から作られる。
したがって、シングルリードリングとバレルめっきQFNパッケージ構造を形成することができる。第二の金属層は、バレルめっきプロセスにおいて個々の構成要素の上に形成され、全体金属基板のリードフレーム上に形成されないので、幅及び/又はI/Oパッド2のリードピッチも大幅に低減することができる。例えば、I/Oパッド2は、パッドの幅が約25μmであり、I/Oパッド2のリードピッチが約25μmである。
さらに、バレルめっきQFNパッケージ構造は、様々な異なる構造および構成を含む。例えば、図17（A）及び図17（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図17（A）は図17（B）の断面図である。
図17（A）及び図17（B）に示すように、図17（A）及び図17（B）中のバレルめっきQFNパッケージ構造は、図16（A）及び図16（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図17（A）中のバレルめっきQFNパッケージ構造は、金型5を取り付けるため、またはインナーリード4のリング内の所定の領域に形成されたダイパッド3を含む。インナーダイパッド3も、インナーリード4を形成するため、多層めっきプロセスによって形成される。従って、インナーダイパッド3も、第一の金属層14に含まれる。さらに、ダイ5は、導電性又は非導電性接着材8を介してインナーダイパッド3の上面に取り付けられる。したがって、インナーダイパッドとシングルリードリングとバレルめっきQFNパッケージ構造を形成することができる。
図18（A）及び図18（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図18（A）は図18（B）の断面図である。
図18（A）及び図18（B）に示すように、図18（A）及び図18（B）中のバレルめっきQFNパッケージ構造は、図16（A）及び図16（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図18（A）のバレルめっきQFNパッケージ構造は、導電性または非導電性接着材料8を用いてインナーリード4との間に結合された1つまたは複数の受動素子15を備えている。受動素子15は、ダイ5が取り付けられる前に、またはダイアタッチプロセス中に、インナーリード4の間に結合される。したがって、受動素子で結合されたシングルリードリングとバレルめっきQFNパッケージ構造を形成することができる。
図19（A）及び図19（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図19（A）は図19（B）の断面図である。
図19（A）及び図19（B）に示すように、図19（A）及び図19（B）中のバレルめっきQFNパッケージ構造は、図18（A）及び図18（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図19（A）中のバレルめっきQFNパッケージ構造は、金型5を取り付けるため、またはインナーリード4のリング内の所定の領域に形成されたダイパッド3を含む。インナーダイパッド3も、インナーリード4を形成するため、多層めっきプロセスによって形成される。従って、インナーダイパッド3も、第一の金属層14に含まれる。さらに、ダイ5は、導電性又は非導電性接着材8を介してインナーダイパッド3の上面に取り付けられる。したがって、受動素子で結合されたシングルリードリングとインナーダイパッドとバレルめっきQFNパッケージ構造を形成することができる。
図20（A）及び図20（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図20（A）は図20（B）の断面図である。
図20（A）及び図20（B）に示すように、図20（A）及び図20（B）中のバレルめっきQFNパッケージ構造は、図16（A）及び図16（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図20（A）及び図20（B）中のバレルめっきQFNパッケージ構造はまた、アウター静電放電リング16を含み、インナー静電放電リング17は、I/Oパッドリング内にアウター静電放電リング16の上面に形成される。すなわち、インナー静電放電リング17も、第一の金属層14を形成するため、多層めっきプロセスによって形成される。より具体的には、インナー静電放電リング17は、長方形または正方形などの任意の適切な形状で、ダイ5とインナーリード4との間に配置される。また、ダイ5の上面は、ダイ5がインナー及びアウターの静電放電リング15及び16によって静電から保護するため、金属ワイヤー6によってインナー静電放電リング17の上面に接続される。アウター静電放電リング16とインナー静電放電リング17の両方は、矩形リング等任意の適切な形状である。従って、インナーダイパッド、シングルリードリングおよび静電放電リングを有するバレルめっきQFNパッケージ構造は形成することができる。
図21（A）及び図21（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図21（A）は図21（B）の断面図である。
図21（A）及び図21（B）に示すように、図21（A）及び図21（B）中のバレルめっきQFNパッケージ構造は、図20（A）及び図20（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図21（A）中のバレルめっきQFNパッケージ構造は、金型5を取り付けるため、またはインナーリード4のリング内の所定の領域に形成されたダイパッド3を含む。インナーダイパッド3も、インナーリード4を形成するため、多層めっきプロセスによって形成される。従って、インナーダイパッド3も、第一の金属層14に含まれる。さらに、ダイ5は、導電性又は非導電性接着材8を介してインナーダイパッド3の上面に取り付けられる。したがって、バレルめっきQFNパッケージ構造インナーダイパッド、シングルリードリングと静電放電リングと形成することができる。
図22（A）及び図22（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図22（A）は図22（B）の断面図である。
図22（A）及び図22（B）に示すように、図22（A）及び図22（B）中のバレルめっきQFNパッケージ構造は、図20（A）及び図20（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図22（A）のバレルめっきQFNパッケージ構造は、導電性または非導電性接着材料8を用いてインナーリード4との間に結合された1つまたは複数の受動素子15を備えている。したがって、静電放電リング、受動素子で結合されたシングルリードリングとバレルめっきQFNパッケージ構造を形成することができる。
図23（A）及び図23（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図23（A）は図23（B）の断面図である。
図23（A）及び図23（B）に示すように、図23（A）及び図23（B）中のバレルめっきQFNパッケージ構造は、図22（A）及び図22（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図23（A）中のバレルめっきQFNパッケージ構造は、金型5を取り付けるため、またはインナーリード4のリング内の所定の領域に形成されたインナーダイパッド3を含む。インナーダイパッド3も、インナーリード4を形成するため、多層めっきプロセスによって形成される。従って、インナーダイパッド3も、第一の金属層14に含まれる。さらに、ダイ5は、導電性又は非導電性接着材8を介してインナーダイパッド3の上面に取り付けられる。したがって、インナーダイパッド、静電放電リング、受動素子で結合されたシングルリードリングとバレルめっきQFNパッケージ構造を形成することができる。
図24（A）及び図24（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図24（A）は図24（B）の断面図である。
図24（A）及び図24（B）に示すように、図24（A）及び図24（B）中のバレルめっきQFNパッケージ構造は、図16（A）及び図16（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図24（A）および27（B）中のバレルめっきのQFNパッケージング構造は、I/Oパッド2の複数のリングを含む。換言すれば、I/Oパッド2は複数のリング構成に配置され、複数のリング内のリードは、リードとリードトレースが密接に金型5を載置されるように千鳥又はジグザグ形で配置される。さらに、インナーリード4の複数リングはI/Oパッド2の上面に形成される。すなわち、インナーリード4の複数リングも、第一の金属層14を形成するため、多層めっきプロセスによって形成される。インナーリード4の複数のリングが多層めっきプロセスにより形成されるので、同じリングからのインナーリードのリードピッチと異なるリングからのインナーリードのリードピッチは大幅に低減することができる。したがって、マルチリードリングとバレルめっきQFNパッケージ構造を形成することができる。
図25（A）及び図25（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図25（A）は図25（B）の断面図である。
図25（A）及び図25（B）に示すように、図25（A）及び図25（B）中のバレルめっきQFNパッケージ構造は、図24（A）及び図24（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図25（A）と図28（B）中のバレルめっきQFNパッケージ構造は、金型5を取り付けるため、またはインナーリード4のリング内の所定の領域に形成されたインナーダイパッド3を含む。インナーダイパッド3も、インナーリード4を形成するため、多層めっきプロセスによって形成される。従って、インナーダイパッド3も、第一の金属層14に含まれる。さらに、ダイ5は、導電性又は非導電性接着材8を介してインナーダイパッド3の上面に取り付けられる。したがって、インナーダイパッドとマルチリードリングとバレルめっきQFNパッケージ構造を形成することができる。
図26（A）及び図26（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図26（A）は図26（B）の断面図である。
図26（A）及び図26（B）に示すように、図26（A）及び図26（B）中のバレルめっきQFNパッケージ構造は、図24（A）及び図24（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図26（A）と図29（B）のバレルめっきQFNパッケージ構造は、導電性または非導電性接着材料8を用いてインナーリード4との間に結合された1つまたは複数の受動素子15を備えている。したがって、受動素子で結合されたマルチリードリングとバレルめっきQFNパッケージ構造を形成することができる。
図27（A）及び図27（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図27（A）は図27（B）の断面図である。
図27（A）及び図27（B）に示すように、図27（A）及び図27（B）中のバレルめっきQFNパッケージ構造は、図26（A）及び図26（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図27（A）と図30（B）中のバレルめっきQFNパッケージ構造は、金型5を取り付けるため、またはインナーリード4のリング内の所定の領域に形成されたダイパッド3を含む。インナーダイパッド3も、インナーリード4を形成するため、多層めっきプロセスによって形成される。従って、インナーダイパッド3も、第一の金属層14に含まれる。さらに、ダイ5は、導電性又は非導電性接着材8を介してインナーダイパッド3の上面に取り付けられる。したがって、受動素子で結合されたマルチリードリングとインナーダイパッドとバレルめっきQFNパッケージ構造を形成することができる。
図28（A）及び図28（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図28（A）は図28（B）の断面図である。
図28（A）及び図28（B）に示すように、図28（A）及び図28（B）中のバレルめっきQFNパッケージ構造は、図24（A）及び図24（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図28（A）及び31（B）中のバレルめっきQFNパッケージ構造はまた、アウター静電放電リング16を含み、インナー静電放電リング17は、I/Oパッドリング内にアウター静電放電リング16の上面に形成される。すなわち、インナー静電放電リング17も、第一の金属層14を形成するため、多層めっきプロセスによって形成される。より具体的には、インナー静電放電リング17は、ダイ5とインナーリード4との間に配置される。また、ダイ5の上面は、ダイ5がインナー及びアウターの静電放電リング16及び17によって静電から保護するため、金属ワイヤー6によってインナー静電放電リング17の上面に接続される。第二金属層9もアウター静電放電リング16の裏面に形成される。したがって、静電放電リングとマルチリードリングとバレルめっきQFNパッケージ構造を形成することができる。
図29（A）及び図29（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図29（A）は図29（B）の断面図である。
図29（A）及び図29（B）に示すように、図29（A）及び図29（B）中のバレルめっきQFNパッケージ構造は、図28（A）及び図28（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図29（A）と図32（B）中のバレルめっきQFNパッケージ構造は、金型5を取り付けるため、またはインナーリード4のリング内の所定の領域に形成されたダイパッド3を含む。インナーダイパッド3も、インナーリード4を形成するため、多層めっきプロセスによって形成される。従って、インナーダイパッド3も、第一の金属層14に含まれる。さらに、ダイ5は、導電性又は非導電性接着材8を介してインナーダイパッド3の上面に取り付けられる。したがって、バレルめっきQFNパッケージ構造インナーダイパッド、マルチリードリングと静電放電リングと形成することができる。
図30（A）及び図30（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図30（A）は図30（B）の断面図である。
図30（A）及び図30（B）に示すように、図30（A）及び図30（B）中のバレルめっきQFNパッケージ構造は、図28（A）及び図28（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図30（A）と図33（B）のバレルめっきQFNパッケージ構造は、導電性または非導電性接着材料8を用いてインナーリード4との間に結合された1つまたは複数の受動素子15を備えている。したがって、静電放電リング、受動素子で結合されたマルチリードリングとバレルめっきQFNパッケージ構造を形成することができる。
図31（A）及び図31（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図31（A）は図31（B）の断面図である。
図31（A）及び図31（B）に示すように、図31（A）及び図31（B）中のバレルめっきQFNパッケージ構造は、図30（A）及び図30（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図31（A）と図34（B）中のバレルめっきQFNパッケージ構造は、金型5を取り付けるため、またはインナーリード4のリング内の所定の領域に形成されたインナーダイパッド3を含む。インナーダイパッド3も、インナーリード4を形成するため、多層めっきプロセスによって形成される。従って、インナーダイパッド3も、第一の金属層14に含まれる。さらに、ダイ5は、導電性又は非導電性接着材8を介してインナーダイパッド3の上面に取り付けられる。したがって、インナーダイパッド、静電放電リング、受動素子で結合されたマルチリードリングとバレルめっきQFNパッケージ構造を形成することができる。
図32（A）及び図32（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図32（A）は図32（B）の断面図である。
図32（A）及び図32（B）に示すように、図32（A）及び図32（B）中のバレルめっきQFNパッケージ構造は、図16（A）及び図16（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図32（A）および35（B）中のバレルめっきのQFNパッケージング構造は、ダイ5の複数を含む。ダイ5の複数の各々は、導電性または非導電性接着材8によって基板または他の平面的な支持構造上又は環又はリングやインナーリード4のリングの中の所定の領域に取り付けられる。例えば、第二のダイ5は、第一のダイ5に対して横並び構成で配置され、ダイ5の両方はリングやインナーリード4のリング内に配置される。さらに、各々のダイ5の上面は、金属ワイヤ6で接続される。したがって、マルチダイとシングルリードリングとバレルめっきQFNパッケージ構造を形成することができる。
図33（A）及び図33（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図33（A）は図33（B）の断面図である。
図33（A）及び図33（B）に示すように、図33（A）及び図33（B）中のバレルめっきQFNパッケージ構造は、図32（A）及び図32（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図33（A）と図36（B）中のバレルめっきQFNパッケージ構造は、金型5を取り付けるため、またはインナーリード4のリング内の所定の領域に形成されたインナーダイパッド3の複数を含む。インナーダイパッド3の複数も、インナーリード4を形成するため、多層めっきプロセスによって形成される。従って、インナーダイパッド3の複数も、第一の金属層14に含まれる。さらに、ダイ5の複数は、導電性又は非導電性接着材8を介して対応複数のインナーダイパッド3の上面に取り付けられる。したがって、複数ダイ、複数インナーダイパッドとシングルリードリングとバレルめっきQFNパッケージ構造を形成することができる。
図34（A）及び図34（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図34（A）は図34（B）の断面図である。
図34（A）及び図34（B）に示すように、図34（A）及び図34（B）中のバレルめっきQFNパッケージ構造は、図18（A）及び図18（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図34（A）および37（B）中のバレルめっきのQFNパッケージング構造は、ダイ5の複数を含む。ダイ5の複数の各々は、導電性または非導電性接着材8によって基板または他の平面的な支持構造上又は環又はリングやインナーリード4のリングの中の所定の領域に取り付けられる。例えば、第二のダイ5は、第一のダイ5に対して横並び構成で配置され、ダイ5の両方はリングやインナーリード4のリング内に配置される。さらに、各々のダイ5の上面は、金属ワイヤ6で接続される。他の構成を使用することもできる。したがって、受動素子で結合されたマルチリードリングとインナーダイパッドとバレルめっきQFNパッケージ構造を形成することができる。
図35（A）及び図35（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図35（A）は図35（B）の断面図である。
図35（A）及び図35（B）に示すように、図35（A）及び図35（B）中のバレルめっきQFNパッケージ構造は、図34（A）及び図34（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図35（A）と図38（B）中のバレルめっきQFNパッケージ構造は、金型5を取り付けるため、またはインナーリード4のリング内の所定の領域に形成されたインナーダイパッド3の複数を含む。インナーダイパッド3の複数も、インナーリード4を形成するため、多層めっきプロセスによって形成される。従って、インナーダイパッド3の複数も、第一の金属層14に含まれる。さらに、ダイ5の複数は、導電性又は非導電性接着材8を介して対応複数のインナーダイパッド3の上面に取り付けられる。したがって、受動素子で結合されたシングルリードリングと複数ダイ、複数インナーダイパッドとバレルめっきQFNパッケージ構造を形成することができる。
図36（A）及び図36（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図36（A）は図36（B）の断面図である。
図36（A）及び図36（B）に示すように、図36（A）及び図36（B）中のバレルめっきQFNパッケージ構造は、図20（A）及び図20（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図36（A）および39（B）中のバレルめっきのQFNパッケージング構造は、ダイ5の複数を含む。ダイ5の複数の各々は、導電性または非導電性接着材8によって基板または他の平面的な支持構造上又は環又はリングやインナーリード4のリングの中の所定の領域に取り付けられる。例えば、第二のダイ5は、第一のダイ5に対して横並び構成で配置され、ダイ5の両方はリングやインナーリード4のリング内に配置される。さらに、各々のダイ5の上面は、金属ワイヤ6で接続される。他の構成を使用することもできる。したがって、バレルめっきQFNパッケージ構造インナーダイパッド、マルチリードリングと静電放電リングと形成することができる。
図37（A）及び図37（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図37（A）は図37（B）の断面図である。
図37（A）及び図37（B）に示すように、図37（A）及び図37（B）中のバレルめっきQFNパッケージ構造は、図36（A）及び図36（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図37（A）と図40（B）中のバレルめっきQFNパッケージ構造は、金型5を取り付けるため、またはインナーリード4のリング内の所定の領域に形成されたインナーダイパッド3の複数を含む。インナーダイパッド3の複数も、インナーリード4を形成するため、多層めっきプロセスによって形成される。従って、インナーダイパッド3の複数も、第一の金属層14に含まれる。さらに、ダイ5の複数は、導電性又は非導電性接着材8を介して対応複数のインナーダイパッド3の上面に取り付けられる。したがって、バレルめっきQFNパッケージ構造は複数ダイ、複数インナーダイパッド、シングルリードリングおよび静電放電リングと形成することができる。
図38（A）及び図38（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図38（A）は図38（B）の断面図である。
図38（A）及び図38（B）に示すように、図38（A）及び図38（B）中のバレルめっきQFNパッケージ構造は、図22（A）及び図22（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図38（A）および41（B）中のバレルめっきのQFNパッケージング構造は、ダイ5の複数を含む。ダイ5の複数の各々は、導電性または非導電性接着材8によって基板または他の平面的な支持構造上又は環又はリングやインナーリード4のリングの中の所定の領域に取り付けられる。例えば、第二のダイ5は、第一のダイ5に対して横並び構成で配置され、ダイ5の両方はリングやインナーリード4のリング内に配置される。さらに、各々のダイ5の上面は、金属ワイヤ6で接続される。他の構成を使用することもできる。したがって、マルチダイ、静電放電リング、受動素子で結合されたシングルリードリングとバレルめっきQFNパッケージ構造を形成することができる。
図39（A）及び図39（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図39（A）は図39（B）の断面図である。
図39（A）及び図39（B）に示すように、図39（A）及び図39（B）中のバレルめっきQFNパッケージ構造は、図38（A）及び図38（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図39（A）と図42（B）中のバレルめっきQFNパッケージ構造は、金型5を取り付けるため、またはインナーリード4のリング内の所定の領域に形成されたインナーダイパッド3の複数を含む。インナーダイパッド3の複数も、インナーリード4を形成するため、多層めっきプロセスによって形成される。従って、インナーダイパッド3の複数も、第一の金属層14に含まれる。さらに、ダイ5の複数は、導電性又は非導電性接着材8を介して対応複数のインナーダイパッド3の上面に取り付けられる。したがって、複数ダイ、複数インナーダイ、静電放電リング、受動素子で結合されたシングルリードリングとバレルめっきQFNパッケージ構造を形成することができる。
図40（A）及び図40（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図40（A）は図40（B）の断面図である。
図40（A）及び図40（B）に示すように、図40（A）及び図40（B）中のバレルめっきQFNパッケージ構造は、図32（A）及び図32（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図40（A）および43（B）中のバレルめっきのQFNパッケージング構造は、I/Oパッド2の複数のリングを含む。換言すれば、I/Oパッド2は複数リング構成に配置される。さらに、インナーリード4の複数リングはI/Oパッド2の上面に形成される。すなわち、インナーリード4の複数リングも、第一の金属層14を形成するため、多層めっきプロセスによって形成される。インナーリード4の複数のリングが多層めっきプロセスにより形成されるので、同じリングからのインナーリードのリードピッチと異なるリングからのインナーリードのリードピッチは大幅に低減することができる。したがって、マルチダイとマルチリードリングとバレルめっきQFNパッケージ構造を形成することができる。
図41（A）及び図41（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図41（A）は図41（B）の断面図である。
図41（A）及び図41（B）に示すように、図41（A）及び図41（B）中のバレルめっきQFNパッケージ構造は、図40（A）及び図40（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図41（A）と図44（B）中のバレルめっきQFNパッケージ構造は、金型5を取り付けるため、またはインナーリード4のリング内の所定の領域に形成されたインナーダイパッド3の複数を含む。インナーダイパッド3の複数も、インナーリード4を形成するため、多層めっきプロセスによって形成される。従って、インナーダイパッド3の複数も、第一の金属層14に含まれる。さらに、ダイ5の複数は、導電性又は非導電性接着材8を介して対応複数のインナーダイパッド3の上面に取り付けられる。したがって、複数ダイ、複数インナーダイパッドとマルチリードリングとバレルめっきQFNパッケージ構造を形成することができる。
図42（A）及び図42（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図42（A）は図42（B）の断面図である。
図42（A）及び図42（B）に示すように、図42（A）及び図42（B）中のバレルめっきQFNパッケージ構造は、図34（A）及び図34（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図42（A）および45（B）中のバレルめっきのQFNパッケージング構造は、I/Oパッド2の複数のリングを含む。換言すれば、I/Oパッド2は複数リング構成に配置される。さらに、インナーリード4の複数リングはI/Oパッド2の上面に形成される。すなわち、インナーリード4の複数リングも、第一の金属層14を形成するため、多層めっきプロセスによって形成される。インナーリード4の複数のリングが多層めっきプロセスにより形成されるので、同じリングからのインナーリードのリードピッチと異なるリングからのインナーリードのリードピッチは大幅に低減することができる。したがって、受動素子で結合されたマルチリードリングと複数ダイとバレルめっきQFNパッケージ構造を形成することができる。
図43（A）及び図43（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図43（A）は図43（B）の断面図である。
図43（A）及び図43（B）に示すように、図43（A）及び図43（B）中のバレルめっきQFNパッケージ構造は、図42（A）及び図42（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図43（A）と図46（B）中のバレルめっきQFNパッケージ構造は、金型5を取り付けるため、またはインナーリード4のリング内の所定の領域に形成されたインナーダイパッド3の複数を含む。インナーダイパッド3の複数も、インナーリード4を形成するため、多層めっきプロセスによって形成される。従って、インナーダイパッド3の複数も、第一の金属層14に含まれる。さらに、ダイ5の複数は、導電性又は非導電性接着材8を介して対応複数のインナーダイパッド3の上面に取り付けられる。したがって、受動素子で結合されたマルチリードリングと複数ダイ、複数インナーダイパッドとバレルめっきQFNパッケージ構造を形成することができる。
図44（A）及び図44（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図44（A）は図44（B）の断面図である。
図44（A）及び図44（B）に示すように、図44（A）及び図44（B）中のバレルめっきQFNパッケージ構造は、図36（A）及び図36（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図44（A）および47（B）中のバレルめっきのQFNパッケージング構造は、I/Oパッド2の複数のリングを含む。換言すれば、I/Oパッド2は複数リング構成に配置される。さらに、インナーリード4の複数リングはI/Oパッド2の上面に形成される。すなわち、インナーリード4の複数リングも、第一の金属層14を形成するため、多層めっきプロセスによって形成される。インナーリード4の複数のリングが多層めっきプロセスにより形成されるので、同じリングからのインナーリードのリードピッチと異なるリングからのインナーリードのリードピッチは大幅に低減することができる。したがって、バレルめっきQFNパッケージ構造はマルチダイ、マルチリードリングおよび静電放電リングと共に形成することができる。
図45（A）及び図45（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図45（A）は図45（B）の断面図である。
図45（A）及び図45（B）に示すように、図45（A）及び図45（B）中のバレルめっきQFNパッケージ構造は、図44（A）及び図44（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図45（A）と図48（B）中のバレルめっきQFNパッケージ構造は、金型5を取り付けるため、またはインナーリード4のリング内の所定の領域に形成されたインナーダイパッド3の複数を含む。インナーダイパッド3の複数も、インナーリード4を形成するため、多層めっきプロセスによって形成される。従って、インナーダイパッド3の複数も、第一の金属層14に含まれる。さらに、ダイ5の複数は、導電性又は非導電性接着材8を介して対応複数のインナーダイパッド3の上面に取り付けられる。したがって、バレルめっきQFNパッケージ構造は複数ダイ、複数インナーダイパッド、マルチリードリングおよび静電放電リングと形成することができる。
図46（A）及び図46（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図46（A）は図46（B）の断面図である。
図46（A）及び図46（B）に示すように、図46（A）及び図46（B）中のバレルめっきQFNパッケージ構造は、図38（A）及び図38（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図46（A）および49（B）中のバレルめっきのQFNパッケージング構造は、I/Oパッド2の複数のリングを含む。換言すれば、I/Oパッド2は複数リング構成に配置される。さらに、インナーリード4の複数リングはI/Oパッド2の上面に形成される。すなわち、インナーリード4の複数リングも、第一の金属層14を形成するため、多層めっきプロセスによって形成される。インナーリード4の複数のリングが多層めっきプロセスにより形成されるので、同じリングからのインナーリードのリードピッチと異なるリングからのインナーリードのリードピッチは大幅に低減することができる。したがって、マルチダイ、静電放電リング、受動素子で結合されたマルチリードリングとバレルめっきQFNパッケージ構造を形成することができる。
図47（A）及び図47（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図47（A）は図47（B）の断面図である。
図47（A）及び図47（B）に示すように、図47（A）及び図47（B）中のバレルめっきQFNパッケージ構造は、図46（A）及び図46（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図47（A）と図50（B）中のバレルめっきQFNパッケージ構造は、金型5を取り付けるため、またはインナーリード4のリング内の所定の領域に形成されたインナーダイパッド3の複数を含む。インナーダイパッド3の複数も、インナーリード4を形成するため、多層めっきプロセスによって形成される。従って、インナーダイパッド3の複数も、第一の金属層14に含まれる。さらに、ダイ5の複数は、導電性又は非導電性接着材8を介して対応複数のインナーダイパッド3の上面に取り付けられる。したがって、複数ダイ、複数インナーダイ、静電放電リング、受動素子で結合されたマルチリードリングとバレルめっきQFNパッケージ構造を形成することができる。
図48(A)と図48(B)は、開示された実施形態と一致する例示的なクワッド・フラット・ノーリード（QFN）パッケージ 構造とアウターダイパッドや島を説明する図である。図48（A）は図48（B）の断面図である。
図48（A）及び図48（B）に示すように、図48（A）及び図48（B）中のバレルめっきQFNパッケージ構造は、図16（A）及び図16（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図48（A）および51（B）中のQFNパッケージング構造は、アウターダイパッド1を含む。つまり、図48（A）および51（B）中のQFNパッケージング構造はバレルめっきではない。アウターダイパッド1は、ダイ5に（例えば、電気的、熱的等の）接触するダイパッドとして設定される任意の構造を含み、アウターダイパッド1は長方形、正方形、または円形などの任意の適切な形状である。ダイ5は、導電性または非導電性接着材8を介してアウターダイパッド1の上面に実装される。アウターダイパッド1はI/Oパッド2内に形成され又はエッチングパターンを使用してI/Oパッド2を形成する同一のエッチング工程においてI/Oパッド2によって囲まれる。
これに対応して、アウターダイパッド1を形成する前に第二の金属層9を形成する第2金属層パターンとI/Oパッド2は、アウターダイパッド1に対応する第二金属層の部分を含むことができる。また、基板の裏面に、シール材10は、アウターダイパッド1とI/Oパッド2の周辺領域、アウターダイパッド1とI/Oパッド2の間の領域、そして隣接するI/Oパッド2の間の領域において充填される。したがって、シングルアウターダイパッドとシングルリードリングとバレルめっきQFNパッケージ構造を形成することができる。
図49（A）及び図49（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図49（A）は図49（B）の断面図である。
図49（A）及び図49（B）に示すように、図49（A）及び図49（B）中のバレルめっきQFNパッケージ構造は、図17（A）及び図17（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図49（A）および49（B）中のQFNパッケージング構造は、以前に説明したとおりアウターダイパッド1も含む。インナーダイパッド3は、多層めっきプロセスによってアウターダイパッド1の上面に形成される。したがって、アウターとインナーダイパッドとシングルリードリングとバレルめっきQFNパッケージ構造を形成することができる。
図50（A）及び図50（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図50（A）は図50（B）の断面図である。
図50（A）及び図50（B）に示すように、図50（A）及び図50（B）中のバレルめっきQFNパッケージ構造は、図18（A）及び図18（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図50（A）および53（B）中のQFNパッケージング構造は、以前に説明したとおりアウターダイパッド1も含む。ダイ5は、導電性又は非導電性接着材8を介してアウターダイパッド1の上面に取り付けられる。したがって、受動素子で結合されたマルチリードリングとインナーダイパッドとバレルめっきQFNパッケージ構造を形成することができる。
図51（A）及び図51（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図51（A）は図51（B）の断面図である。
図51（A）及び図51（B）に示すように、図51（A）及び図51（B）中のバレルめっきQFNパッケージ構造は、図19（A）及び図19（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図51（A）および51（B）中のQFNパッケージング構造は、以前に説明したとおりアウターダイパッド1も含む。インナーダイパッド3は、多層めっきプロセスによってアウターダイパッド1の上面に形成される。したがって、受動素子で結合されたシングルリードリング、アウターとインナーダイパッドとバレルめっきQFNパッケージ構造を形成することができる。
図52（A）及び図52（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図52（A）は図52（B）の断面図である。
図52（A）及び図52（B）に示すように、図52（A）及び図52（B）中のバレルめっきQFNパッケージ構造は、図20（A）及び図20（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図52（A）および52（B）中のQFNパッケージング構造は、以前に説明したとおりアウターダイパッド1も含む。ダイ5は、導電性又は非導電性接着材8を介してアウターダイパッド1の上面に取り付けられる。したがって、バレルめっきQFNパッケージ構造は、シングルアウターダイパッド、シングルリードリングと静電放電リングと形成することができる。
図53（A）及び図53（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図53（A）は図53（B）の断面図である。
図53（A）及び図53（B）に示すように、図53（A）及び図53（B）中のバレルめっきQFNパッケージ構造は、図21（A）及び図21（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図53（A）および53（B）中のQFNパッケージング構造は、以前に説明したとおりアウターダイパッド1も含む。インナーダイパッド3は、多層めっきプロセスによってアウターダイパッド1の上面に形成される。したがって、バレルめっきQFNパッケージ構造は、アウターとシングルダイパッド、シングルリードリングと静電放電リングと形成することができる。
図54（A）及び図54（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図54（A）は図54（B）の断面図である。
図54（A）及び図54（B）に示すように、図54（A）及び図54（B）中のバレルめっきQFNパッケージ構造は、図22（A）及び図22（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図54（A）および54（B）中のQFNパッケージング構造は、以前に説明したとおりアウターダイパッド1も含む。ダイ5は、導電性又は非導電性接着材8を介してアウターダイパッド1の上面に取り付けられる。したがって、アウターダイパッド、静電放電リング、受動素子で結合されたシングルリードリングとバレルめっきQFNパッケージ構造を形成することができる。
図55（A）及び図55（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図55（A）は図55（B）の断面図である。
図55（A）及び図55（B）に示すように、図55（A）及び図55（B）中のバレルめっきQFNパッケージ構造は、図23（A）及び図23（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図55（A）および55（B）中のQFNパッケージング構造は、以前に説明したとおりアウターダイパッド1も含む。インナーダイパッド3は、多層めっきプロセスによってアウターダイパッド1の上面に形成される。したがって、アウターとインナーダイパッド、静電放電リング、受動素子で結合されたシングルリードリングとバレルめっきQFNパッケージ構造を形成することができる。
図56（A）及び図56（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図56（A）は図56（B）の断面図である。
図56（A）及び図56（B）に示すように、図56（A）及び図56（B）中のバレルめっきQFNパッケージ構造は、図24（A）及び図24（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図56（A）および59（B）中のQFNパッケージング構造は、以前に説明したとおりアウターダイパッド1も含む。ダイ5は、導電性又は非導電性接着材8を介してアウターダイパッド1の上面に取り付けられる。したがって、シングルアウターダイパッドとマルチリードリングとバレルめっきQFNパッケージ構造を形成することができる。
図57（A）及び図57（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図57（A）は図57（B）の断面図である。
図57（A）及び図57（B）に示すように、図57（A）及び図57（B）中のバレルめっきQFNパッケージ構造は、図25（A）及び図25（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図57（A）および60（B）中のQFNパッケージング構造は、以前に説明したとおりアウターダイパッド1も含む。インナーダイパッド3は、多層めっきプロセスによってアウターダイパッド1の上面に形成される。したがって、アウターとインナーダイパッドとマルチリードリングとバレルめっきQFNパッケージ構造を形成することができる。
図58（A）及び図58（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図58（A）は図58（B）の断面図である。
図58（A）及び図58（B）に示すように、図58（A）及び図58（B）中のバレルめっきQFNパッケージ構造は、図26（A）及び図26（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図58（A）および61（B）中のQFNパッケージング構造は、以前に説明したとおりアウターダイパッド1も含む。ダイ5は、導電性又は非導電性接着材8を介してアウターダイパッド1の上面に取り付けられる。したがって、受動素子で結合されたマルチリードリングとシングルアウターダイパッドとQFNパッケージ構造を形成することができる。
図59（A）及び図59（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図59（A）は図59（B）の断面図である。
図59（A）及び図59（B）に示すように、図59（A）及び図59（B）中のバレルめっきQFNパッケージ構造は、図27（A）及び図27（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図59（A）および62（B）中のQFNパッケージング構造は、以前に説明したとおりアウターダイパッド1も含む。インナーダイパッド3は、多層めっきプロセスによってアウターダイパッド1の上面に形成される。したがって、受動素子で結合されたマルチリードリング、アウターとインナーダイパッドとバレルめっきQFNパッケージ構造を形成することができる。
図60（A）及び図60（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図60（A）は図60（B）の断面図である。
図60（A）及び図60（B）に示すように、図60（A）及び図60（B）中のバレルめっきQFNパッケージ構造は、図28（A）及び図28（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図60（A）および63（B）中のQFNパッケージング構造は、以前に説明したとおりアウターダイパッド1も含む。ダイ5は、導電性又は非導電性接着材8を介してアウターダイパッド1の上面に取り付けられる。したがって、バレルめっきQFNパッケージ構造は、シングルアウターダイパッド、マルチリードリングと静電放電リングと形成することができる。
図61（A）及び図61（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図61（A）は図61（B）の断面図である。
図61（A）及び図61（B）に示すように、図61（A）及び図61（B）中のバレルめっきQFNパッケージ構造は、図29（A）及び図29（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図61（A）および64（B）中のQFNパッケージング構造は、以前に説明したとおりアウターダイパッド1も含む。インナーダイパッド3は、多層めっきプロセスによってアウターダイパッド1の上面に形成される。したがって、バレルめっきQFNパッケージ構造は、アウターとシングルダイパッド、マルチリードリングと静電放電リングと形成することができる。
図62（A）及び図62（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図62（A）は図62（B）の断面図である。
図62（A）及び図62（B）に示すように、図62（A）及び図62（B）中のバレルめっきQFNパッケージ構造は、図30（A）及び図30（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図62（A）および65（B）中のQFNパッケージング構造は、以前に説明したとおりアウターダイパッド1も含む。ダイ5は、導電性又は非導電性接着材8を介してアウターダイパッド1の上面に取り付けられる。したがって、アウターダイパッド、静電放電リング、受動素子で結合されたマルチリードリングとバレルめっきQFNパッケージ構造を形成することができる。
図63（A）及び図63（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図63（A）は図63（B）の断面図である。
図63（A）及び図63（B）に示すように、図63（A）及び図63（B）中のバレルめっきQFNパッケージ構造は、図31（A）及び図31（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図63（A）および66（B）中のQFNパッケージング構造は、以前に説明したとおりアウターダイ1も含む。インナーダイパッド3は、多層めっきプロセスによってアウターダイパッド1の上面に形成される。したがって、アウターとインナーダイパッド、静電放電リング、受動素子で結合されたマルチリードリングとバレルめっきQFNパッケージ構造を形成することができる。
図64（A）及び図64（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図64（A）は図64（B）の断面図である。
図64（A）及び図64（B）に示すように、図64（A）及び図64（B）中のバレルめっきQFNパッケージ構造は、図32（A）及び図32（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図64（A）および67（B）中のQFNパッケージング構造は、アウターダイパッド1の複数とダイ5の複数を含む。ダイ5の複数のそれぞれは、導電性又は非導電性接着材8を介して対応アウターダイパッド1の上面に取り付けられる。例えば、第二のアウターダイパッド1は、第一または元のアウターダイパッド1に対して横並び構成で配置され、そして第二のダイは、対応第二のアウターダイパッド1の上面に取り付けられている。したがって、マルチダイパッドとシングルリードリングとバレルめっきQFNパッケージ構造を形成することができる。
図65（A）及び図65（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図65（A）は図65（B）の断面図である。
図65（A）及び図65（B）に示すように、図65（A）及び図65（B）中のバレルめっきQFNパッケージ構造は、図33（A）及び図33（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図65（A）および68（B）中のQFNパッケージング構造は、アウターダイパッド1の複数を含む。インナーダイパッド3の複数のそれぞれは、多層めっきプロセスによって対応アウターダイパッド1の上面に形成される。したがって、マルチアウターとインナーダイパッドとシングルリードリングとバレルめっきQFNパッケージ構造を形成することができる。
図66（A）及び図66（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図66（A）は図66（B）の断面図である。
図66（A）及び図66（B）に示すように、図66（A）及び図66（B）中のバレルめっきQFNパッケージ構造は、図34（A）及び図34（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図66（A）および69（B）中のQFNパッケージング構造は、アウターダイパッド1の複数とダイ5の複数を含む。ダイ5の複数のそれぞれは、導電性又は非導電性接着材8を介して対応アウターダイパッド1の上面に取り付けられる。したがって、受動素子で結合されたシングルリードリングとマルチダイパッドとQFNパッケージ構造を形成することができる。
図67（A）及び図67（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図67（A）は図67（B）の断面図である。
図67（A）及び図67（B）に示すように、図67（A）及び図67（B）中のバレルめっきQFNパッケージ構造は、図35（A）及び図35（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図67（A）および70（B）中のQFNパッケージング構造は、アウターダイパッド1の複数を含む。インナーダイパッド3の複数のそれぞれは、多層めっきプロセスによって対応アウターダイパッド1の上面に形成される。したがって、受動素子で結合されたシングルリードリング、マルチアウターとインナーダイパッドとバレルめっきQFNパッケージ構造を形成することができる。
図68（A）及び図68（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図68（A）は図68（B）の断面図である。
図68（A）及び図68（B）に示すように、図68（A）及び図68（B）中のバレルめっきQFNパッケージ構造は、図36（A）及び図36（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図68（A）および71（B）中のQFNパッケージング構造は、アウターダイパッド1の複数とダイ5の複数を含む。ダイ5の複数のそれぞれは、導電性又は非導電性接着材8を介して対応アウターダイパッド1の上面に取り付けられる。したがって、QFNパッケージ構造は、マルチダイパッド、シングルリードリングと静電放電リングと形成することができる。
図69（A）及び図69（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図69（A）は図69（B）の断面図である。
図69（A）及び図69（B）に示すように、図69（A）及び図69（B）中のバレルめっきQFNパッケージ構造は、図37（A）及び図37（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図69（A）および72（B）中のQFNパッケージング構造は、アウターダイパッド1の複数を含む。インナーダイパッド3の複数のそれぞれは、多層めっきプロセスによって対応アウターダイパッド1の上面に形成される。したがって、QFNパッケージ構造は、マルチアウターとシングルダイパッド、シングルリードリングと静電放電リングと形成することができる。
図70（A）及び図70（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図70（A）は図70（B）の断面図である。
図70（A）及び図70（B）に示すように、図70（A）及び図70（B）中のバレルめっきQFNパッケージ構造は、図38（A）及び図38（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図70（A）および73（B）中のQFNパッケージング構造は、アウターダイパッド1の複数とダイ5の複数を含む。ダイ5の複数のそれぞれは、導電性又は非導電性接着材8を介して対応アウターダイパッド1の上面に取り付けられる。したがって、マルチダイパッド、静電放電リング、受動素子で結合されたシングルリードリングとQFNパッケージ構造を形成することができる。
図71（A）及び図71（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図71（A）は図71（B）の断面図である。
図71（A）及び図71（B）に示すように、図71（A）及び図71（B）中のバレルめっきQFNパッケージ構造は、図39（A）及び図39（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図71（A）および74（B）中のQFNパッケージング構造は、アウターダイパッド1の複数を含む。インナーダイパッド3の複数のそれぞれは、多層めっきプロセスによって対応アウターダイパッド1の上面に形成される。したがって、マルチアウターとインナーダイパッド、静電放電リング、受動素子で結合されたシングルリードリングとバレルめっきQFNパッケージ構造を形成することができる。
図72（A）及び図72（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図72（A）は図72（B）の断面図である。
図72（A）及び図72（B）に示すように、図72（A）及び図72（B）中のバレルめっきQFNパッケージ構造は、図40（A）及び図40（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図72（A）および75（B）中のQFNパッケージング構造は、アウターダイパッド1の複数とダイ5の複数を含む。ダイ5の複数のそれぞれは、導電性又は非導電性接着材8を介して対応アウターダイパッド1の上面に取り付けられる。したがって、マルチダイパッドとマルチリードリングとバレルめっきQFNパッケージ構造を形成することができる。
図73（A）及び図73（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図73（A）は図73（B）の断面図である。
図73（A）及び図73（B）に示すように、図73（A）及び図73（B）中のバレルめっきQFNパッケージ構造は、図41（A）及び図41（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図73（A）および76（B）中のQFNパッケージング構造は、アウターダイパッド1の複数を含む。インナーダイパッド3の複数のそれぞれは、多層めっきプロセスによって対応アウターダイパッド1の上面に形成される。したがって、マルチアウターとインナーダイパッドとマルチリードリングとバレルめっきQFNパッケージ構造を形成することができる。
図74（A）及び図74（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図74（A）は図74（B）の断面図である。
図74（A）及び図74（B）に示すように、図74（A）及び図74（B）中のバレルめっきQFNパッケージ構造は、図42（A）及び図42（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図74（A）および77（B）中のQFNパッケージング構造は、アウターダイ1の複数とダイ5の複数を含む。ダイ5の複数のそれぞれは、導電性又は非導電性接着材8を介して対応アウターダイパッド1の上面に取り付けられる。したがって、受動素子で結合されたマルチリードリングとマルチダイパッドとQFNパッケージ構造を形成することができる。
図75（A）及び図75（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図75（A）は図75（B）の断面図である。
図75（A）及び図75（B）に示すように、図75（A）及び図75（B）中のバレルめっきQFNパッケージ構造は、図43（A）及び図43（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図75（A）および78（B）中のQFNパッケージング構造は、アウターダイパッド1の複数を含む。インナーダイパッド3の複数のそれぞれは、多層めっきプロセスによって対応アウターダイパッド1の上面に形成される。したがって、受動素子で結合されたマルチリードリング、マルチアウターとインナーダイパッドとバレルめっきQFNパッケージ構造を形成することができる。
図76（A）及び図76（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図76（A）は図76（B）の断面図である。
図76（A）及び図76（B）に示すように、図76（A）及び図76（B）中のバレルめっきQFNパッケージ構造は、図44（A）及び図44（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図76（A）および79（B）中のQFNパッケージング構造は、アウターダイパッド1の複数とダイ5の複数を含む。ダイ5の複数のそれぞれは、導電性又は非導電性接着材8を介して対応アウターダイパッド1の上面に取り付けられる。したがって、QFNパッケージ構造は、マルチダイパッド、マルチリードリングと静電放電リングと形成することができる。
図77（A）及び図77（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図77（A）は図77（B）の断面図である。
図77（A）及び図77（B）に示すように、図77（A）及び図77（B）中のバレルめっきQFNパッケージ構造は、図45（A）及び図45（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図77（A）および80（B）中のQFNパッケージング構造は、アウターダイパッド1の複数を含む。インナーダイパッド3の複数のそれぞれは、多層めっきプロセスによって対応アウターダイパッド1の上面に形成される。したがって、QFNパッケージ構造は、マルチアウターとマルチダイパッド、シングルリードリングと静電放電リングと形成することができる。
図78（A）及び図78（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図78（A）は図78（B）の断面図である。
図78（A）及び図78（B）に示すように、図78（A）及び図78（B）中のバレルめっきQFNパッケージ構造は、図46（A）及び図46（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図78（A）および71（B）中のQFNパッケージング構造は、アウターダイパッド1の複数とダイ5の複数を含む。ダイ5の複数のそれぞれは、導電性又は非導電性接着材8を介して対応アウターダイパッド1の上面に取り付けられる。したがって、マルチダイパッド、静電放電リング、受動素子で結合されたマルチリードリングとQFNパッケージ構造を形成することができる。
図79（A）及び図79（B）は、別の例示的なバレルめっきQFNパッケージ構造を示す。図79（A）は図79（B）の断面図である。
図79（A）及び図79（B）に示すように、図79（A）及び図79（B）中のバレルめっきQFNパッケージ構造は、図47（A）及び図47（B）中のバレルめっきQFNパッケージ構造に類似している。しかし、図79（A）および82（B）中のQFNパッケージング構造は、アウターダイパッド1の複数を含む。インナーダイパッド3の複数のそれぞれは、多層めっきプロセスによって対応アウターダイパッド1の上面に形成される。したがって、マルチアウターとインナーダイパッド、静電放電リング、受動素子で結合されたマルチリードリングとバレルめっきQFNパッケージ構造を形成することができる。
開示された方法、プロセス、及び装置を用いて、種々の有利なアプリケーションは実装することができる。例えば、開示されたプロセスおよび装置を用いて、金属基材の両面に別々のエッチング工程を回避することができ、処理コスト、時間、人員、電力、および材料を低減することができる。同時に、エッチングプロセス中に発生する潜在的な環境有害物質の量も低減することができる。また、基板の上面上に細線めっき法を用いるので、インナーリードの最小幅は約25μmであり、インナーリードのリードピッチは約25μmで小さい。このように、リードフレームにおけるリード密度は大幅に増加することができる。さらに、第二の金属層は、めっき処理により形成された後にI/Oパッドがエッチングされるので、幅および/またはI/Oパッドのリードピッチも大幅に低減することができる。例えば、I/Oパッドは、パッドの幅が約25μmであり、I/Oパッドのリードピッチが約25μmである。
開示されたプロセスおよび装置を用いて、リードフレームのみがダイ取付工程とワイヤボンディング工程に関与する。このように、反りなしに380から420摂氏度のように実質的に耐性高温である。
なお、開示された実施形態は、任意の半導体装置をパッケージに適用できることが理解される。開示された実施形態の技術的解決策の様々な代替、改変、または等価物は、当業者には明らかになるであろう。
Claims (18)
- バレルめっきクワッド・フラット・ノーリード（QFN）パッケージ構造の製造方法、以下を含む：
複数のQFNコンポーネントのため金属基板を提供する工程；
金属基板の上面に第一フォトレジスト膜を形成する工程；
フォトリソグラフィを用いて第一フォトレジスト膜のめっきグパターンを形成する工程；
複数のインナーリードのリードピッチが大幅に低減されるように、第一のフォトレジスト膜にめっきパターンをマスクとして用いる多層の電気めっき処理により各QFNコンポーネント複数の複数のインナーリードを含む第一の金属層を形成する工程；
複数のQFN構成要素の各々に金属基板の表面上の所定の領域に少なくとも一つのダイを取り付ける工程；
複数のQFN構成要素の各々にワイヤボンディングプロセスにより金属ワイヤを用いてダイと複数のインナーリードを接続する工程；
複数のQFN構成要素の各々にダイ、複数のインナーリードおよび金属ワイヤを成形化合物で封止する工程；
複数のQFN構成要素の各々に複数のインナーリードに対応する複数のI/Oパッドを形成するために金属基板の裏面から金属基板をエッチングする工程；
金属基板の裏面にエッチングされた領域内にシール材を充填する工程；
パッケージ切断工程によって、複数のQFN構成要素を個々のQFN構成要素に分離する工程；及び
バレルめっき処理により、個々のQFN構成要素にI/Oパッドの裏面上に第二の金属層を形成する。 - 請求項1に記載の方法であって、ここで：
第一フォトレジスト膜を形成する工程はさらに以下を含む：
多層の電気めっき処理中に金属基板を保護するために金属基板の裏面上に第二のフォトレジスト膜を形成する工程；及び
第一の金属層を形成する工程はさらに以下を含む：
第一のフォトレジスト膜及び第二のフォトレジスト膜を除去する工程。 - 請求項3に記載の方法であって、更に金属基板をエッチングすることは以下を含む：
金属基板の裏面に第三フォトレジスト膜を形成する工程；
エッチングプロセスから金属基板を保護するため封止材料を含めて金属基板の上に第四フォトレジスト膜を形成する工程；
フォトリソグラフィを用いて第三フォトレジスト膜のエッチンググパターンを形成する工程；
金属基板の裏面上に第三フォトレジスト膜のエッチングパターンをマスクとして用いて金属基板をエッチングする工程；及び
第三のフォトレジスト膜及び第四のフォトレジスト膜を除去する工程。 - 請求項1に記載の方法であって、さらに以下を含む：
多層の電気めっき処理により、所定の領域に対応する金属基板の上面上に一つまたは複数のインナーダイパッドを形成する工程、そこにはダイが接着材料によって一つまたは複数のインナーダイパッドに取り付けられる。 - 請求項1に記載の方法であって、ここで：
複数のI/Oパッドは、シングルリング構成に配置される；及び
複数のインナーリードも、対応シングルリング構成に配置される。 - 請求項1に記載の方法であって、ここで：
複数のI/Oパッドは、マルチリング構成に配置される；及び
複数のインナーリードも、対応マルチリング構成に配置される。 - 請求項1に記載の方法であって、さらに以下を含む：
接着材料によって複数のインナーリードの間に結合された一つまたは複数の受動素子。 - 請求項1に記載の方法であって、さらに以下を含む：
所定の領域とI/Oパッドの複数との間の金属基板に基づいて、アウター静電放電リングを形成する工程；
アウター静電放電リングの上面にインナー静電放電リングを形成する工程；及び
インナー静電放電リングとダイを接続する工程。 - 請求項2に記載の方法であって、更にダイを取り付けることは以下を含む：
所定の領域と少なくとも一つのダイに対応するエッチングプロセスにおいて、少なくとも一つのアウターダイパッドを形成する工程；及び
そこには取り付ける第はさらに以下を含む：
接着材料を介して対応アウターダイパッドの上面にダイを取り付ける工程。 - 請求項5に記載の方法であって、更にダイを取り付けることは以下を含む：
所定の領域と少なくとも一つのダイに対応するエッチングプロセスにおいて、少なくとも一つのアウターダイパッドを形成する工程、
そこにはインナーダイパッドが多層めっきプロセスによって対応アウターダイパッドの上面に形成される。 - バレルめっきクワッド・フラット・ノーリード(QFN)パッケージ構造は以下を含む：
金属基材；
金属基板の上面に結合された第一ダイ；
複数の金属基板上に基づいて形成されたI/Oパッド；
複数のインナーリードのリードピッチが大幅に低減されるように、複数のI/Oパッドに対応し、ダイの近傍に延び、そして多層の電気めっき処理によって金属基板上に形成される複数のインナーリードを含む第一金属層；
ダイと複数のインナーリードを接続する金属細線；
複バレルめっき処理により数のI/Oパッドの裏面に取り付ける第二金属層；及び
I/Oパッドの周辺部内および金属基板の裏面にI/Oパッドのリード間の領域に充填した封止材。
そこにダイ、複数のインナーリードおよび金属ワイヤは、成形化合物で封止されている。 - 請求項11に記載のバレルめっきQFNパッケージ構造であって、ここで：
金属基板の裏面に形成された第一アウターダイパッド、そこにはダイが接着材料によってアウターダイパッドの上面に取り付けられる。 - 請求項11に記載のバレルめっきQFNパッケージ構造であって、ここで：
多層の電気めっきプロセスによって形成されたインナーダイパッド、そこにはダイが接着材料によってインナーダイパッドの上面に取り付けられる。 - 請求項11に記載のバレルめっきQFNパッケージ構造であって、ここで：
複数のI/Oパッドは、シングルリング構成に配置される；及び
複数のインナーリードも、対応シングルリング構成に配置される。 - 請求項11に記載のバレルめっきQFNパッケージ構造であって、ここで：
複数のI/Oパッドは、マルチリング構成に配置される；及び
複数のインナーリードも、対応マルチリング構成に配置される。 - 請求項11に記載のバレルめっきQFNパッケージ構造であって、さらに以下を含む：
接着材料によって複数のインナーリードのリード線との間に結合された一つまたは複数の受動素子。 - 請求項12に記載のバレルめっきQFNパッケージ構造であって、さらに以下を含む：
アウターダイパッドとI/Oパッドとの間の金属基板に基づいて形成されるアウター静電放電リング；及び
アウター静電放電リングの上面に形成されたインナー静電放電リング、ダイに接続される。 - 請求項12に記載のバレルめっきQFNパッケージ構造であって、さらに以下を含む：
第一のアウターダイパッドに対してサイドバイサイド構成で形成された第二のアウターダイパッド；及び
第二アウターダイパッドの上面に結合された第二のダイ、そこには第一のダイおよび第二のダイが金属ワイヤで接続される。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110387783.XA CN102683315B (zh) | 2011-11-30 | 2011-11-30 | 滚镀四面无引脚封装结构及其制造方法 |
| CN201110387783.X | 2011-11-30 | ||
| PCT/CN2012/000022 WO2013078753A1 (en) | 2011-11-30 | 2012-01-06 | Barrel-plating quad flat no-lead(qfn) package structure and method for manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2015503233A true JP2015503233A (ja) | 2015-01-29 |
Family
ID=46815017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014543744A Pending JP2015503233A (ja) | 2011-11-30 | 2012-01-06 | バレルめっきクワッド・フラット・ノーリード（ｑｆｎ）パッケージ構造及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9105622B2 (ja) |
| JP (1) | JP2015503233A (ja) |
| CN (1) | CN102683315B (ja) |
| WO (1) | WO2013078753A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105281706B (zh) * | 2015-11-06 | 2018-05-25 | 江苏长电科技股份有限公司 | 一种声表面波滤波器封装结构及制造方法 |
| CN105513976B (zh) * | 2015-12-02 | 2018-04-17 | 上海凯虹电子有限公司 | 半导体封装方法、封装体及封装单元 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0394431A (ja) * | 1989-09-06 | 1991-04-19 | Shinko Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| WO1995026047A1 (en) * | 1994-03-18 | 1995-09-28 | Hitachi Chemical Company, Ltd. | Semiconductor package manufacturing method and semiconductor package |
| JPH08115991A (ja) * | 1994-08-24 | 1996-05-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH09191164A (ja) * | 1996-01-10 | 1997-07-22 | Asahi Chem Ind Co Ltd | 微細厚膜接続基板とその製造方法 |
| JP2001110945A (ja) * | 1999-09-07 | 2001-04-20 | Motorola Inc | 半導体素子および半導体素子の製造・パッケージング方法 |
| JP2003158235A (ja) * | 2001-11-20 | 2003-05-30 | Mitsui High Tec Inc | 半導体装置の製造方法 |
| JP2004179622A (ja) * | 2002-11-15 | 2004-06-24 | Renesas Technology Corp | 半導体装置の製造方法 |
| US20060166406A1 (en) * | 2004-06-11 | 2006-07-27 | Lin Charles W | Method of making a semiconductor chip assembly using multiple etch steps to form a pillar after forming a routing line |
| CN101950726A (zh) * | 2010-09-04 | 2011-01-19 | 江苏长电科技股份有限公司 | 双面图形芯片正装先镀后刻单颗封装方法 |
| WO2011089936A1 (ja) * | 2010-01-22 | 2011-07-28 | 日本電気株式会社 | 機能素子内蔵基板及び配線基板 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6498099B1 (en) * | 1998-06-10 | 2002-12-24 | Asat Ltd. | Leadless plastic chip carrier with etch back pad singulation |
| JP2003332508A (ja) * | 2002-05-16 | 2003-11-21 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| JP2005158771A (ja) * | 2003-11-20 | 2005-06-16 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| EP2084744A2 (en) * | 2006-10-27 | 2009-08-05 | Unisem (Mauritius) Holdings Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
| US20110115069A1 (en) * | 2009-11-13 | 2011-05-19 | Serene Seoh Hian Teh | Electronic device including a packaging substrate and an electrical conductor within a via and a process of forming the same |
| CN101814482B (zh) * | 2010-04-30 | 2012-04-25 | 江苏长电科技股份有限公司 | 有基岛引线框结构及其生产方法 |
| CN102005432B (zh) * | 2010-09-30 | 2012-03-28 | 江苏长电科技股份有限公司 | 四面无引脚封装结构及其封装方法 |
| US8309400B2 (en) * | 2010-10-15 | 2012-11-13 | Advanced Semiconductor Engineering, Inc. | Leadframe package structure and manufacturing method thereof |
| CN102403282B (zh) * | 2011-11-22 | 2013-08-28 | 江苏长电科技股份有限公司 | 有基岛四面无引脚封装结构及其制造方法 |
-
2011
- 2011-11-30 CN CN201110387783.XA patent/CN102683315B/zh active Active
-
2012
- 2012-01-06 JP JP2014543744A patent/JP2015503233A/ja active Pending
- 2012-01-06 WO PCT/CN2012/000022 patent/WO2013078753A1/en active Application Filing
-
2014
- 2014-05-06 US US14/271,411 patent/US9105622B2/en active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0394431A (ja) * | 1989-09-06 | 1991-04-19 | Shinko Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| WO1995026047A1 (en) * | 1994-03-18 | 1995-09-28 | Hitachi Chemical Company, Ltd. | Semiconductor package manufacturing method and semiconductor package |
| JPH08115991A (ja) * | 1994-08-24 | 1996-05-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH09191164A (ja) * | 1996-01-10 | 1997-07-22 | Asahi Chem Ind Co Ltd | 微細厚膜接続基板とその製造方法 |
| JP2001110945A (ja) * | 1999-09-07 | 2001-04-20 | Motorola Inc | 半導体素子および半導体素子の製造・パッケージング方法 |
| JP2003158235A (ja) * | 2001-11-20 | 2003-05-30 | Mitsui High Tec Inc | 半導体装置の製造方法 |
| JP2004179622A (ja) * | 2002-11-15 | 2004-06-24 | Renesas Technology Corp | 半導体装置の製造方法 |
| US20060166406A1 (en) * | 2004-06-11 | 2006-07-27 | Lin Charles W | Method of making a semiconductor chip assembly using multiple etch steps to form a pillar after forming a routing line |
| WO2011089936A1 (ja) * | 2010-01-22 | 2011-07-28 | 日本電気株式会社 | 機能素子内蔵基板及び配線基板 |
| CN101950726A (zh) * | 2010-09-04 | 2011-01-19 | 江苏长电科技股份有限公司 | 双面图形芯片正装先镀后刻单颗封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102683315B (zh) | 2015-04-29 |
| US9105622B2 (en) | 2015-08-11 |
| US20140332943A1 (en) | 2014-11-13 |
| CN102683315A (zh) | 2012-09-19 |
| WO2013078753A1 (en) | 2013-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2014533892A (ja) | 非露出パッドボールグリッドアレイパッケージ構造及びその製造方法 | |
| JP2015502661A (ja) | 非露出パッドクワッド・フラット・ノーリード（ｑｆｎ）パッケージ構造及びその製造方法 | |
| TWI397964B (zh) | 部分圖案化之引線框架及其在半導體封裝中製作與使用的方法 | |
| WO2013075384A1 (en) | Ball grid array (bga) packaging structures and method for manufacruring the same | |
| CN102339809B (zh) | 一种多圈引脚排列四边扁平无引脚封装及制造方法 | |
| JP2014526793A (ja) | 島プレパック成形化合物でリードフレーム構造を順次エッチングおよびめっき及びその製造方法 | |
| JP2013513968A (ja) | Ｄａｐ接地ボンド向上 | |
| WO2013037186A1 (en) | Islandless pre-encapsulated plating-then-etching lead frame structures and manufacturing method | |
| JP5278037B2 (ja) | 樹脂封止型半導体装置 | |
| WO2013037184A1 (en) | Islandless pre-encapsulated etching-then-plating lead frame structures and manufacturing method | |
| US9209115B2 (en) | Quad flat no-lead (QFN) packaging structure and method for manufacturing the same | |
| US20140203418A1 (en) | Lead frame and a method of manufacturing thereof | |
| US9847316B2 (en) | Production of optoelectronic components | |
| WO2013097580A1 (zh) | 一种芯片上芯片封装及制造方法 | |
| JP2016167577A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP2015503233A (ja) | バレルめっきクワッド・フラット・ノーリード（ｑｆｎ）パッケージ構造及びその製造方法 | |
| WO2013078750A1 (en) | First-plating-then-etching quad flat no-lead (qfn) packaging structures and method for manufacturing the same | |
| WO2013037188A1 (en) | Pre-encapsulated islandless lead frame structures and manufacturing method | |
| CN103594425B (zh) | 软性基材的封装工艺及其结构 | |
| KR20090069884A (ko) | 반도체 패키지 및 이의 제조 방법 | |
| JP4002235B2 (ja) | 樹脂封止型半導体装置 | |
| JP5910950B2 (ja) | 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法 | |
| US20150206829A1 (en) | Semiconductor package with interior leads | |
| JP5622128B2 (ja) | 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法 | |
| WO2013037187A1 (en) | A pre-encapsulated lead frame structure with island and manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150430 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150514 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150803 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150909 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160203 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160921 |