JPH09191164A - 微細厚膜接続基板とその製造方法 - Google Patents

微細厚膜接続基板とその製造方法

Info

Publication number
JPH09191164A
JPH09191164A JP8002179A JP217996A JPH09191164A JP H09191164 A JPH09191164 A JP H09191164A JP 8002179 A JP8002179 A JP 8002179A JP 217996 A JP217996 A JP 217996A JP H09191164 A JPH09191164 A JP H09191164A
Authority
JP
Japan
Prior art keywords
substrate
plating
resist
thickness
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8002179A
Other languages
English (en)
Other versions
JP3732266B2 (ja
Inventor
Ryohei Koyama
亮平 小山
Takashi Takahashi
敬 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Chemical Industry Co Ltd
Original Assignee
Asahi Chemical Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Chemical Industry Co Ltd filed Critical Asahi Chemical Industry Co Ltd
Priority to JP00217996A priority Critical patent/JP3732266B2/ja
Publication of JPH09191164A publication Critical patent/JPH09191164A/ja
Application granted granted Critical
Publication of JP3732266B2 publication Critical patent/JP3732266B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【課題】 高密度かつ高信頼性なLSI・液晶の接続基
板を提供する。 【解決手段】 表面に金属拡散層が形成された導体パタ
ーンが絶縁基板に埋め込まれており、導体パターンは拡
散防止金属を介してのみ絶縁基板面に露出している微細
厚膜接続基板である。 【効果】 パターンギャップを狭くする拡散防止金属を
予めパターン形成レジストの開口幅内に形成しているの
でマイグレーションを防止しつつ、厚膜で高密度な接続
基板が得られる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は配線密度の高い、液
晶やLSIの実装基板・接続部品とその製造方法に関す
るものである。
【0002】
【従来の技術】一般に液晶の駆動回路基板は表面にLS
Iのチップを載せワイアボンディングで基板とLSIを
接続するか、バンプを2次元的に配置したLSIチップ
をフェイスダウンで基板に実装後、基板の他の接続端子
部分を異方導電性シート(ACF)で液晶基板の端子部
に接続する。ここで液晶のVGA、S−VGAの出現に
より、より高密度な実装基板が必要とされ、一方では、
接続端子が1次元的にチップの外周4辺にレイアウトさ
れているため、LSIの集積度があがらずコストダウン
の妨げになっている。
【0003】また異方導電性シートで接続する場合、基
板面から導体が凸になっていると接続される両方の面か
ら飛び出た凸が互い違いにはまりこみショートしてしま
う。そのため基板面のどちらか一方を平坦にすることが
こういった基板では必要とされる。そこで配線密度が高
く、かつ基板面から導体が飛び出ていない構造の基板が
強く要求されている。
【0004】
【発明が解決しようとする課題】従来、こう言った接続
基板はエッチング法で作られてきたが、配線密度が高く
なるのに従い、いわゆるメッキ法、つまりメッキで必要
なところに導体を形成する方法が有力になってきた。特
に導電性基板にレジストを形成し基板を陰極とし電解メ
ッキを施すことで導体を形成し、その後メッキ面を内側
にしてプリプレグで張り合わせ、導電性基板を除去して
配線基板を形成する方法が最も有効である。この方法に
よれば導体はレジストの壁にその形状を制御され、配線
密度が高くても厚みを厚くできその結果回路抵抗を低く
できる。しかも基板表面には導体が飛び出ていないので
ACFの接続でも良好である。
【0005】しかし、こう言った基板では接続部はワイ
アボンディングやACFでの接続信頼性を上げるため金
メッキを施す必要がある。金メッキ層は下地の銅と拡散
を起こし熱や放置により金層が表面からなくなってしま
う。そこで一般には銅の上にNiまたはその合金の様な
拡散防止膜を引いてから金メッキを行う。しかし、表面
が平坦になっても更にNiメッキを行うとそのために表
面が凸状になり、同時に線間も狭くなる(図2参照)。
この結果下記の問題が発生する。
【0006】高配線密度基板ではNiメッキを例えば
5μm(金メッキの下地として一般的な厚み)行うと線
間はほぼその2倍の10μm狭くなる。これはNiメッ
キは特に平滑性が高く厚みと同じかそれ以上広がる性質
があるからである。従って線間絶縁が低下する。また表
面に5μm程度の凸状部分ができてしまい、微細ピッチ
でのACF接続では問題になる。 表面に凸部分ができると種々の処理によりその凸部分
に処理液の残留を起こし、マイグレーションの原因とな
る。しかも環境雰囲気にさらされる回路パターンの表面
積が増加するのでマイグレーションを促進してしまう。
【0007】
【課題を解決するための手段】そこで、本発明は前記の
問題を解決するため、少なくとも1カ所以上配線ピッチ
が80μm以下で、その箇所の導体厚みが配線ピッチの
1/2以上である微細厚膜接続基板であって、導体パタ
ーンの絶縁材料と接触していない部分が金の拡散を防止
できる第1の金属層に覆われており、かつ第1の金属層
を含めて導体パターンが同一の絶縁材料に埋め込まれ、
更に導体パターンの一部の表面には金またはその合金か
らなる第2の金属層が形成されていることを特徴とする
微細厚膜接続基板であり、また拡散防止金属がNi、T
i、Wのいずれかまたはその合金、またはいずれか1種
を含む合金であることを特徴とする前記微細厚膜接続基
板であり、拡散防止金属がNi−PまたはNi−Bであ
ることを特徴とする前記微細厚膜接続基板を提供するも
のである。
【0008】また前記問題を解決するために、導電性基
板にレジストの回路パターンを形成する工程と、レジス
トの形成されていない基板表面に拡散防止金属をメッキ
する工程と、更に導電性基板の回路パターンを形成した
面に導電性金属をメッキし、ピッチの1/2倍以上の厚
みの導体パターンを形成する工程と、レジストを除去す
る工程と、形成された導体パターンを内側にして基板ど
うし、または絶縁基板の両面または片面に接着する工程
と、基板を溶解除去する工程とからなる微細厚膜接続基
板の製造方法を提供するものであり、アルミまたはその
合金からなる基板にジンケート処理を行う工程と、アル
カリ現像タイプドライフィルムレジストの回路パターン
を形成する工程と、レジストの形成されていない基板表
面にNiまたはNi−PまたはNi−Bをメッキする工
程と、更に導電性基板の回路パターンを形成した面に酸
性電解銅メッキを行い、基板内の最も配線密度の高い所
のピッチの1/2倍以上の厚みの銅を形成する工程と、
前記ドライフィルムレジストを除去する工程と、形成さ
れた導体パターンを内側にして基板どうし、または絶縁
基板の両面または片面に接着する工程と、基板を溶解除
去する工程とからなる微細厚膜接続基板の製造方法を提
供するものである。
【0009】
【作用】本発明では接続のための表面保護金属である金
の拡散防止層、例えばNiメッキ層を含めて基板絶縁層
の中に埋め込むことにより、線間の絶縁を防止すること
ができ、表面を拡散防止層を含めて平滑にすることによ
り、銅マイグレーションの原因となる処理液の残留、環
境雰囲気にさらされる回路パターンの表面積をなくし、
信頼性を高めることができる。
【0010】
【発明の実施の形態】以下、本発明を例を挙げて具体的
に詳述する。本発明の導電性基板としてアルミまたはそ
の合金からなる基板が用いられる。基板はその表面性が
最終製品の表面性に大きく影響を与えるためできる限り
鏡面を持つ基板が好ましい。基板の厚みは自由に選択で
きるが、一般には10μm〜200μmが良い。薄すぎ
るとハンドリングでしわや傷が発生しやすく、かつ抵抗
が高くなり、電解メッキの均一性を損なう。またアルミ
の純度は、99%以上が良く、好ましくは99.6%以
上のいわゆるJIS規格で1N30以上が好ましい。純
度が低すぎるとメッキの均一性や基板エッチングでのむ
らを生じる。
【0011】本発明で用いられるレジストとしては、レ
ジスト工程以降の薬品に耐性があり、必要な導体厚み程
度の厚みを有し、かつその厚みにおいて必要な解像力が
得られればよいが、一般には高解像力を持つドライフィ
ルムレジストが作業性などの特性から好ましい。更にド
ライフィルムの中でも環境対策や剥離の簡便性からアル
カリ現像タイプのドライフィルムが好ましい。次にアル
カリ現像タイプドライフィルムレジストの回路パターン
を形成する場合、更にドライフィルムレジストの密着性
向上と基板面からのマスク露光時の光の反射を防止する
上でレジスト工程に先だって基板に亜鉛の置換メッキ、
いわゆるジンケート処理を行う方が良い。これにより微
細で厚膜な導体をメッキするために必要なアスペクトの
高いレジスト、つまり幅が狭く且つ厚みが厚いレジスト
が形成できる(図3参照)。レジスト厚みはレジストの
解像力とジンケート下地の表面状態に依存するが、最終
的に得ようとする導体厚み以上が好ましい。
【0012】第1の金属層は、レジストの形成されてい
ない基板表面に拡散防止金属のメッキを行うことにより
形成される。拡散防止金属としては、Ni,Ti,Wの
いずれか、またはその合金、またはいずれか1種を含む
合金が用いられ、拡散防止特性や経済面から特にNiま
たはその合金Ni−P、Ni−Bが好ましい。このNi
(またはNi合金)層はアルミ基板の酸に対する弱さを
防ぐバリア層となり、後の工程である酸性銅メッキから
基板を守ることや、最終製品での基板からの銅マイグレ
ーションを防止しつつ基板表面からの突出を防ぐ効果が
ある。拡散防止金属のメッキは、電解メッキでも無電解
メッキでも良いが、特に無電解メッキが設備的にも有利
である。ここでメッキ液はいずれでも良いが、アルカリ
性ではドライフィルムレジストが溶解してしまうため、
中性または酸性のメッキ液であることが望ましい。さら
に基材のメッキ液への溶解を考えると中性に近いことが
望ましい。この点でNiまたはその合金は中性領域に近
いメッキ液が多いので好ましい。
【0013】次に導体パターンの主たる第2の金属層を
形成する。導体パターンとしては銅、銅合金、銅銀合金
などの導電性材料が用いられ、その導体厚みは配線ピッ
チの1/2以上であることが好ましい。例えば、基板を
陰極とし、導電性基板の回路パターンを形成した面に酸
性電解銅メッキを行い、基板内最小ピッチの1/2倍以
上の厚みの銅を形成する(図4参照)。またメッキ厚み
が薄いと形成された基板の回路抵抗が高くなり、液晶駆
動回路に用いた場合には画面のS/N比が低下する。ま
た回路抵抗が高くなることで伝達可能周波数が低下す
る。酸性銅メッキを行う場合は、アルカリ性の銅メッキ
液ではレジストが溶解してしまうため、良好な添加剤を
選択することで良好な質の銅が低コストで形成できる硫
酸銅メッキが好ましい。メッキ終了後、ドライフィルム
レジストを除去する。一般には苛性ソーダが用いられ
る。
【0014】次に形成された導体パターンを内側にして
基板どうし、または絶縁基板の両面または片面に接着剤
を用いて接着する(図5参照)。一般に使われているプ
リプレグか接着剤シート(この場合シートは基材フィル
ムの両面に接着剤がついているものでも接着剤のみの物
でも良い)を用いれば良い。ここで用いられた接着剤は
硬化後、絶縁材料となる。また基材フィルムの両面に接
着剤がついている基材フィルムを含めて絶縁材料とな
る。次に基板を溶解除去する。溶解する液としては導体
パターンや拡散防止金属を溶解する速度より導電性基板
を溶解する速度が十分大きいものを選ぶ。例えば、導体
パターンが銅で拡散防止金属がNiで基板がアルミであ
れば10%程度の塩酸が好ましい。
【0015】最後に必要に応じて金メッキを行う(図6
参照)。実際には接合に使われるランドには金メッキを
する。これは通常Niメッキの上に行う金メッキプロセ
スであれば何でもよいがメッキ厚みとしては通常1μm
以下で行う。また、コストの上から金メッキ前にメッキ
不要部分があれば耐金メッキレジストで不要部分をコー
ティングしても良い。本発明の製造方法で得られた基板
は先に述べた拡散防止金属層を含めて同一の絶縁材料に
埋め込まれており、表面が平滑で、かつそのため表面に
おける汚染がないのでマイグレーションのない微細厚膜
接続基板となる(図1参照)。以下、実施例を挙げるが
本発明はこれらに限定されるものではない。
【0016】
【実施例1】厚み150μm、純度規格1N30で表面
アルミ箔に上村工業(株)製ジンケート液(AZ−40
1−3X)を3倍に希釈した液で液温30℃、80秒処
理した。水洗後、15%硝酸で20秒間洗浄し、再び前
記ジンケート液で液温30℃80秒処理し、その後水洗
した。次に旭化成工業(株)製ドライフィルムレジスト
(SPGー201、厚み20μm)をラミネートし、線
ピッチ50μm、線幅25μm(レジストが除去される
幅)、線間25μmのマスクパターンを露光器で露光
し、現像した。得られた基板を奥野製薬(株)製Niー
P電解メッキ液、商標ニッケリン浴(LニッケリンDを
200cc/リットル、硫酸ニッケル150g/リット
ル、塩化ナトリウム30g/リットル)で液温60℃、
8分メッキし約5μmのNi−P層を形成した。次に硫
酸銅メッキ液により銅を30μmメッキし、ピッチ50
μm線幅25μmパターン厚み35μmのパターンを形
成した。
【0017】次いでドライフィルムレジストを3%苛性
ソーダで除去し、日立化成工業(株)製プリプレグ(G
EA−67N KLN)を介して上で得られた基板を銅
メッキパターンがある側を内側にして接着した。次にア
ルミ基板を10%の塩酸で溶解除去した。得られた基板
は回路パターンの表面に出ている部分はNi−Pで覆わ
れているので、その上に直接置換型無電解金メッキ液
(エヌ・イーケムキャット(株)製商標Atomex)
で置換メッキ後、自己触媒無電解メッキ液(エヌ・イー
ケムキャット(株)製商標Super Mex#60
0)で合計約0.5μm金を析出させた。得られた基板
は配線密度50μm、導体厚み35μmで表面はNi−
P5μm+金0.5μmで覆われており、100mm×
30mmの基板150枚中不良は無く、且つ線間に50
Vをかけ、60℃、90〜95%環境下で1000時間
後でも線間絶縁に変化は無かった。
【0018】
【実施例2】厚み80μm、純度規格1N30で表面ア
ルミ箔に上村工業(株)製ジンケート液(AZ−401
−3X)を3倍に希釈した液で液温30℃、80秒処理
した。水洗後、15%硝酸で20秒間洗浄し、再び前記
ジンケート液で液温30℃、80秒処理しその後水洗し
た。次に旭化成工業(株)製ドライフィルムレジスト
(SPG−201、厚み20μm)をラミネートし、線
ピッチ26μm、線幅13μm(レジストが除去される
幅)、線間13μmのマスクパターンを露光器で露光
し、現像した。得られた基板を奥野製薬(株)製Ni無
電解メッキ液(ICP−ニコロンU)を85℃処理し、
約2μmのNi−Pを形成した。次に硫酸銅メッキ液に
より銅を15μmメッキし、ピッチ26μm、線幅13
μmパターン厚み17μmのパターンを形成した。
【0019】次いでドライフィルムレジストを3%苛性
ソーダで除去し、東レデュポン(株)製ポリイミドフィ
ルム(50μm厚み)の表面に接着剤シート、商標パイ
ラックス(LF−0100 500H、厚み25μm、
デュポンジャパンリミテッド(株)製)を介して上で得
られた基板を銅メッキパターンがある側を内側にして接
着した。次にアルミ基板を10%の塩酸で溶解除去し
た。
【0020】得られた基板は回路パターンの表面に出て
いる部分はNi−Pで覆われているので、その上に直接
置換型無電解金メッキ液(エヌ・イーケムキャット
(株)製商標Super Mex#200)で約0.1
μm金を析出させた。得られた基板は配線ピッチ26μ
m、導体厚み17μmで表面はNi−P2μm+金0.
1μmで覆われており、80mm×15mmの基板15
0枚中不良は無く、且つ線間に25Vをかけ、60℃、
90〜95%環境下で1000時間後でも線間絶縁に変
化は無かった。
【0021】
【実施例3】厚み80μm、純度規格1N30で表面ア
ルミ箔に上村工業(株)製ジンケート液(AZ−401
−3X)を3倍に希釈した液で液温30℃、80秒処理
した。水洗後、15%硝酸で20秒間洗浄し、再び前記
ジンケート液で液温30℃、80秒処理しその後水洗し
た。次に旭化成工業(株)製ドライフィルムレジスト
(SPG−201、厚み20μm)をラミネートし、線
ピッチ26μm、線幅13μm(レジストが除去される
幅)、線間13μmのマスクパターンを露光器で露光
し、現像した。得られた基板を奥野製薬(株)製Ni−
B無電解メッキ液(トップケミアロイB−1)を液温6
5℃で処理し約2μmのNi−Bを形成した。
【0022】次に硫酸銅メッキ液により銅を15μmメ
ッキし、ピッチ26μm、線幅13μmパターン厚み1
7μmのパターンを形成した。次いでドライフィルムレ
ジストを3%苛性ソーダで除去し、東レデュポン(株)
製ポリイミドフィルム(50μm厚み)の表面に接着剤
シート、商標パイラックス(LF−0100 500
H、厚み25μm、デュポンジャパンリミテッド(株)
製)を介して上で得られた基板を銅メッキパターンがあ
る側を内側にして接着した。次にアルミ基板を10%の
塩酸で溶解除去した。
【0023】得られた基板は回路パターンの表面に出て
いる部分はNi−Bで覆われているのでその上に直接置
換型無電解金メッキ液(エヌ・イーケムキャット(株)
製商標Super Mex#200)で約0.1μm金
を析出させた。得られた基板は配線ピッチ26μm、導
体厚み17μmで表面はNi−B2μm+金0.1μm
で覆われており、80mm×15mmの基板150枚中
不良は無く、且つ線間に25Vをかけ、60℃、90〜
95%環境下で1000時間後でも線間絶縁に変化は無
かった。
【0024】
【比較例1】厚み150μm、純度規格1N30で表面
アルミ箔に上村工業(株)製ジンケート液(AZ−40
1−3X)を3倍に希釈した液で液温30℃、80秒処
理した。水洗後、15%硝酸で20秒間洗浄し、再び前
記ジンケート液で液温30℃、80秒処理し、その後水
洗した。次に旭化成工業(株)製ドライフィルムレジス
ト(SPG−201、厚み20μm)をラミネートし、
線ピッチ50μm、線幅25μm(レジストが除去され
る幅)、線間25μmのマスクパターンを露光器で露光
し、現像した。得られた基板をピロリン酸銅メッキで約
2μmの銅を形成した。このときドライフィルムに一部
剥離が見られた。
【0025】次に硫酸銅メッキ液により銅を33μmメ
ッキし、ピッチ50μm線幅25μmパターン厚み35
μmのパターンを形成した。次いでドライフィルムレジ
ストを3%苛性ソーダで除去し、日立化成工業(株)製
プリプレグ(GEA−67N KLN)を介して上で得
られた基板を銅メッキパターンがある側を内側にして接
着した。次にアルミ基板を10%の塩酸で溶解除去し
た。得られた基板は回路パターンの表面に出ている部分
は銅なので表面を10%硫酸で洗浄後、Ni電解メッキ
ワット浴に荏原ユージライト(株)製光沢ニッケル#6
6プロセス(添加剤は#610、#62、#63を所定
量添加した建浴液)で5μm、Niを形成した。更にそ
の上に直接電解金メッキ液(エヌ・イーケムキャット
(株)製ECF−68)で約0.5μm金を析出させ
た。
【0026】得られた基板は配線ピッチ50μm、導体
厚み35μmで線間ギャップは平均10μmであるが、
基板によってはドライフィルムの剥離によると思われる
ショート箇所が数多く見られ、線間ギャップが0μmに
見える所もあった。100mm×30mmの基板150
枚中不良は93枚あり、残る良品77枚に線間に50V
をかけ、60℃、90〜95%環境下で1000時間放
置後、絶縁があったのが69枚で8枚は絶縁不良になっ
ていた。
【0027】
【発明の効果】本発明の微細厚膜接続基板は従来の基板
に比べて、微細、且つ厚膜でありながら、接続部分の拡
散防止金属層により線間のギャップが狭くなることな
く、拡散防止層によりマイグレーションがない信頼性の
高い基板であり、また表面の凸がないので異方導電性シ
ートによる接続においても信頼性の高いものである。従
って、高密度のLSIや液晶の実装が可能である。また
本発明の方法によれば上記の微細厚膜接続基板が短い工
程で製造可能となり、低コストな接続基板を供給するこ
とができる。
【図面の簡単な説明】
【図1】本発明の微細厚膜接続基板の断面図を示す。
【図2】従来の接続基板の断面図を示す。
【図3】アルミ基板にジンケート処理を行った後ドライ
フィルムレジストを形成した断面図である。
【図4】更にNiメッキと銅メッキを行い、配線ピッチ
の1/2倍以上の厚みの導体を形成した断面図である。
【図5】アルミ基板の導体を形成した側の面を内側にし
てプリプレグで接着した断面図である。
【図6】アルミ基板をエッチングした後、表面に出たN
i層の上に金メッキをした断面図である。
【符号の説明】
1 銅(パターン) 2 絶縁層 3 Ni(またはNi−PまたはNi−B)層 4 Au層 5 アルミ基板 6 ドライフィルムレジスト(パターン形成後) 7 ジンケート層 8 Ni層

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも1カ所以上配線ピッチが80
    μm以下で、その箇所の導体厚みが配線ピッチの1/2
    以上である微細厚膜接続基板であって、導体パターンの
    絶縁材料と接触していない部分が金の拡散を防止できる
    第1の金属層に覆われており、かつ第1の金属層を含め
    て導体パターンが同一の絶縁材料に埋め込まれ、更に導
    体パターンの一部の表面には金またはその合金からなる
    第2の金属層が形成されていることを特徴とする微細厚
    膜接続基板。
  2. 【請求項2】 拡散防止金属がNi、Ti、Wのいずれ
    かまたはその合金、またはいずれか1種を含む合金であ
    ることを特徴とする請求項1記載の微細厚膜接続基板。
  3. 【請求項3】 拡散防止金属がNi−PまたはNi−B
    であることを特徴とする請求項1記載の微細厚膜接続基
    板。
  4. 【請求項4】 導電性基板にレジストの回路パターンを
    形成する工程と、レジストの形成されていない基板表面
    に拡散防止金属をメッキする工程と、更に導電性基板の
    回路パターンを形成した面に導電性金属をメッキし、ピ
    ッチの1/2倍以上の厚みの導体パターンを形成する工
    程と、レジストを除去する工程と、形成された導体パタ
    ーンを内側にして基板どうし、または絶縁基板の両面ま
    たは片面に接着する工程と、基板を溶解除去する工程と
    からなる微細厚膜接続基板の製造方法。
  5. 【請求項5】 アルミまたはその合金からなる基板にジ
    ンケート処理を行う工程と、アルカリ現像タイプドライ
    フィルムレジストの回路パターンを形成する工程と、レ
    ジストの形成されていない基板表面にNiまたはNi−
    PまたはNi−Bをメッキする工程と、更に導電性基板
    の回路パターンを形成した面に酸性電解銅メッキを行
    い、基板内の最も配線密度の高い所のピッチの1/2倍
    以上の厚みの銅パターンを形成する工程と、前記ドライ
    フィルムレジストを除去する工程と、形成された導体パ
    ターンを内側にして基板どうし、または絶縁基板の両面
    または片面に接着する工程と、基板を溶解除去する工程
    とからなる微細厚膜接続基板の製造方法。
JP00217996A 1996-01-10 1996-01-10 微細厚膜接続基板とその製造方法 Expired - Lifetime JP3732266B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00217996A JP3732266B2 (ja) 1996-01-10 1996-01-10 微細厚膜接続基板とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00217996A JP3732266B2 (ja) 1996-01-10 1996-01-10 微細厚膜接続基板とその製造方法

Publications (2)

Publication Number Publication Date
JPH09191164A true JPH09191164A (ja) 1997-07-22
JP3732266B2 JP3732266B2 (ja) 2006-01-05

Family

ID=11522144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00217996A Expired - Lifetime JP3732266B2 (ja) 1996-01-10 1996-01-10 微細厚膜接続基板とその製造方法

Country Status (1)

Country Link
JP (1) JP3732266B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344920A (ja) * 2005-05-10 2006-12-21 Hitachi Chem Co Ltd プリント配線基板、半導体チップ搭載基板、半導体パッケージ、プリント配線基板の製造方法、及び半導体チップ搭載基板の製造方法
JP2014533892A (ja) * 2011-11-30 2014-12-15 ジアンスー チャンジアン エレクトロニクス テクノロジー カンパニーリミテッド 非露出パッドボールグリッドアレイパッケージ構造及びその製造方法
JP2015503233A (ja) * 2011-11-30 2015-01-29 ジアンスー チャンジアン エレクトロニクス テクノロジー カンパニーリミテッド バレルめっきクワッド・フラット・ノーリード(qfn)パッケージ構造及びその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60263494A (ja) * 1984-06-12 1985-12-26 日立化成工業株式会社 記録電極板の製造法
JPH01195285A (ja) * 1988-01-29 1989-08-07 Stanley Electric Co Ltd メタライズガラス基板の製造方法
JPH04144190A (ja) * 1990-10-05 1992-05-18 Fujitsu Ltd 配線基板およびその製造方法
JPH05198901A (ja) * 1991-09-19 1993-08-06 Nitto Denko Corp プリント回路基板およびその製造方法
JPH06350224A (ja) * 1993-06-11 1994-12-22 Asahi Chem Ind Co Ltd パターンメッキ方法
JPH0738232A (ja) * 1993-07-22 1995-02-07 Asahi Chem Ind Co Ltd 印刷回路パターンの形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60263494A (ja) * 1984-06-12 1985-12-26 日立化成工業株式会社 記録電極板の製造法
JPH01195285A (ja) * 1988-01-29 1989-08-07 Stanley Electric Co Ltd メタライズガラス基板の製造方法
JPH04144190A (ja) * 1990-10-05 1992-05-18 Fujitsu Ltd 配線基板およびその製造方法
JPH05198901A (ja) * 1991-09-19 1993-08-06 Nitto Denko Corp プリント回路基板およびその製造方法
JPH06350224A (ja) * 1993-06-11 1994-12-22 Asahi Chem Ind Co Ltd パターンメッキ方法
JPH0738232A (ja) * 1993-07-22 1995-02-07 Asahi Chem Ind Co Ltd 印刷回路パターンの形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344920A (ja) * 2005-05-10 2006-12-21 Hitachi Chem Co Ltd プリント配線基板、半導体チップ搭載基板、半導体パッケージ、プリント配線基板の製造方法、及び半導体チップ搭載基板の製造方法
JP2014533892A (ja) * 2011-11-30 2014-12-15 ジアンスー チャンジアン エレクトロニクス テクノロジー カンパニーリミテッド 非露出パッドボールグリッドアレイパッケージ構造及びその製造方法
JP2015503233A (ja) * 2011-11-30 2015-01-29 ジアンスー チャンジアン エレクトロニクス テクノロジー カンパニーリミテッド バレルめっきクワッド・フラット・ノーリード(qfn)パッケージ構造及びその製造方法

Also Published As

Publication number Publication date
JP3732266B2 (ja) 2006-01-05

Similar Documents

Publication Publication Date Title
WO2007058147A1 (ja) プリント配線基板、その製造方法およびその使用方法
WO1998027798A1 (fr) Carte a circuit imprime et procede de fabrication
US20080128288A1 (en) Method of manufacturing a multi-layer wiring board using a metal member having a rough surface
JPH11238959A (ja) 回路板
JP3204545B2 (ja) 多層プリント配線板およびその製造方法
JPH11238970A (ja) 多層プリント基板および多層プリント基板の製造方法
JP3732266B2 (ja) 微細厚膜接続基板とその製造方法
JP3075484B2 (ja) プリント配線板の製造方法
JP2001110940A (ja) 半導体パッケージ用基板とその製造法
JP4129665B2 (ja) 半導体パッケージ用基板の製造方法
JP2785102B2 (ja) 無電解金めっき方法
JPH05327224A (ja) 多層配線基板の製造方法及びその製造方法で製造される多層配線基板
JP3152331B2 (ja) フレキシブル基板の製造方法
JP2009117721A (ja) 配線基板、回路基板、これらの製造方法
JPH04144190A (ja) 配線基板およびその製造方法
JPH0332094A (ja) 印刷回路板の製造方法
JP2004014888A (ja) プリント配線板の製造方法及びその製造方法で得られたプリント配線板
JPH08181402A (ja) 2層フレキシブル基板の製造方法
JP3080508B2 (ja) 多層配線基板及びその製造方法
JPH10195668A (ja) 2層フレキシブル基板の製造方法
JP2001237541A (ja) ビルドアップ多層基板及びその製造方法
JP3535684B2 (ja) ガラス製配線基板
JP4157693B2 (ja) 半導体装置及びその製造方法
JPH1060661A (ja) 2層フレキシブル基板の製造方法
JPH01312893A (ja) プリント基板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050712

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051012

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081021

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091021

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091021

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101021

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101021

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111021

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111021

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121021

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121021

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131021

Year of fee payment: 8

EXPY Cancellation because of completion of term