JP2001110940A - 半導体パッケージ用基板とその製造法 - Google Patents
半導体パッケージ用基板とその製造法Info
- Publication number
- JP2001110940A JP2001110940A JP32447899A JP32447899A JP2001110940A JP 2001110940 A JP2001110940 A JP 2001110940A JP 32447899 A JP32447899 A JP 32447899A JP 32447899 A JP32447899 A JP 32447899A JP 2001110940 A JP2001110940 A JP 2001110940A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- plating
- pad
- copper
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
(57)【要約】 （修正有）
【課題】基板の軽薄短小化の要請に対応した半導体パッ
ケージ用基板の製造方法。 【解決手段】部分電解メッキ用のリード線を有しない独
立銅回路パターンを形成し、ソルダーレジストパターン
の形成・ソルダーレジストの表面粗化後、基板全面に無
電解銅を析出させ、半田面にはメッキレジストパターン
で被覆して、部品面及び半田面の露出している無電解銅
をエッチングにより溶解除去する。部品面のパッド・銅
メッキされたスルーホール・半田面のボールパッド・半
田面の無電解銅を導通体として使用して、露出している
銅パッドに部分電解メッキ皮膜を析出させる。半田面の
メッキレジストを剥離して後、半田面の無電解銅をエッ
チング溶解して、電解メッキ皮膜のパッドを有する半導
体パッケージ用基板を形成する。
ケージ用基板の製造方法。 【解決手段】部分電解メッキ用のリード線を有しない独
立銅回路パターンを形成し、ソルダーレジストパターン
の形成・ソルダーレジストの表面粗化後、基板全面に無
電解銅を析出させ、半田面にはメッキレジストパターン
で被覆して、部品面及び半田面の露出している無電解銅
をエッチングにより溶解除去する。部品面のパッド・銅
メッキされたスルーホール・半田面のボールパッド・半
田面の無電解銅を導通体として使用して、露出している
銅パッドに部分電解メッキ皮膜を析出させる。半田面の
メッキレジストを剥離して後、半田面の無電解銅をエッ
チング溶解して、電解メッキ皮膜のパッドを有する半導
体パッケージ用基板を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、電子機器、電気機
器、コンピューター、通信機器等に用いられるプリント
基板に係る。更には、半導体を搭載する半導体パッケー
ジ用基板に関する。
器、コンピューター、通信機器等に用いられるプリント
基板に係る。更には、半導体を搭載する半導体パッケー
ジ用基板に関する。
【０００２】
【従来の技術】一般には、基板に回路パターンを形成
後、ソルダーレジストパターン形成を行って後、部分電
解メッキ用導通線で半導体素子搭載面（以下、部品面と
略記する）、半田ボール搭載面（以下、半田面と略記す
る）に部分電解メッキを施して、電解メッキ処理された
パッドを有する半導体パッケージ用基板を製造してい
る。
後、ソルダーレジストパターン形成を行って後、部分電
解メッキ用導通線で半導体素子搭載面（以下、部品面と
略記する）、半田ボール搭載面（以下、半田面と略記す
る）に部分電解メッキを施して、電解メッキ処理された
パッドを有する半導体パッケージ用基板を製造してい
る。
【０００３】
【発明が解決しようとする課題】基板の軽薄短小化の要
請に対して、細線化、多層化、高密度化で対応してきて
はいるが、この方法では、部分電解メッキ用導通線の引
き廻しのスペースを確保することは非常に厳しくなって
いる。その対応策として、導通線が不要な無電解メッキ
が試みられてきているが、製品の品質的にも、製造コス
ト的にも問題が多いのが現状である。
請に対して、細線化、多層化、高密度化で対応してきて
はいるが、この方法では、部分電解メッキ用導通線の引
き廻しのスペースを確保することは非常に厳しくなって
いる。その対応策として、導通線が不要な無電解メッキ
が試みられてきているが、製品の品質的にも、製造コス
ト的にも問題が多いのが現状である。
【０００４】
【課題を解決するための手段】ＢＧＡ基板製造におい
て、部分電解メッキ用のリード線を有しない独立銅回路
パターンを形成し、ソルダーレジストパターンの形成
後、ソルダーレジスト表面を粗化した基板の全面に無電
解銅を析出させ、半田面にはメッキレジストパターンで
被覆して、部品面及び半田面の露出している無電解銅を
エッチングにより溶解除去する。部品面のパッド・銅メ
ッキされたスルーホール・半田面のボールパッド・半田
面の無電解銅を導通体として使用して、露出している銅
パッドに電解メッキを析出させる。半田面のメッキレジ
ストを剥離して後、半田面の無電解銅をエッチング溶解
して、部品面、半田面のパッドに電解メッキ処理された
パッドを有する半導体パッケージ用基板を形成する。従
来の方法では、部分電解メッキ用導通線は、回路パター
ン形成時に同時に形成していたが、本発明の方法では、
回路パターン形成時には、部分電解メッキ用導通線を形
成する必要がなく、無電解銅メッキを仮設の電解メッキ
用導通体として使用し、部分電解メッキ皮膜を形成して
後、エッチング除去することにより、部分電解メッキ用
導通線のスペースを有しない半導体パッケージ用基板を
形成する方法である。その結果、部分電解メッキ用導通
線をなくすことにより、そのスペースを高密度化に使用
することができ、軽薄短小化にも対応できる。
て、部分電解メッキ用のリード線を有しない独立銅回路
パターンを形成し、ソルダーレジストパターンの形成
後、ソルダーレジスト表面を粗化した基板の全面に無電
解銅を析出させ、半田面にはメッキレジストパターンで
被覆して、部品面及び半田面の露出している無電解銅を
エッチングにより溶解除去する。部品面のパッド・銅メ
ッキされたスルーホール・半田面のボールパッド・半田
面の無電解銅を導通体として使用して、露出している銅
パッドに電解メッキを析出させる。半田面のメッキレジ
ストを剥離して後、半田面の無電解銅をエッチング溶解
して、部品面、半田面のパッドに電解メッキ処理された
パッドを有する半導体パッケージ用基板を形成する。従
来の方法では、部分電解メッキ用導通線は、回路パター
ン形成時に同時に形成していたが、本発明の方法では、
回路パターン形成時には、部分電解メッキ用導通線を形
成する必要がなく、無電解銅メッキを仮設の電解メッキ
用導通体として使用し、部分電解メッキ皮膜を形成して
後、エッチング除去することにより、部分電解メッキ用
導通線のスペースを有しない半導体パッケージ用基板を
形成する方法である。その結果、部分電解メッキ用導通
線をなくすことにより、そのスペースを高密度化に使用
することができ、軽薄短小化にも対応できる。
【０００５】本発明は、部分電解メッキ用導通線のスペ
ースを有しないで、部品面、半田面に電解メッキ皮膜を
形成した半導体パッケージ用基板及びその製造法であ
る。本発明は、銅メッキされたスルーホールを有する回
路基板において、 １）ソルダーレジストパターンの形成工程 ２）ソルダーレジストの表面粗化工程 ３）無電解銅メッキの工程 ４）半田面の半田パッド部が開口したメッキレジストパ
ターンを形成する工程 ５）部品面の無電解銅のエッチング工程 ６）部分電解メッキ工程 ７）半田面のメッキレジストの剥離工程 ８）半田面の無電解銅のエッチング工程 を行うことによる、部分電解メッキ処理されたパッドを
有する半導体パッケージ用基板及びその製造法である。
本発明は、無電解銅メッキを、部分電解メッキ用導通体
として使用して後、エッチング除去することを特徴とす
る請求項１の部分電解メッキ処理されたパッドを有する
半導体パッケージ用基板の製造法である。本発明は、メ
ッキレジストのパターンが、半田パッド部の面に覆い被
さるように被覆させる方法で、部分電解メッキ皮膜を形
成したパッドを有する半導体パッケージ用基板の製造法
である。本発明は、メッキレジストのパターンが半田パ
ッド部の面積の０．２〜２０％覆い被さるようにするこ
とにより、部分電解メッキ皮膜を形成したパッドを有す
る半導体パッケージ用基板の製造法である。
ースを有しないで、部品面、半田面に電解メッキ皮膜を
形成した半導体パッケージ用基板及びその製造法であ
る。本発明は、銅メッキされたスルーホールを有する回
路基板において、 １）ソルダーレジストパターンの形成工程 ２）ソルダーレジストの表面粗化工程 ３）無電解銅メッキの工程 ４）半田面の半田パッド部が開口したメッキレジストパ
ターンを形成する工程 ５）部品面の無電解銅のエッチング工程 ６）部分電解メッキ工程 ７）半田面のメッキレジストの剥離工程 ８）半田面の無電解銅のエッチング工程 を行うことによる、部分電解メッキ処理されたパッドを
有する半導体パッケージ用基板及びその製造法である。
本発明は、無電解銅メッキを、部分電解メッキ用導通体
として使用して後、エッチング除去することを特徴とす
る請求項１の部分電解メッキ処理されたパッドを有する
半導体パッケージ用基板の製造法である。本発明は、メ
ッキレジストのパターンが、半田パッド部の面に覆い被
さるように被覆させる方法で、部分電解メッキ皮膜を形
成したパッドを有する半導体パッケージ用基板の製造法
である。本発明は、メッキレジストのパターンが半田パ
ッド部の面積の０．２〜２０％覆い被さるようにするこ
とにより、部分電解メッキ皮膜を形成したパッドを有す
る半導体パッケージ用基板の製造法である。
【０００６】
【発明の実施の形態】本発明の実施形態について以下に
詳述する。本発明に使用するプリント回路基板は、市販
の銅箔５〜７０μｍと絶縁基材として、エポキシ樹脂、
ポリイミド樹脂、ビスマレインイミドトリアジン（Ｂ
Ｔ）樹脂、ＰＰＥ樹脂を、或いは、該樹脂をガラス繊
維、ガラス布或いは紙に含浸させたプリプレーグを重ね
合せて銅箔両面基板あるいは多層基板を作成した。その
基板の厚さは、０．０５〜２．４ｍｍの基板である。
詳述する。本発明に使用するプリント回路基板は、市販
の銅箔５〜７０μｍと絶縁基材として、エポキシ樹脂、
ポリイミド樹脂、ビスマレインイミドトリアジン（Ｂ
Ｔ）樹脂、ＰＰＥ樹脂を、或いは、該樹脂をガラス繊
維、ガラス布或いは紙に含浸させたプリプレーグを重ね
合せて銅箔両面基板あるいは多層基板を作成した。その
基板の厚さは、０．０５〜２．４ｍｍの基板である。
【０００７】次に、銅箔面にドリルあるいはレーザーに
より穴を形成し、メッキにより導通を確保して後、印刷
法あるいはフォトレジストシート法を使用して銅をエッ
チングにより回路パターンを形成した。本発明に使用す
るＢＧＡ基板、ＣＳＰ基板は、“プリント回路技術便
覧”（プリント回路学会編）を参考にして作成した。プ
リント回路基板の中でも、特に、半導体パッケージ用の
ＢＧＡ基板、ＣＳＰ基板において、本発明は優れた効果
を発揮する。以下、基板の半導体素子を搭載する面を部
品面、半田ボールを搭載する面を半田面と言う。
より穴を形成し、メッキにより導通を確保して後、印刷
法あるいはフォトレジストシート法を使用して銅をエッ
チングにより回路パターンを形成した。本発明に使用す
るＢＧＡ基板、ＣＳＰ基板は、“プリント回路技術便
覧”（プリント回路学会編）を参考にして作成した。プ
リント回路基板の中でも、特に、半導体パッケージ用の
ＢＧＡ基板、ＣＳＰ基板において、本発明は優れた効果
を発揮する。以下、基板の半導体素子を搭載する面を部
品面、半田ボールを搭載する面を半田面と言う。
【０００８】本発明は、半導体パッケージ用の銅メッキ
されたスルーホールを有する回路基板において、以下の
処理工程を順次行う。
されたスルーホールを有する回路基板において、以下の
処理工程を順次行う。
【０００９】１）ソルダーレジストパターンの形成工程 回路基板の部分電解メッキすべき個所以外の部分にソル
ダーレジストパターンを形成する。ソルダーレジスト
は、光硬化型のレジストが用いられる。例えば、太陽イ
ンキ製造（株）ＰＳＲ−４０００等が挙げられる。塗布
の方法は、一般に用いられている塗布の方法、例えば、
スクリーン印刷法、ロールコーター法、スプレーコータ
ー法、カーテンコーター法、ディップコーター法等が用
いられる。 ２）ソルダーレジストの表面粗化工程 無電解メッキ前に、硬化したソルダーレジスト面を、過
マンガン酸カリウムやクロム酸カリウムを含有する溶液
でエッチング処理して粗化し、無電解メッキ銅の密着性
を向上する。
ダーレジストパターンを形成する。ソルダーレジスト
は、光硬化型のレジストが用いられる。例えば、太陽イ
ンキ製造（株）ＰＳＲ−４０００等が挙げられる。塗布
の方法は、一般に用いられている塗布の方法、例えば、
スクリーン印刷法、ロールコーター法、スプレーコータ
ー法、カーテンコーター法、ディップコーター法等が用
いられる。 ２）ソルダーレジストの表面粗化工程 無電解メッキ前に、硬化したソルダーレジスト面を、過
マンガン酸カリウムやクロム酸カリウムを含有する溶液
でエッチング処理して粗化し、無電解メッキ銅の密着性
を向上する。
【００１０】以下に述べる無電解銅メッキ液，ソフトエ
ッチング液，電解メッキ液については、一般に用いられ
ている薬液が用いられる。
ッチング液，電解メッキ液については、一般に用いられ
ている薬液が用いられる。
【００１１】３）無電解銅メッキの工程 ソルダーレジストの全面は勿論の事、基板の全面に無電
解銅メッキ皮膜の形成を行う。これにより、部分電解メ
ッキの導通性を確保する。液浴としては、ロッシェル塩
浴、ＥＤＴＡ浴等が用いられる。銅の膜厚としては、
０．２〜１．０μｍで、全面が金属銅皮膜で覆われてい
る。
解銅メッキ皮膜の形成を行う。これにより、部分電解メ
ッキの導通性を確保する。液浴としては、ロッシェル塩
浴、ＥＤＴＡ浴等が用いられる。銅の膜厚としては、
０．２〜１．０μｍで、全面が金属銅皮膜で覆われてい
る。
【００１２】４）半田面の半田パッド部が開口したメッ
キレジストパターンを形成する工程半田面には、レジス
トインクを塗布して、あるいは、ドライフイルムを貼り
つけて露光して、パターンを形成する。半田面のパッド
は開口させて、電解メッキが析出する構造にする。半田
パット部の開口したメッキレジストパターンは、パッド
の一部を覆う構造のパターン形成を行う。即ち、開口部
におけるレジストインクあるいはドライフイルムのパタ
ーンの形状が、半田パッド部の面に部分的に覆い被さる
ような覆う構造にする。このような構造にする事によ
り、エッチング後においても、半田パッドへの導通が確
保され部分電解メッキ皮膜が施される。そのメッキレジ
ストのパターンが半田パッド部の面積の０．２〜２０％
覆い被さることにより、効率的な部分電解メッキ皮膜の
パッドを有する半導体パッケージ用基板の製造法にする
ことが出来る。本発明に使用するメッキレジストとして
は、例えば、旭化成（株）製のサンフォート等が用いら
れる。メッキレジストは、無電解メッキや電解メッキに
対しても変形したり、溶解したり、剥離することのない
安定なレジストを使用する。
キレジストパターンを形成する工程半田面には、レジス
トインクを塗布して、あるいは、ドライフイルムを貼り
つけて露光して、パターンを形成する。半田面のパッド
は開口させて、電解メッキが析出する構造にする。半田
パット部の開口したメッキレジストパターンは、パッド
の一部を覆う構造のパターン形成を行う。即ち、開口部
におけるレジストインクあるいはドライフイルムのパタ
ーンの形状が、半田パッド部の面に部分的に覆い被さる
ような覆う構造にする。このような構造にする事によ
り、エッチング後においても、半田パッドへの導通が確
保され部分電解メッキ皮膜が施される。そのメッキレジ
ストのパターンが半田パッド部の面積の０．２〜２０％
覆い被さることにより、効率的な部分電解メッキ皮膜の
パッドを有する半導体パッケージ用基板の製造法にする
ことが出来る。本発明に使用するメッキレジストとして
は、例えば、旭化成（株）製のサンフォート等が用いら
れる。メッキレジストは、無電解メッキや電解メッキに
対しても変形したり、溶解したり、剥離することのない
安定なレジストを使用する。
【００１３】５）無電解銅のエッチング工程 この工程は、部品面、半田面の無電解銅をエッチングに
より除去する工程である。メッキレジスト以外の部分無
電解銅を、エッチングにより溶解除去する。エッチング
溶液は、硫酸−過酸化水素溶液、過硫酸塩水溶液等が用
いられる。この方法で、回路パターン銅を粗化した状態
にすることにより、電解メッキ皮膜の密着性を向上させ
る効果も有る。
より除去する工程である。メッキレジスト以外の部分無
電解銅を、エッチングにより溶解除去する。エッチング
溶液は、硫酸−過酸化水素溶液、過硫酸塩水溶液等が用
いられる。この方法で、回路パターン銅を粗化した状態
にすることにより、電解メッキ皮膜の密着性を向上させ
る効果も有る。
【００１４】６）部分電解メッキ工程 半田面の無電解銅を部分電解メッキ用の導通体として使
用して、半田面のボールパッド・銅メッキされたスルー
ホール・部品面のパッド間の導通を介して電解メッキを
行い、露出している銅パッド面に部分電解メッキ皮膜を
析出させる。電解メッキとしては、例えば、ニッケルメ
ッキとしては、ワット浴，スルファミン酸浴、パラジウ
ムメッキとしては、例えば、日本高純度化学（株）パラ
ブライト，エヌ・イー・ケムキャット（株）Ｐｄ−ＬＦ
等、金メッキとしては、例えば、メルテックス（株）オ
ウロベル、上村工業（株）オールナ、日本高純度化学
（株）テンペレジストＥＸ等、銀メッキとしては、例え
ば、エヌ・イー・ケムキャット（株）Ｓ−９００，日本
高純度化学（株）テンペレジストＡＧＲ等を使用する。
用して、半田面のボールパッド・銅メッキされたスルー
ホール・部品面のパッド間の導通を介して電解メッキを
行い、露出している銅パッド面に部分電解メッキ皮膜を
析出させる。電解メッキとしては、例えば、ニッケルメ
ッキとしては、ワット浴，スルファミン酸浴、パラジウ
ムメッキとしては、例えば、日本高純度化学（株）パラ
ブライト，エヌ・イー・ケムキャット（株）Ｐｄ−ＬＦ
等、金メッキとしては、例えば、メルテックス（株）オ
ウロベル、上村工業（株）オールナ、日本高純度化学
（株）テンペレジストＥＸ等、銀メッキとしては、例え
ば、エヌ・イー・ケムキャット（株）Ｓ−９００，日本
高純度化学（株）テンペレジストＡＧＲ等を使用する。
【００１５】７）半田面のメッキレジストの剥離工程 続いて、半田面のメッキレジストを剥離して、無電解銅
メッキされた基板面を露出させる。剥離の方法は、アル
カリ溶液が使用される。
メッキされた基板面を露出させる。剥離の方法は、アル
カリ溶液が使用される。
【００１６】８）無電解銅のエッチング工程 ５）の無電解銅のエッチング工程と同じ方法で、無電解
銅をエッチング溶解除去する。部品面及び半田面のパッ
ドの電解メッキ皮膜は、このエッチング工程では溶解の
影響は受けない。
銅をエッチング溶解除去する。部品面及び半田面のパッ
ドの電解メッキ皮膜は、このエッチング工程では溶解の
影響は受けない。
【００１７】以上、１）から８）の工程を行うことによ
り、部品面、半田面に部分電解メッキ皮膜のパッドを有
する半導体パッケージ用基板を製造することができる。
この方法により部分電解メッキ用リード線のスペースを
省くことができるので、従来の方法の製品より更に微細
な独立銅回路パターンを有する半導体パッケージ用基板
を製造することができ、その方法を確立した。
り、部品面、半田面に部分電解メッキ皮膜のパッドを有
する半導体パッケージ用基板を製造することができる。
この方法により部分電解メッキ用リード線のスペースを
省くことができるので、従来の方法の製品より更に微細
な独立銅回路パターンを有する半導体パッケージ用基板
を製造することができ、その方法を確立した。
【００１８】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。使用したＢＧＡ基板は、“プリント回路技術便
覧”（プリント回路学会編）を参考にして、部分電解メ
ッキ用リード線を有しない独立した銅回路パターンの基
板を作成して使用した。 １）ソルダーレジストパターンの形成工程 本発明で使用したソルダーレジストは、太陽インキ製造
（株）製のＰＳＲ−４０００である。ＢＧＡ基板の両面
にソルダーレジストをスクリーン印刷法で塗布し、紫外
線露光後、アルカリ現像し、パターンを形成した。 ２）ソルダーレジストの表面粗化工程 アルカリ性過マンガン酸カリウム（過マンガン酸カリウ
ム：２０ｇ／Ｌ，水酸化カリウム：２００ｇ／Ｌ）にて
ソルダーレジスト表面の粗化処理（７０℃＊１分）を行
った。
する。使用したＢＧＡ基板は、“プリント回路技術便
覧”（プリント回路学会編）を参考にして、部分電解メ
ッキ用リード線を有しない独立した銅回路パターンの基
板を作成して使用した。 １）ソルダーレジストパターンの形成工程 本発明で使用したソルダーレジストは、太陽インキ製造
（株）製のＰＳＲ−４０００である。ＢＧＡ基板の両面
にソルダーレジストをスクリーン印刷法で塗布し、紫外
線露光後、アルカリ現像し、パターンを形成した。 ２）ソルダーレジストの表面粗化工程 アルカリ性過マンガン酸カリウム（過マンガン酸カリウ
ム：２０ｇ／Ｌ，水酸化カリウム：２００ｇ／Ｌ）にて
ソルダーレジスト表面の粗化処理（７０℃＊１分）を行
った。
【図１】。 ３）無電解銅メッキの工程 ロッシェル塩浴で全面に無電解銅皮膜を析出させる。銅
の膜厚は、０．３μｍであった。外観検査で無電解銅メ
ッキの膜の状態を観察したが、銅メタルが全面に均一に
密着性良く析出していた
の膜厚は、０．３μｍであった。外観検査で無電解銅メ
ッキの膜の状態を観察したが、銅メタルが全面に均一に
密着性良く析出していた
【図２】。 ４）半田面の半田パッド部を開口したメッキレジストを
形成する工程 半田面に光硬化性ドライフイルムを貼りつけ、紫外線露
光・現像を行って半田パッド部が開口したメッキレジス
トパターンを形成した
形成する工程 半田面に光硬化性ドライフイルムを貼りつけ、紫外線露
光・現像を行って半田パッド部が開口したメッキレジス
トパターンを形成した
【図３】。開口されたメッキレジストの構造は、凸部を
４箇所有するものである。メッキレジストの円周線は銅
パッドの円周に一致させ，凸部は円周内、即ち、銅パッ
ドの円内に円中心に向かって伸び出している
４箇所有するものである。メッキレジストの円周線は銅
パッドの円周に一致させ，凸部は円周内、即ち、銅パッ
ドの円内に円中心に向かって伸び出している
【図４】。本発明に使用したドライフイルムは、旭化成
工業社製のサンフォートである。 ５）無電解銅のエッチング工程 基板を硫酸−過酸化水素溶液に浸漬し、部品面の無電解
銅と半田面のメッキレジスト開口部の無電解銅をエッチ
ングにより除去する。そのエッチング条件は、３０℃×
１分であった。回路パターンの銅表面は粗化された状態
になっていた。半田面のメッキレジストは、変形した
り、剥離したりは全く起っていなかった。半田面の無電
解銅と部品面の銅パッドとの導電性を調べ、スルーホー
ルを介して完全に導通していることを確認した
工業社製のサンフォートである。 ５）無電解銅のエッチング工程 基板を硫酸−過酸化水素溶液に浸漬し、部品面の無電解
銅と半田面のメッキレジスト開口部の無電解銅をエッチ
ングにより除去する。そのエッチング条件は、３０℃×
１分であった。回路パターンの銅表面は粗化された状態
になっていた。半田面のメッキレジストは、変形した
り、剥離したりは全く起っていなかった。半田面の無電
解銅と部品面の銅パッドとの導電性を調べ、スルーホー
ルを介して完全に導通していることを確認した
【図５】。 ６）部分電解メッキ工程 ワット浴（ＮｉＳＯ４−ＮｉＣｌ２−Ｈ３ＢＯ４溶液）
に基板をセットして、半田面の無電解銅を電気メッキの
陰極と接続し、電解ニッケルメッキ（１Ａ／ｄｍ２×２
０分）を実施した。ニッケルのメッキ厚は、５μｍであ
った。続いて、日本高純度化学（株）のテンペレジスト
ＥＸ浴に基板を移して、電解金メッキ（０．３Ａ／ｄｍ
２×３分）を行い、ニッケル面上に金を析出させた。そ
の金メッキ厚は、０．５μｍであった。パッド上以外に
は、ニッケル・金の金属の析出は認められなかった
に基板をセットして、半田面の無電解銅を電気メッキの
陰極と接続し、電解ニッケルメッキ（１Ａ／ｄｍ２×２
０分）を実施した。ニッケルのメッキ厚は、５μｍであ
った。続いて、日本高純度化学（株）のテンペレジスト
ＥＸ浴に基板を移して、電解金メッキ（０．３Ａ／ｄｍ
２×３分）を行い、ニッケル面上に金を析出させた。そ
の金メッキ厚は、０．５μｍであった。パッド上以外に
は、ニッケル・金の金属の析出は認められなかった
【図６】。 ７）半田面のメッキレジストの除去工程 アルカリ溶液に基板を漬けて、半田面のドライフイルム
を溶解除去し、無電解銅メッキされた基板面を露出させ
た。この操作により部品面の電解ニッケル・金メッキ面
は全く変質していなかった
を溶解除去し、無電解銅メッキされた基板面を露出させ
た。この操作により部品面の電解ニッケル・金メッキ面
は全く変質していなかった
【図７】。 ８）半田面の無電解銅のエッチング工程 ５）の部品面の無電解銅のエッチング工程と同じ方法
で、硫酸−過酸化水素溶液を用いて、半田面のソルダー
レジスト上の無電解銅をエッチング除去した。無電解銅
が完全に溶解したソルダーレジスト面と半田を搭載する
ニッケル・金メッキされた銅パッド面が確認出来た
で、硫酸−過酸化水素溶液を用いて、半田面のソルダー
レジスト上の無電解銅をエッチング除去した。無電解銅
が完全に溶解したソルダーレジスト面と半田を搭載する
ニッケル・金メッキされた銅パッド面が確認出来た
【図８】。得られたパッドの銅凸部は円内に向かって
０．２μｍ伸び出した構造で銅パッド部面積の５％とな
っていた。以上の結果から、部品面、半田面にニッケル
・金皮膜のパッドを有し、メッキ用リード線を有しない
半導体パッケージ用基板の生成を確認した。部品面のニ
ッケル・金皮膜のパッドに、金ワイヤボンディングを
し、ワイヤボンディングのプル（Ｐｕｌｌ）強度を調べ
た。叉、半田面のニッケル・金皮膜のパッドに、半田ボ
ールを搭載して、半田ボールのシアー（Ｓｈｅａｒ）強
度について試験した。その結果、ワイヤボンディングの
プル強度も、半田ボールのシアー強度も非常に優れてい
た。
０．２μｍ伸び出した構造で銅パッド部面積の５％とな
っていた。以上の結果から、部品面、半田面にニッケル
・金皮膜のパッドを有し、メッキ用リード線を有しない
半導体パッケージ用基板の生成を確認した。部品面のニ
ッケル・金皮膜のパッドに、金ワイヤボンディングを
し、ワイヤボンディングのプル（Ｐｕｌｌ）強度を調べ
た。叉、半田面のニッケル・金皮膜のパッドに、半田ボ
ールを搭載して、半田ボールのシアー（Ｓｈｅａｒ）強
度について試験した。その結果、ワイヤボンディングの
プル強度も、半田ボールのシアー強度も非常に優れてい
た。
【比較例】実施例で使用した基板について、６）の電解
ニッケル・金皮膜をつけない（銅素地のまま）パッドで
金ワイヤボンディングを行ったが接続できなかった。ま
た、ハンダボールシアー強度は電解ニッケル・金に比べ
て劣っていた。無電解ニッケル・金皮膜をつけたパッド
では、ハンダボールシアー強度，金ワイヤボンディング
プル強度共に電解ニッケル・金に比べて劣っていた。
ニッケル・金皮膜をつけない（銅素地のまま）パッドで
金ワイヤボンディングを行ったが接続できなかった。ま
た、ハンダボールシアー強度は電解ニッケル・金に比べ
て劣っていた。無電解ニッケル・金皮膜をつけたパッド
では、ハンダボールシアー強度，金ワイヤボンディング
プル強度共に電解ニッケル・金に比べて劣っていた。
【００１９】
【発明の効果】部品面及び半田面に、部分電解メッキ皮
膜のパッドを有する半導体パッケージ用基板は、部品面
での半導体との金ワイヤボンディング密着性、及び、半
田面での半田ボールの密着性及び濡れ性において共に非
常に優れた効果を有する。
膜のパッドを有する半導体パッケージ用基板は、部品面
での半導体との金ワイヤボンディング密着性、及び、半
田面での半田ボールの密着性及び濡れ性において共に非
常に優れた効果を有する。
【図１】両面にソルダーレジストパターンを形成した基
板
板
【図２】全面に無電解銅皮膜を析出させた基板
【図３】半田面にドライフイルムを貼りつけ、紫外線露
光・現像を行って半田パッド部を開口したメッキレジス
トパターンを形成した基板
光・現像を行って半田パッド部を開口したメッキレジス
トパターンを形成した基板
【図４】メッキレジストパターン開口部の構造
【図５】無電解銅をエッチング溶解した基板
【図６】部分電解ニッケル・金メッキされた基板
【図７】半田面のメッキレジストが除去された基板
【図８】半田面の無電解銅をエッチング溶解した基板
【図９】無電解銅をエッチング溶解した開口部の構造
１：絶縁層 ２：銅パターン ３：銅メッキされたスルーホール ４：ソルダーレジスト ５：無電解銅メッキ面 ６：半田面に形成されたメッキレジスト ７：メッキレジストの円周線 ８：メッキレジストの円周線の位置（直径） ９：溶解された無電解銅メッキ面 １０電解ニッケル・金メッキ層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 加藤 伸一 愛知県豊田市神池町２丁目1236番地 日本 サーキット工業 株式会社内 (72)発明者 増田 年生 愛知県豊田市神池町２丁目1236番地 日本 サーキット工業 株式会社内 Ｆターム(参考） 4E351 AA00 BB01 BB24 BB33 BB35 CC06 CC07 DD04 DD05 DD06 DD19 DD20 GG02 GG15 5E317 AA24 BB01 BB11 BB12 BB13 BB14 BB15 CC31 CC32 CC33 CC44 CD05 CD15 CD18 CD25 GG07 GG09 5E319 AA03 AA07 AA08 AB05 AC01 AC13 AC17 BB01 CC22 CC33 GG03 5E343 AA02 AA12 AA38 BB09 BB15 BB23 BB24 BB25 BB44 BB48 BB61 BB71 CC46 CC48 CC67 DD43 EE17 ER11 ER23 ER25 GG01 GG18
Claims (6)
- 【請求項１】銅メッキされたスルーホールを有する回路
基板において、 １）ソルダーレジストパターンの形成工程 ２）ソルダーレジストの表面粗化工程 ３）無電解銅メッキの工程 ４）半田ボール搭載面の半田パッド部が開口したメッキ
レジストを形成する工程 ５）半導体素子搭載面の無電解銅のエッチング工程 ６）部分電解メッキ工程 ７）半田ボール搭載面のメッキレジストの剥離工程 ８）半田ボール搭載面の無電解銅のエッチング工程 を行うことを特徴とする部分電解メッキ処理されたパッ
ドを有する半導体パッケージ用基板及びその製造法 - 【請求項２】ソルダーレジストの表面粗化工程を、過マ
ンガン酸カリウム，クロム酸カリウムの内、少なくとも
１つを含有する溶液で処理することを特徴とする請求項
１に記載の部分電解メッキ処理されたパッドを有する半
導体パッケージ用基板の製造法 - 【請求項３】無電解メッキ銅を、部分電解メッキ用導通
体として使用して後、エッチング除去することを特徴と
する請求項１に記載の部分電解メッキ処理されたパッド
を有する半導体パッケージ用基板の製造法 - 【請求項４】メッキレジストのパターンが、半田パッド
部の面に覆い被さるように被覆することを特徴とする請
求項１に記載の部分電解メッキ処理されたパッドを有す
る半導体パッケージ用基板の製造法 - 【請求項５】メッキレジストのパターンが、半田パッド
部の面積の０．２〜２０％覆い被さることを特徴とする
請求項３の部分電解メッキ処理されたパッドを有する半
導体パッケージ用基板の製造法 - 【請求項６】部分電解メッキが、ニッケル，パラジウ
ム，金，銀から選ばれる少なくとも１つであることを特
徴とする請求項１の部分電解メッキ処理されたパッドを
有する半導体パッケージ用基板の製造法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32447899A JP4155434B2 (ja) | 1999-10-12 | 1999-10-12 | 部分電解メッキ処理されたパッドを有する半導体パッケージ用基板の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32447899A JP4155434B2 (ja) | 1999-10-12 | 1999-10-12 | 部分電解メッキ処理されたパッドを有する半導体パッケージ用基板の製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001110940A true JP2001110940A (ja) | 2001-04-20 |
| JP4155434B2 JP4155434B2 (ja) | 2008-09-24 |
Family
ID=18166261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32447899A Expired - Fee Related JP4155434B2 (ja) | 1999-10-12 | 1999-10-12 | 部分電解メッキ処理されたパッドを有する半導体パッケージ用基板の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4155434B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030072855A (ko) * | 2002-03-07 | 2003-09-19 | 주식회사 심텍 | 플립칩 비지에이 반도체 패키지용 인쇄회로기판의범프패드 도금방법 |
| EP1381260A1 (en) * | 2002-07-11 | 2004-01-14 | Ultratera Corporation | Method of plating connecting layers on a conductor pattern of a printed circuit board (PCB) |
| EP1381259A1 (en) * | 2002-07-11 | 2004-01-14 | Ultratera Corporation | Structure of printed circuit board (PCB) |
| JP2005123598A (ja) * | 2003-09-24 | 2005-05-12 | Toppan Printing Co Ltd | 配線基板 |
| JP2006332106A (ja) * | 2005-05-23 | 2006-12-07 | Daisho Denshi:Kk | プリント配線板とその製造方法 |
| JP2011049476A (ja) * | 2009-08-28 | 2011-03-10 | Taiyo Holdings Co Ltd | ソルダーレジスト層及びプリント配線板 |
| US8264850B2 (en) | 2008-03-31 | 2012-09-11 | Fujitsu Limited | Electronic device package with connection terminals including uneven contact surfaces |
| WO2014024754A1 (ja) * | 2012-08-07 | 2014-02-13 | 三菱瓦斯化学株式会社 | 半導体パッケージ用回路基板及びその製造方法 |
| CN106061138A (zh) * | 2016-07-29 | 2016-10-26 | 维沃移动通信有限公司 | 一种pcb板的制备方法和pcb板 |
| JP2019114722A (ja) * | 2017-12-25 | 2019-07-11 | 住友電工プリントサーキット株式会社 | プリント配線板及びプリント配線板の製造方法 |
| CN115623698A (zh) * | 2022-12-16 | 2023-01-17 | 淄博芯材集成电路有限责任公司 | 无引线电镀的加工方法 |
-
1999
- 1999-10-12 JP JP32447899A patent/JP4155434B2/ja not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030072855A (ko) * | 2002-03-07 | 2003-09-19 | 주식회사 심텍 | 플립칩 비지에이 반도체 패키지용 인쇄회로기판의범프패드 도금방법 |
| EP1381260A1 (en) * | 2002-07-11 | 2004-01-14 | Ultratera Corporation | Method of plating connecting layers on a conductor pattern of a printed circuit board (PCB) |
| EP1381259A1 (en) * | 2002-07-11 | 2004-01-14 | Ultratera Corporation | Structure of printed circuit board (PCB) |
| JP2005123598A (ja) * | 2003-09-24 | 2005-05-12 | Toppan Printing Co Ltd | 配線基板 |
| JP2006332106A (ja) * | 2005-05-23 | 2006-12-07 | Daisho Denshi:Kk | プリント配線板とその製造方法 |
| US8264850B2 (en) | 2008-03-31 | 2012-09-11 | Fujitsu Limited | Electronic device package with connection terminals including uneven contact surfaces |
| JP2011049476A (ja) * | 2009-08-28 | 2011-03-10 | Taiyo Holdings Co Ltd | ソルダーレジスト層及びプリント配線板 |
| WO2014024754A1 (ja) * | 2012-08-07 | 2014-02-13 | 三菱瓦斯化学株式会社 | 半導体パッケージ用回路基板及びその製造方法 |
| CN106061138A (zh) * | 2016-07-29 | 2016-10-26 | 维沃移动通信有限公司 | 一种pcb板的制备方法和pcb板 |
| JP2019114722A (ja) * | 2017-12-25 | 2019-07-11 | 住友電工プリントサーキット株式会社 | プリント配線板及びプリント配線板の製造方法 |
| JP7032128B2 (ja) | 2017-12-25 | 2022-03-08 | 住友電工プリントサーキット株式会社 | プリント配線板及びプリント配線板の製造方法 |
| CN115623698A (zh) * | 2022-12-16 | 2023-01-17 | 淄博芯材集成电路有限责任公司 | 无引线电镀的加工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4155434B2 (ja) | 2008-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5235139A (en) | Method for fabricating printed circuits | |
| US6815126B2 (en) | Printed wiring board with conformally plated circuit traces | |
| JP3752161B2 (ja) | プリント配線基板の銅表面粗化方法ならびにプリント配線基板およびその製造方法 | |
| JP2006278774A (ja) | 両面配線基板の製造方法、両面配線基板、およびそのベース基板 | |
| JP4155434B2 (ja) | 部分電解メッキ処理されたパッドを有する半導体パッケージ用基板の製造法 | |
| JP4129665B2 (ja) | 半導体パッケージ用基板の製造方法 | |
| US6544584B1 (en) | Process for removal of undesirable conductive material on a circuitized substrate and resultant circuitized substrate | |
| JPH05327224A (ja) | 多層配線基板の製造方法及びその製造方法で製造される多層配線基板 | |
| US4968398A (en) | Process for the electrolytic removal of polyimide resins | |
| JP4137279B2 (ja) | プリント配線板及びその製造方法 | |
| JP2004124110A (ja) | 無電解金めっきの前処理方法、配線基板及びその製造方法 | |
| JPH0964538A (ja) | プリント配線板の製造方法 | |
| JP2002198461A (ja) | プラスチックパッケージ及びその製造方法 | |
| JP2713037B2 (ja) | プリント配線板及びその製造方法 | |
| JP2858564B2 (ja) | 印刷配線板の製造方法 | |
| JPH08148810A (ja) | プリント配線板の製造法 | |
| JP3760396B2 (ja) | 配線基板の製造方法 | |
| JP3826651B2 (ja) | 配線板の製造法 | |
| JP2000114693A (ja) | 配線板の製造法 | |
| JPH03201592A (ja) | プリント配線板の製造法 | |
| JP2000323814A (ja) | 配線板の製造方法 | |
| JP3191686B2 (ja) | 印刷配線板の製造方法 | |
| JPH1070353A (ja) | 銅被覆ポリイミド基板を用いた電子回路基板の製造方法 | |
| JPH11177210A (ja) | 導体パターンの形成方法 | |
| JPH06132636A (ja) | 印刷配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060821 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070524 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070524 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070913 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080325 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080610 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080702 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080703 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130718 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |