JPH1070353A - 銅被覆ポリイミド基板を用いた電子回路基板の製造方法 - Google Patents

銅被覆ポリイミド基板を用いた電子回路基板の製造方法

Info

Publication number
JPH1070353A
JPH1070353A JP24262796A JP24262796A JPH1070353A JP H1070353 A JPH1070353 A JP H1070353A JP 24262796 A JP24262796 A JP 24262796A JP 24262796 A JP24262796 A JP 24262796A JP H1070353 A JPH1070353 A JP H1070353A
Authority
JP
Japan
Prior art keywords
resist
copper
electronic circuit
circuit board
solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24262796A
Other languages
English (en)
Inventor
Noriaki Sugamoto
憲明 菅本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP24262796A priority Critical patent/JPH1070353A/ja
Publication of JPH1070353A publication Critical patent/JPH1070353A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 銅被覆ポリイミド基板を用いた電子回路基板
のリード先端部分に金めっきを施す際におけるめっき液
のリードへの浸入に基づくリードの密着性の低下を防止
し、信頼性の高い電子回路基板を得る方法を提供するこ
と。 【解決手段】 ポリイミドフィルムまたは導電性被膜を
施したポリイミドフィルム上に銅被覆を施して得られた
銅被覆ポリイミド基板上に感光性レジストを塗布し、該
レジストを露光し、現像した後、該銅被覆ポリイミド基
板に回路パターン形成のためのエッチング処理を施し、
次いでレジストを剥離除去することからなる銅被覆ポリ
イミド基板を用いた電子回路部品の製造方法において、
前記基板からのレジストの剥離を、濃度3〜6重量%、
液温35〜45℃に調整したアルカリ水溶液をレジスト
剥離液として用い、40〜60秒間該剥離液を基板に接
触させることによって行うことを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、高密度実装に適し
た銅被覆ポリイミド基板を用いた電子回路部品素材の製
造方法に関するものである。
【0002】
【従来の技術】銅被覆ポリイミド基板は、ポリイミドフ
ィルムに銅箔を貼り合わせるか、ポリイミドフィルムの
表面に蒸着法、スパッタリング法、無電解めっき法等に
よって導電性被膜を形成して導電性を付与した後、電気
めっき法によって所望の厚さの銅被膜を施すことなどに
よって得られる。このようにして得られた銅被覆ポリイ
ミド基板に対して感光性レジストを適用したフォトリソ
グラフィー技法を使用して、その表面に導電回路パター
ンを形成し、FPC(フレキシブルプリント配線板)等
の電子機器に実装するための電子回路基板が得られる。
そして、実際に該基板を電子機器に実装するに際して
は、該回路のリード先端部分に金めっきを施こすことが
行われる。
【0003】
【発明が解決しようとする課題】近年、電子機器の、小
型化、軽量化が進むにつれて、電子回路基板に対する回
路の高密度化が要求されるようになっている。しかし、
前記した方法により得られる電子回路基板において、リ
ード先端部分に金めっきを施こす場合にリード先端部分
とポリイミドフィルムとの間に金めっき液が浸み込ん
で、僅かの曲げ応力によってもリード部分が剥離するな
ど密着性の劣化をもたらし、その密着強度が金めっき付
与前の50%以下に低下してしまうので信頼性の高い電
子回路基板を得ることができないという問題を生じた。
【0004】このため、リード先端部分への金めっき付
与による該部分の密着強度の低下を防止するための努力
が種々行われているが、未だ十分な解決策が得られてい
ないのが現状である。
【0005】本発明は、銅被覆ポリイミド基板を用いた
電子回路基板のリード先端部分に金めっきを施す際の上
記した問題点を解決し、信頼性の高い電子回路基板を得
ることができる製造方法を提供することを目的とするも
のである。
【0006】
【課題を解決するための手段】本発明者は、上記基板の
リード先端部分への金めっきによる該リード先端部分の
めっき液の浸み込みによる密着性の低下原因について種
々検討した結果、基板に感光性レジストによる回路パタ
ーンを付与した後の感光性レジストの剥離除去に際して
剥離液に対する接触時間、すなわち剥離時間が大きく影
響し、剥離時間が長くなるほど、その後に施されるリー
ド先端部分への金めっき付与に際しての該部分への金め
っき液の浸入が甚だしくなることを見出した。
【0007】本発明は、本発明者の上記の知見に基づい
て完成したものであって、ポリイミドフィルムまたは導
電性被膜を施したポリイミドフィルム上に銅被覆を施し
て得られた銅被覆ポリイミド基板上に感光性レジストを
塗布し、該レジストを露光し、現像した後、該銅被覆ポ
リイミド基板に回路パターン形成のためのエッチング処
理を施し、次いでレジストを剥離除去することからなる
銅被覆ポリイミド基板を用いた電子回路基板の製造方法
において、前記銅被覆ポリイミド基板からのレジストの
剥離を、濃度3〜6重量%、液温35〜45℃に調整し
たアルカリ水溶液をレジスト剥離液として用い、40〜
60秒間該剥離液を基板に接触させることによって行う
銅被覆ポリイミド基板を用いた電子回路基板の製造方法
を特徴とするものである。
【0008】
【発明の実施の形態】本発明は、上記したように銅被覆
ポリイミド基板を用いて電子回路基板を製造するに際し
て、パターニング処理後に施される感光性レジストの剥
離作業を、濃度3〜6%、液温35〜45℃に調整した
アルカリ水溶液をレジスト剥離液として用い、40〜6
0秒間接触させることによって行うことを要旨とするも
のである。
【0009】本発明において使用されるアルカリ水溶液
は特に限定されないが、水酸化ナトリウムあるいは水酸
化カリウム水溶液またはこれらの混合水溶液であること
が好ましい。そして上記のようにしてレジスト剥離作業
を行った場合には、金めっき処理後のリード先端部分の
密着強度を、金めっき処理前の密着強度の50%以上に
向上させることが可能となり信頼性の高い電子回路基板
を得ることができる。
【0010】本発明において、レジスト剥離液のアルカ
リ濃度を3〜6%としたのは、濃度が3%未満、または
6%を超えるときは、電子回路基板からレジストを完全
に除去するための剥離時間が本発明において意図する6
0秒よりも長くなるからである。また、液温を35〜4
5℃としたのは、液温を35℃未満とするとやはり剥離
時間が長くなりすぎ、また45℃よりも高くするとレジ
スト剥離後のリード先端部分の密着強度が著しく低下し
てしまうからである。
【0011】さらに本発明において基板のレジスト剥離
液への接触時間、すなわち剥離時間を40〜60秒に限
定したのは、40秒未満では電子回路基板からレジスト
を完全に除去することができず、60秒を超えると、金
めっき付与後のリード先端部分の密着強度がレジスト剥
離後の密着強度の50%未満となるからである。
【0012】本発明で用いられる銅被覆ポリイミド基板
は、ポリイミドフィルム表面に蒸着法、スパッタリング
法、イオンプレーティング法、無電解めっき法などを使
用して導電性被膜を形成した後、該被膜上に銅の電気め
っきを施す方法、接着剤を使用して銅箔とポリイミドフ
ィルムとを貼り合わせる方法のほか、銅箔にポリイミド
前駆物質を塗布した後これを硬化させる方法などによっ
ても得ることができる。
【0013】本発明において、銅被覆ポリイミド基板に
施される感光性レジストは、ネガ型、ポジ型を問わず、
液状レジスト、ドライフィルムレジストなどその目的に
応じて適宜選択使用することができる。そして、剥離液
の接触によるレジストの剥離方法も特に限定されず、通
常行われる方法、例えば基板を剥離液に浸漬する方法、
もしくは基板に剥離液を吹き付ける方法などを採用して
行えばよい。
【0014】
【実施例】次に本発明の実施例について説明する。本発
明はこの実施例に限定されるものでないことはいうまで
もない。
【0015】厚さ25μmのポリイミドフィルムNPI
25(鐘淵化学工業社製)の片面に蒸着法により厚さ
0.1μmの銅被膜を形成した。得られた基板に硫酸銅
80g/リットル、硫酸180g/リットル、塩素イオ
ン50mg/リットルにさらに適量の光沢剤を添加した
電気銅めっき浴を用い、浴温23℃、電流密度2A/d
のめっき条件で厚さ35μmの電気銅めっきを施す
ことにより銅被覆ポリイミド基板を得た。
【0016】次に、得られた銅被覆ポリイミド基板の銅
被覆面に、厚さ30μmのドライフィルムレジストFX
130(デュポン社製)を塗布した後、該レジストを1
80μmピッチのパターンを用いて、感光量30mJ/
cmで露光し、露光後、1%炭酸ナトリウム水溶液を
現像液として用いて、液温30℃で現像を行うことによ
りパターニング処理を行った。次いで銅被覆露出部分の
エッチングを行い、残存するドライフィルムレジストを
剥離除去することによって電子回路基板を得た。
【0017】得られた電子回路基板のリード先端部分
に、硫酸ニッケル240g/リットル、塩化ニッケル7
0g/リットル、ホウ酸30g/リットルの電気ニッケ
ルめっき浴を使用して、浴温55℃、電流密度2A/d
のめっき条件で厚さ1μmの電気ニッケルめっきを
施した。ニッケルめっき付与後、シアン系電気金めっき
浴N−44(N.E.ケムキャット社製)を使用し、浴
温65℃、電流密度0.3A/dmのめっき条件で厚
さ0.5μmの電気金めっきを施した。
【0018】上記の製造工程において、 イ)レジスト剥離液として、液温40℃の4%NaOH
水溶液を使用して、ドライフィルムレジストの剥離時間
を変化させた場合のドライフィルムレジスト剥離後と金
めっき付与後のリードの密着強度および剥離状況につい
て、 ロ)レジスト剥離液として、液温40℃でNaOH水溶
液の濃度を変化させて用いた場合のドライフィルムレジ
ストの剥離時間およびドライフィルムレジスト剥離後と
金めっき付与後のリードの密着強度について、 ハ)レジスト剥離液として、4%NaOH水溶液を使用
し、その液温を変化させた場合のドライフィルムレジス
ト剥離後と金めっき付与後のリードの密着強度につい
て、測定を行ない、それぞれの結果を図1〜図3に示し
た。
【0019】図1は、イ)の結果を示したものである。
図1の結果より、剥離時間が40秒未満であるときは、
電子回路基板からドライフィルムレジストを完全に剥離
除去することができないこと、また剥離時間が60秒を
超えると、金めっき付与部分のリードの密着強度がドラ
イフィルムレジスト剥離後の密着強度の50%に達しな
いことが分かる。
【0020】図2は、ロ)の結果を示したものである。
図2の結果より、レジスト剥離液のNaOH水溶液濃度
が3%未満または6%を超えたときは、ドライフィルム
レジストの完全剥離に要する時間が所定の時間よりも長
くなり、金めっき付与後のリードの密着強度が低下する
ことが分かる。
【0021】図3は、ハ)の結果を示したものである。
図3の結果より、レジスト剥離液の液温が35℃%未満
では、ドライフィルムレジストの完全剥離に要する時間
が所定の時間よりも長くなり、また45℃を超えると金
めっき付与後のリードの密着強度が低下することが分か
る。
【0022】以上の結果から、本発明によるレジスト剥
離方法によるときは、金めっき処理に際しての金めっき
液の浸み込みによるリード先端部分の密着強度の低下を
相当程度防止することができるので、この方法を用いれ
ば、高密度FPC回路基板のような狭小な回路を有する
電子回路基板を容易に製造することができることが分か
る。
【0023】
【発明の効果】以上述べたように、本発明によるとき
は、銅被覆ポリイミド基板を用いた電子回路基板の実装
に際して行われる回路のリード部分の金めっきに際して
の金めっき液のリード部分への浸み込みによる密着強度
の低下を防止することができ、銅被覆ポリイミド基板を
用いた信頼性の高い電子回路基板を高い収率で得ること
ができるのでその工業的な効果は大きい。
【図面の簡単な説明】
【図1】液温40℃、濃度4%のNaOH水溶液のレジ
スト剥離液を用いてドライフィルムレジストの剥離を行
ったときの、ドライフィルムレジストの完全剥離に要す
る時間がドライフィルムレジスト剥離後および金めっき
付与後の密着強度およびレジスト剥離状況に及ぼす影響
を示す図である。
【図2】液温40℃のNaOH水溶液濃度を変えたレジ
スト剥離液を用いてドライフィルムレジストの剥離を行
ったときの、剥離時間およびドライフィルムレジスト剥
離後と金めっき付与後の密着強度を示す図である。
【図3】NaOH水溶液濃度4%のレジスト剥離液の液
温を変化させてドライフィルムレジストの剥離を行った
ときの、ドライフィルムレジスト剥離時間と剥離後の密
着強度を示す図である。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 ポリイミドフィルムまたは導電性被膜を
    施したポリイミドフィルム上に銅被覆を施して得られた
    銅被覆ポリイミド基板上に感光性レジストを塗布し、該
    レジストを露光し、現像した後、該銅被覆ポリイミド基
    板に回路パターン形成のためのエッチング処理を施し、
    次いで該レジストを剥離除去することからなる銅被覆ポ
    リイミド基板を用いた電子回路基板の製造方法におい
    て、前記基板からのレジストの剥離を、濃度3〜6重量
    %、液温35〜45℃に調整したアルカリ水溶液をレジ
    スト剥離液として用い、40〜60秒間該剥離液を基板
    に接触させることによって行うことを特徴とする銅被覆
    ポリイミド基板を用いた電子回路基板の製造方法。
  2. 【請求項2】 前記アルカリ水溶液は、水酸化ナトリウ
    ム水溶液あるいは水酸化カリウム水溶液またはこれらの
    混合水溶液である請求項1記載の銅被覆ポリイミド基板
    を用いた電子回路基板の製造方法。
JP24262796A 1996-08-26 1996-08-26 銅被覆ポリイミド基板を用いた電子回路基板の製造方法 Pending JPH1070353A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24262796A JPH1070353A (ja) 1996-08-26 1996-08-26 銅被覆ポリイミド基板を用いた電子回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24262796A JPH1070353A (ja) 1996-08-26 1996-08-26 銅被覆ポリイミド基板を用いた電子回路基板の製造方法

Publications (1)

Publication Number Publication Date
JPH1070353A true JPH1070353A (ja) 1998-03-10

Family

ID=17091875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24262796A Pending JPH1070353A (ja) 1996-08-26 1996-08-26 銅被覆ポリイミド基板を用いた電子回路基板の製造方法

Country Status (1)

Country Link
JP (1) JPH1070353A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100783340B1 (ko) * 1999-06-10 2007-12-07 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤 반도체소자 탑재용 중계기판의 제조방법
CN102981378A (zh) * 2012-11-15 2013-03-20 中山大学 一种去除聚酰亚胺柔性电极制备过程中光刻胶的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100783340B1 (ko) * 1999-06-10 2007-12-07 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤 반도체소자 탑재용 중계기판의 제조방법
CN102981378A (zh) * 2012-11-15 2013-03-20 中山大学 一种去除聚酰亚胺柔性电极制备过程中光刻胶的方法

Similar Documents

Publication Publication Date Title
US20050058945A1 (en) Method of making a printed wiring board with conformally plated circuit traces
JP2006278774A (ja) 両面配線基板の製造方法、両面配線基板、およびそのベース基板
WO2007058147A1 (ja) プリント配線基板、その製造方法およびその使用方法
JP2003008199A (ja) プリント配線基板の銅表面粗化方法ならびにプリント配線基板およびその製造方法
JP2009177153A (ja) 配線基板及びその製造方法
JP4187687B2 (ja) 回路付サスペンション基板の製造方法
JP2009283671A (ja) プリント配線板の製造方法
JP4155434B2 (ja) 部分電解メッキ処理されたパッドを有する半導体パッケージ用基板の製造法
JP2009272571A (ja) プリント配線基板及びその製造方法
EP0476065B1 (en) Method for improving the insulation resistance of printed circuits
WO2005015966A1 (ja) プリント配線板およびその製造方法
JP3500977B2 (ja) 両面回路板の製造方法
JP2003078234A (ja) プリント配線板およびその製造方法
JP2003101194A (ja) プリント配線板の製造方法
JPH10215072A (ja) 多層印刷配線板の製造方法
JPH1070353A (ja) 銅被覆ポリイミド基板を用いた電子回路基板の製造方法
JP3928392B2 (ja) プリント配線板の製造方法
JPH0348494A (ja) 微細導体用の多層印刷回路基板及びそのめっき法
JP3941463B2 (ja) 多層プリント配線板の製造方法
JP2003008204A (ja) 両面プリント配線板の製造方法
JPH08148810A (ja) プリント配線板の製造法
JP2003298205A (ja) プリント配線板の製造方法
JPH09181422A (ja) プリント配線板の製造方法
JP3191686B2 (ja) 印刷配線板の製造方法
JPS62156898A (ja) スル−ホ−ルプリント配線板の製造方法