JP5622128B2 - 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法 - Google Patents

樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法 Download PDF

Info

Publication number
JP5622128B2
JP5622128B2 JP2013108307A JP2013108307A JP5622128B2 JP 5622128 B2 JP5622128 B2 JP 5622128B2 JP 2013108307 A JP2013108307 A JP 2013108307A JP 2013108307 A JP2013108307 A JP 2013108307A JP 5622128 B2 JP5622128 B2 JP 5622128B2
Authority
JP
Japan
Prior art keywords
resin
lead
semiconductor chip
semiconductor device
tie bar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013108307A
Other languages
English (en)
Other versions
JP2013191874A (ja
Inventor
田 和 範 小
田 和 範 小
木 博 通 鈴
木 博 通 鈴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2013108307A priority Critical patent/JP5622128B2/ja
Publication of JP2013191874A publication Critical patent/JP2013191874A/ja
Application granted granted Critical
Publication of JP5622128B2 publication Critical patent/JP5622128B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法に関する。
近年、樹脂封止型半導体装置において、ますますその形状を小型化および薄型化することが要求されてきている。このような背景のもと、樹脂封止型半導体装置のうち二方向端子のものについては、その開発のトレンドが、DIP(Dual In-line Package)から、SOP(Small Outline Package)、TSOP(Thin Small Outline Package)、SON(Small Outline Non-leaded Package)という順に移り変わりつつある。
また、樹脂封止型半導体装置のうち四方向端子のものについては、その開発のトレンドが、QFJ(Quad Flat J-leaded)(PLCC(Plastic Lead Chip Carrier))から、TQFP(Thin Quad Flat J-leaded Package)、QFN(Quad Flat Non-leaded Package)という順に移り変わりつつある。
このうち小型薄型のパッケージであるQFNを組み立てる工程のうち、樹脂封止工程において、樹脂モールディング方法の一例として、MAP(Mold Array Package)方式やスルーゲート方式が採用されている(特許文献1、2参照)。
このうちMAP方式は、複数のデバイス領域を一括して1つのキャビティで覆って樹脂モールディングを行うものであるが、リードフレーム品におけるMAP方式の場合は、多数個取り基板(複数のデバイス領域を有するリードフレーム)の裏面に接着層を有するシートを予め密着させてリードの実装面にレジンバリが付着しないようにしてモールドを行っている。
つまり、MAP方式では多数個取り基板の外縁部しかクランプされない。そのため、多数個取り基板の反りの影響で、樹脂成形金型のクランプ箇所から離れているリードフレームの中央付近のデバイス領域においてリードとシートとの間に隙間ができ易く、この隙間に樹脂が入り込むとレジンバリが形成される。そこで、レジンバリの対策として接着層を有したシートが多数個取り基板の裏面全体を覆うように予め貼り付けてある。これにより、たとえリードフレームが反りの影響でその中央付近が樹脂成形金型(下金型表面)から離れたとしても、シートが接着層を介してリードフレームに貼り付いているため、リードとシートとの間に隙間が生じない。すなわち、リードの実装面(端子表面)にレジンバリが形成されることはない。しかしながら、接着層を有する分だけ、シートのコストが高くなる。
他方、スルーゲート方式は、相互に連通ゲートを介して繋がる複数のキャビティが形成された樹脂成形金型を用いて、それぞれのデバイス領域を1対1の対応で個々のキャビティで覆って樹脂モールディングを行うものである。したがって、それぞれのデバイス領域の周囲を金型でクランプするため、リードフレームの中央付近におけるクランプ力がMAP方式よりも強い。これにより、接着層を有していないシートを採用しても、リードフレームの中央付近のデバイス領域におけるリードの端子も、シートに食い込ませることが可能になり、リードの実装面におけるレジンバリの形成を抑制できる。すなわち、接着層を排除できる分だけ、シートのコストを抑えることができる。
このようなスルーゲート方式を採用した場合、樹脂封止を行う際、上金型に設けられた突出部がデバイス領域のうちタイバーの領域のみを押圧する。このためタイバーは、シート表面まで達するように厚くする必要があるとともに、タイバーの幅をある程度太くしてリードを固定する機械強度を持たせる必要がある。したがって、ダイシングを行うブレードもこれに合わせて幅を太くする必要がある。このため、ダイシングに時間がかかってしまうという問題が生じる。
特開2001−320007号公報 特開2007−96196号公報
本発明はこのような点を考慮してなされたものであり、樹脂モールド時のリード実装面でのレジンバリの発生を防止するとともに、ダイシングの速度を速くすることができ、加工時間を短縮することが可能な樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法を提供することを目的とする。
本発明は、樹脂封止型半導体装置において、半導体チップと、半導体チップ周囲に配置され、裏面に下方へ突出する端子が設けられたリードと、半導体チップとリードとを接続する接続部と、半導体チップ、接続部、リード、およびそれらの周囲を封止する封止樹脂とを備え、リードは、端子が設けられた領域のアウターリードと、半導体チップに接続される領域のインナーリードとを有し、アウターリードは、その上面側が覆われることなく外方へ露出し、アウターリードの外端部下方には、端子が設けられておらず封止樹脂が充填されていることを特徴とする樹脂封止型半導体装置である。
本発明は、アウターリードは、その外端部から端子上方に位置する部分までその上面が覆われることなく外方へ露出していることを特徴とする樹脂封止型半導体装置である。
本発明は、アウターリードのうち外端部上面が封止樹脂で覆われていることを特徴とする樹脂封止型半導体装置である。
本発明は、多面付樹脂封止型半導体装置において、複数の半導体チップと、各半導体チップ周囲に設けられたタイバーと、各半導体チップ周囲に配置され、タイバーにより支持されるとともに裏面に下方へ突出する端子が設けられたリードと、各半導体チップとリードとを接続する接続部と、各半導体チップと、各半導体チップに対応する接続部、リード、およびそれらの周囲を封止する封止樹脂とを備え、各半導体チップに対応するリードは、端子が設けられた領域のアウターリードと、半導体チップに接続される領域のインナーリードとを有し、各半導体チップに対応するアウターリードは、その上面側が覆われることなく外方へ露出し、タイバー下面には封止樹脂の流路となる封止樹脂空間が形成されていることを特徴とする多面付樹脂封止型半導体装置である。
なお、本発明では半導体装置の外部端子となるリードから突出した端子を有する側を、リードの裏面、もしくは下方としている。
本発明は、封止樹脂空間は、タイバーの長手方向全体にわたって形成されていることを特徴とする多面付樹脂封止型半導体装置である。
本発明は、アウターリードは、タイバーが設けられた部分から端子上方に位置する部分までその上面が覆われることなく外方へ露出していることを特徴とする多面付樹脂封止型半導体装置である。
本発明は、アウターリードのうち、タイバーが設けられた部分の上面が封止樹脂で覆われていることを特徴とする多面付樹脂封止型半導体装置である。
本発明は、タイバーが設けられた部分の上面を覆う封止樹脂は、タイバー上面の長手方向全体にわたって延びていることを特徴とする多面付樹脂封止型半導体装置である。
本発明は、リードフレームにおいて、タイバーと、タイバーにより支持されるとともに裏面に下方へ突出する端子が設けられたリードとを備え、リードは、端子が設けられた領域のアウターリードと、半導体チップに接続される領域のインナーリードとを有し、タイバー下面に、樹脂封止型半導体装置を製造する際に封止樹脂の流路となる封止樹脂空間が形成されていることを特徴とするリードフレームである。
本発明は、封止樹脂空間は、タイバーの長手方向全体にわたって形成されていることを特徴とするリードフレームである。
本発明は、複数の半導体チップ収納領域を形成するタイバーと、各半導体チップ収納領域に設けられ、タイバーにより支持されるとともに裏面に下方へ突出する端子が設けられたリードとを有するリードフレームを準備する工程と、各半導体チップ収納領域内に半導体チップを配置し、半導体チップとリードとを接続部により接続する工程と、半導体チップが搭載されたリードフレームを下金型上に配置する工程と、下金型上に、各半導体チップに対応するリードのうち端子が設けられた領域のアウターリードに対応する部分に突出型が形成された上金型を装着する工程と、下金型と上金型との間の金型空間に封止樹脂を充填する工程とを備え、タイバー下面には2つの隣接する半導体チップ収納領域間を連通する流路が形成されていることを特徴とする樹脂封止型半導体装置の製造方法である。
本発明は、下金型と上金型との間の金型空間に封止樹脂を充填した後、各半導体チップ毎にタイバーに沿って封止樹脂を断裁する工程を更に備えたことを特徴とする樹脂封止型半導体装置の製造方法である。
本発明は、流路は、タイバーの長手方向全体にわたって形成されていることを特徴とする樹脂封止型半導体装置の製造方法である。
本発明は、下金型上に上金型を装着する工程において、上金型の突出型は、アウターリードのうちタイバーが設けられた部分から端子上方に位置する部分まで、アウターリード上面に当接することを特徴とする樹脂封止型半導体装置の製造方法である。
本発明は、突出型のうちタイバーに対応する位置に、タイバーに沿って内方に窪む凹部が形成されていることを特徴とする樹脂封止型半導体装置の製造方法である。
本発明は、封止樹脂を充填する工程において、封止樹脂は、突出型の凹部を通って隣接する金型空間に供給されることを特徴とする樹脂封止型半導体装置の製造方法である。
本発明は、凹部は、各タイバー上面の長手方向全体にわたって延びていることを特徴とする樹脂封止型半導体装置の製造方法である。
本発明によれば、樹脂封止の際、下金型と上金型でリードを安定して押さえる(金型でクランプすると言う)ことができ、リードの撓みを防止することができる。これにより樹脂モールド時のリード実装面でのレジンバリの発生を防止することができる。また、従来、タイバーを金型でクランプしてリードを固定していたのに対し、アウターリードを金型でクランプしてリードを固定するので、タイバーがリードを固定する機械強度は少なくて良く、設計の自由度が増し、タイバーの幅を従来より細くすることができるので、ダイシングを行うブレードの幅も細くすることができる。これにより、ダイシングの速度を速めることができ、加工時間を短縮することができる。
また本発明によれば、タイバー下面(または上面)に封止樹脂の流路となる封止樹脂空間が形成されているので、樹脂封止の際、全ての金型空間内に封止樹脂を安定して充填することができる。
本発明の第1の実施の形態によるリードフレームを示す平面図。 本発明の第1の実施の形態によるリードフレームを示す断面図(図1のII−II線断面図)。 本発明の第1の実施の形態によるリードフレームのリード周辺を示す部分斜視図。 本発明の第1の実施の形態による多面付樹脂封止型半導体装置を示す平面図。 本発明の第1の実施の形態による多面付樹脂封止型半導体装置を示す底面図。 本発明の第1の実施の形態による多面付樹脂封止型半導体装置を示す断面図(図4のVI−VI線断面図)。 本発明の第1の実施の形態による多面付樹脂封止型半導体装置のリード周辺を示す部分斜視図。 本発明の第1の実施の形態による樹脂封止型半導体装置を示す断面図(図9のVIII−VIII線断面図)。 本発明の第1の実施の形態による樹脂封止型半導体装置を示す平面図。 本発明の第1の実施の形態による樹脂封止型半導体装置を示す底面図。 本発明の第1の実施の形態によるリードフレームの製造工程を示す図。 本発明の第1の実施の形態による多面付樹脂封止型半導体装置および樹脂封止型半導体装置の製造工程を示す図。 本発明の第1の実施の形態による多面付樹脂封止型半導体装置および樹脂封止型半導体装置の製造工程を示す図。 本発明の第1の実施の形態の変形例を示す部分斜視図。 本発明の第2の実施の形態による多面付樹脂封止型半導体装置を示す断面図。 本発明の第2の実施の形態による樹脂封止型半導体装置を示す断面図。 本発明の第2の実施の形態による樹脂封止型半導体装置の製造工程のうち樹脂封止工程を示す図。 本発明の第1の実施の形態による樹脂封止型半導体装置の変形例を示す断面図。 本発明の第1の実施の形態による樹脂封止型半導体装置の変形例を示す断面図。
以下、本発明の第1の実施の形態について、図1乃至図14および図18乃至図19を参照して説明する。
リードフレームの構成
まず、図1乃至図3により、本発明の第1の実施の形態によるリードフレームの概略について説明する。図1は、本実施の形態によるリードフレームを示す平面図であり、図2は、本実施の形態によるリードフレームを示す断面図(図1のII−II線断面図)である。また図3は、本実施の形態によるリードフレームのリード周辺を示す部分斜視図である。
図1および図2に示すように、リードフレーム30は、複数のタイバー31と、各タイバー31によって支持された複数の細長状リード20とを備えている。このうち複数のタイバー31は格子状に配置されており、この格子を構成する各矩形毎に、その内部に半導体チップ収納領域35が形成されている。そして各リード20は、タイバー31から半導体チップ収納領域35内方へ向けて突出している。
また各半導体チップ収納領域35内には、半導体チップ12を搭載するためのダイパッド11が設けられている。各ダイパッド11は、その四隅においてタイバー31から延設された4本の吊りリード32によって支持されている。なお、1つのリードフレーム30内には、実際には多面付けにより多数のダイパッド11が設けられているが、図1では一部(4個)のダイパッド11のみを示している。
図2に示すように、リード20裏面には、下方へ突出する端子13が設けられている。そしてリード20は、端子13が設けられた領域のアウターリード21と、半導体チップ12に接続される領域のインナーリード22とを有している。このうちインナーリード22は、樹脂封止型半導体装置10を製造する際、半導体チップ12に接続される内部端子としての役割を果たす。他方、アウターリード21は、樹脂封止型半導体装置10と外部の機器との接続を行う外部端子としての役割を果たす。
図2において、ダイパッド11はリード20と同一の厚みをもっている。しかしながら、これに限らず、ダイパッド11の厚みをリード20より薄くしても良い。ダイパッド11を薄くすることで、半導体チップを搭載して樹脂封止した半導体装置10全体の厚さを薄くすることができる。なお、リード20の厚みとは、端子13も含めた最大の厚みをいう(以下同様)。
一方、図2および図3に示すように、各タイバー31下面に封止樹脂空間34が形成されている。この封止樹脂空間34は、後述する樹脂封止型半導体装置10を製造する際、封止樹脂16の流路となるものである。この封止樹脂空間34は、各タイバー31の長手方向全体にわたって形成されている。すなわち各タイバー31の厚みは、リード20の厚みより薄くなっている。
なお、このようなリードフレーム30の材質は、銅、銅合金、42合金(Ni41%のFe合金)等とすることができる。
多面付樹脂封止型半導体装置の構成
次に、図4乃至図7により、本発明の第1の実施の形態による多面付樹脂封止型半導体装置の概略について説明する。ここで、図4は、本実施の形態による多面付樹脂封止型半導体装置を示す平面図であり、図5は、本実施の形態による多面付樹脂封止型半導体装置を示す底面図である。また図6は、本実施の形態による多面付樹脂封止型半導体装置を示す断面図(図4のVI−VI線断面図)であり、図7は、本実施の形態による多面付樹脂封止型半導体装置のリード周辺を示す部分斜視図である。
図4乃至図7に示す多面付樹脂封止型半導体装置50は、上述したリードフレーム30を用いて作成されるものである。したがって、ダイパッド11、タイバー31、吊りリード32、およびリード20の構成は、上述したリードフレーム30における構成と略同様であり、ここでは一部説明を省略する。
図4乃至図6に示すように、多面付樹脂封止型半導体装置50は、複数のダイパッド11と、両面接着テープまたはAgペースト等のダイボンド材を介して各ダイパッド11上面に搭載された半導体チップ12とを備えている。このうち各半導体チップ12は、その表面外周に沿って配置された複数の電極12aを有している。
また各半導体チップ12周囲に、タイバー31が設けられている。さらに、各半導体チップ12周囲に、タイバー31により支持されるとともに裏面に下方へ突出する端子13が設けられた複数のリード20が配置されている。各リード20は、端子13が設けられた領域のアウターリード21と、半導体チップ12に接続される領域のインナーリード22とを有している。さらに各ダイパッド11は、各々4本の吊りリード32によって支持されている。
図4および図6に示すように、半導体チップ12の電極12aと、各リード20のインナーリード22とが、接続部(例えば金製のボンディングワイヤー)15によって電気的に接続されている。さらにまた、半導体チップ12、ボンディングワイヤー15、リード20、およびそれらの周囲が、封止樹脂16により封止されている。封止樹脂16は、樹脂封止型半導体装置に使用されている公知の樹脂材料を用いて形成することができる。
ここで、各リード20のアウターリード21は、その上面21a側が封止樹脂16により覆われることなく外方へ露出している。すなわち図6に示すように、アウターリード21は、少なくともタイバー31が設けられた部分21dから端子13上方に位置する部分21cまで、その上面21aが封止樹脂16により覆われることなく外方へ露出している。
またタイバー31が設けられた部分21dの下方には、端子13が設けられておらず、封止樹脂16が充填されている。すなわち図6および図7に示すように、各タイバー31下面に、後述するように樹脂封止型半導体装置10を製造する際、封止樹脂16の流路となる封止樹脂空間34が形成されている。そして、この封止樹脂空間34内に封止樹脂16が充填されている。なお、封止樹脂空間34は、各タイバー31の長手方向全体にわたって形成されている。ここで樹脂空間34の高さは、樹脂封止に適するように30μm以上が好ましく、又リードフレームの厚さの制限により200μm以下が好ましい。
樹脂封止型半導体装置の構成
次に、図8乃至図10および図18乃至図19により、本発明の第1の実施の形態による樹脂封止型半導体装置の概略について説明する。ここで、図8は、本実施の形態による樹脂封止型半導体装置を示す断面図(図9のVIII−VIII線断面図)であり、図9は、本実施の形態による樹脂封止型半導体装置を示す平面図である。また図10は、本実施の形態による樹脂封止型半導体装置を示す底面図である。また図18乃至図19は、それぞれ本実施の形態による樹脂封止型半導体装置の変形例を示す断面図である。
図8乃至図10に示す樹脂封止型半導体装置10は、上述した多面付樹脂封止型半導体装置50を各半導体チップ12毎にタイバー31に沿って断裁(ダイシング)することにより作成されるものである(個片化という)。したがって、ダイパッド11、半導体チップ12、リード20、ボンディングワイヤー15、および封止樹脂16の構成は、上述した多面付樹脂封止型半導体装置50における構成と略同様であり、ここでは一部説明を省略する。
図8に示すように、樹脂封止型半導体装置10は、中央に位置するダイパッド11と、ダイパッド11上面に搭載された半導体チップ12とを備えている。
図8および図9に示すように、半導体チップ12周囲には、裏面に下方へ突出する端子13が設けられた複数のリード20が配置されている。各リード20は、略同一平面内において二次元的に互いに電気的に独立して配置されている。
また半導体チップ12の電極12aと、各リード20のインナーリード22とが、ボンディングワイヤー(接続部)15によって電気的に接続されている。さらに半導体チップ12、ボンディングワイヤー15、リード20、およびそれらの周囲が、封止樹脂16により封止されている。
ここで、各リード20のアウターリード21は、その上面21a側が封止樹脂16により覆われることなく外方へ露出している。すなわちアウターリード21は、少なくとも外端部21bから端子13上方に位置する部分21cまで、その上面21aが封止樹脂16により覆われることなく外方へ露出している。またアウターリード21の外端部21b下方には、端子13が設けられておらず、封止樹脂16が充填されている。
図10に示すように、各端子13は封止樹脂16の裏面から外方に露出している。また、複数の端子13は、相対的に半導体チップ12の近くに位置するものと、遠くに位置するものとから構成されている。すなわち端子13は、封止樹脂16の内周に沿って互い違いに(千鳥状に)配置されている。しかしながら、端子13の数、形状、および配置構造は、これに限定されるものではない。
図8において、ダイパッド11はリード20と同一の厚みをもっている。しかしながら、図18に示すようにダイパッド11の厚みをハーフエッチングなどの方法によりリード20より薄くしても良い。ダイパッド11を薄くすることで、半導体チップを搭載して樹脂封止した半導体装置10全体の厚さを薄くすることができる。
なお、図8乃至図10に示す樹脂封止型半導体装置10において、ダイパッド11は必ずしも設けなくてもよい。この場合、例えば図19に示すように、半導体チップ12をインナーリード22の下方に配置し、半導体チップ12の各電極12aと各インナーリード22の下方の面とを、はんだボールまたは金バンプ等からなる接続部15によるフリップチップ接続によって電気的に接続しても良い。このように半導体チップを搭載して樹脂封止することで、半導体装置10全体の厚さを薄くすることができる。
なお、図9および図10に示すように、樹脂封止型半導体装置10の四隅に、封止樹脂16によって覆われないコーナー部18を形成しても良い。すなわちコーナー部18の表面側(図9)および裏面側(図10)の両方において、リードフレーム30を構成する金属(銅、銅合金、42合金(Ni41%のFe合金)等)が露出している。これにより、樹脂封止型半導体装置10を基板(図示せず)に実装した場合に、樹脂封止型半導体装置10を基板にしっかりと固定することが出来るため、更なる実装信頼性の向上につながる。なお、このような金属のコーナー部18は、封止樹脂成型時に上下の成型金型が当接し、タイバー31の上下の樹脂空間の長手方向を半導体装置毎に区切ることになるが、各半導体装置毎に見れば、各リード20に接続される位置のタイバー31については、タイバー31の長手方向全体にわたって封止樹脂空間34が形成されており、封止樹脂の流路が十分に形成されている。
リードフレームの製造方法
次に、本発明の第1の実施の形態によるリードフレームの製造方法について説明する。
ここで図11(a)−(d)は、図1乃至図3に示すリードフレームの製造工程を示す図である。なお図11(a)−(d)に示す各工程は、上記の図2に対応するリードフレームの断面図で示してある。
まず、導電性基板40を準備する(図11(a))。この導電性基板40としては、銅、銅合金、42合金(Ni41%のFe合金)等の金属基板(例えば厚み80〜250μm)を使用することができる。なお導電性基板40は、その両面に対して脱脂等を行い洗浄処理を施したものを使用することが好ましい。
次に、この導電性基板40の表裏に感光性レジストを塗布、乾燥し、これを所望のフォトマスクを介して露光した後、現像してレジストパターン41、42を形成する(図11(b))。なお感光性レジストとしては、従来公知のものを使用することができる。
次に、レジストパターン41、42を耐腐蝕膜として導電性基板40に腐蝕液でエッチングを施す(図11(c))。腐蝕液は、使用する導電性基板40の材質に応じて適宜選択することができ、例えば、導電性基板40として銅を用いる場合、通常、塩化第二鉄水溶液を使用し、導電性基板40の両面からスプレーエッチングにて行う。
次いで、レジストパターン41、42を剥離して除去する。このようにして、タイバー31と、タイバー31により支持されるとともに裏面に下方へ突出する端子13が設けられたリード20とを有するリードフレーム30が得られる(図11(d))。
多面付樹脂封止型半導体装置および樹脂封止型半導体装置の製造方法
次に、本発明の第1の実施の形態による多面付樹脂封止型半導体装置および樹脂封止型半導体装置の製造方法について説明する。
ここで図12(a)−(c)および図13(a)−(e)は、図4乃至図7に示す多面付樹脂封止型半導体装置および図8乃至図10に示す樹脂封止型半導体装置の製造工程を示す図である。なお図12(a)−(c)および図13(a)−(e)に示す各工程は、上記の図6および図8に対応する多面付樹脂封止型半導体装置および樹脂封止型半導体装置の断面図で示してある。
まず、上述した図11(a)−(d)に示す工程により、複数の半導体チップ収納領域35を形成するタイバー31と、各半導体チップ収納領域35に設けられ、タイバー31により支持されるとともに裏面に下方へ突出する端子13が設けられたリード20とを有するリードフレーム30を準備する(図12(a))。
次に、各半導体チップ収納領域35に半導体チップ12を配置する。すなわち、各半導体チップ収納領域35内に設けられたダイパッド11上面に、両面接着テープまたはAgペースト等のダイボンド材を介して半導体チップ12を固着して搭載する(図12(b))。続いて、各半導体チップ12の電極12aとリード20のインナーリード22とを金製のボンディングワイヤー(接続部)15によりそれぞれ電気的に接続する(図12(c))。
次に、このようにして半導体チップ12が搭載されたリードフレーム30を下金型55と上金型56とからなる成形金型内に収容する。すなわち、まず下金型55上に非粘着性のモールドテープ57を配置し、さらにモールドテープ57上にリードフレーム30を配置する(図13(a))。
続いて、下金型55上に、下方に向けて突出する複数の突出型58が形成された上金型56を装着する(図13(b))。ここで各突出型58は、各半導体チップ12に対応するリード20のうち端子13が設けられた領域のアウターリード21に対応する部分に形成されている。そして、上金型56を上方から下方に向けて降下させることにより、各突出型58を下金型55上に配置されたリード20に当接させる(図13(c))。この際、突出型58は、アウターリード21のうちタイバー31が設けられた部分21dから端子13上方に位置する部分21cまで、アウターリード21の上面21aに当接してアウターリード21を押圧する。
この際、下金型55と上金型56との間に、各半導体チップ12に対応する複数の金型空間59が形成される。また、上述したようにタイバー31下面には、隣接する2つの半導体チップ収納領域35間を連通する流路(封止樹脂空間)34が形成されている。したがって、隣接する半導体チップ12に対応する金型空間59同士が、流路(封止樹脂空間)34を介して互いに連通した状態となる。
次いで、下金型55と上金型56との間の金型空間59内に封止樹脂16を充填する。この際、まず硬化前の流動性の高い封止樹脂16が、図示しないゲートから一つの金型空間59内へ供給される。続いて、この封止樹脂16は、タイバー31下面に形成された流路(封止樹脂空間)34を介して隣接する金型空間59内へ供給される(図7の矢印F参照)。このようにして、封止樹脂16は、順次周囲の金型空間59内へ拡がっていき、全ての金型空間59内に封止樹脂16が充填される。ここで流路の高さ(下金型55とタイバー31下面との間の距離)は封止樹脂16が容易に流動可能な30μm以上とすることが好ましい。又リードフレーム30の厚さの制限から200μm以下とすることが好ましい。
その後、封止樹脂16が硬化し、これにより半導体チップ12、ボンディングワイヤー15、リード20、およびそれらの周囲が封止樹脂16により封止される。続いて、上金型56を下金型55から上昇させることにより、図4乃至図7に示す多面付樹脂封止型半導体装置50が得られる(図13(d))。上述したように、樹脂封止の際、各突出型58をアウターリード21の上面21aに密着させているので(図13(c))、多面付樹脂封止型半導体装置50を取出した後、各アウターリード21の上面21aは封止樹脂16で覆われることなく外方へ露出する。
ここで、下金型55上に上金型56を装着する際、予めモールドテープ57に端子13を圧着してめり込ませておき、この状態で封止樹脂16により封止しても良い。この場合、多面付樹脂封止型半導体装置50において、封止樹脂16の裏面から端子13を外方に突出させることができる(スタンドオフという)。
さらに、本発明の樹脂封止型半導体装置の製造方法によれば、モールドテープを使用せずに樹脂成型した場合であっても、アウターリード21の下面の端子13は、上金型56の突出型58が端子13の上部21cを押すことにより下金型55に密着した状態となるので、成型時のレジンバリが生じにくい。
最後に、リードフレーム30をブレード60により切断し、樹脂封止型半導体装置10毎に分離する(図13(e))。具体的には、各半導体チップ12毎にタイバー31に沿って封止樹脂16を断裁(ダイシング)する。これにより、封止樹脂16から露出している各リード20と各吊りリード32とを切断するとともに、タイバー31を除去する。このようにして、本実施の形態による樹脂封止型半導体装置10が得られる。
このように本実施の形態によれば、樹脂封止の際、上金型56に設けられた突出型58が、各半導体チップ12に対応するリード20のうち端子13が設けられた領域のアウターリード21上面を押圧する。したがって、突出型58によりリード20を安定して押さえることができ、リード20の撓みを防止することができ、下金型55と上金型56とを確実にクランプすることができる。
また本実施の形態によれば、従来のように、突出型がタイバーの領域のみを押圧する場合と異なり、タイバーの幅を太くする必要がない。したがって、タイバー31の幅を従来より細くすることができ、ダイシングを行うブレード60の幅も細くすることができる。これにより、ダイシングの速度を速めることができ、加工時間を短縮することができる。また、タイバー31の幅を従来より細くすることで、リードフレーム30当たりの半導体チップ収納領域35の数(面付け数)を増すことが可能となる。
また本実施の形態によれば、樹脂封止を行う際、リードフレーム30の裏面に予め接着層を有するシートを接着させておく必要がないので、製造コストを削減することができる。
さらに本実施の形態によれば、タイバー31下面には封止樹脂16の流路となる封止樹脂空間34がタイバー31の長手方向全体にわたって形成されている。このことにより、樹脂封止の際、全ての金型空間59内に封止樹脂16を安定して充填することができる。
さらにまた本実施の形態によれば、アウターリード21は、その上面21a側が覆われることなく外方へ露出している。このことにより、樹脂封止型半導体装置10の検査を行う際、上面側からアウターリード21にプローブを接触させることができるので、検査が行いやすい。
なお、上述した実施の形態において、封止樹脂空間34は、タイバー31の長手方向全体にわたって形成されているが、これに限られない。例えば、図14に示すように、各アウターリード21のうちタイバー31が設けられた部分21dに、それぞれ下方に延びる脚部23を設けても良い。この場合、各封止樹脂空間34は、タイバー31下面のうち隣接する脚部23間に形成される。このことにより、樹脂封止の際、突出型58によってリード20をより安定して押さえることができる。
第2の実施の形態
次に、本発明の第2の実施の形態について図15乃至図17を参照して説明する。図15は、本実施の形態による多面付樹脂封止型半導体装置を示す断面図であり、図16は、本実施の形態による樹脂封止型半導体装置を示す断面図である。また図17は、本実施の形態による樹脂封止型半導体装置の製造工程のうち樹脂封止工程を示す図である。図15乃至図17に示す第2の実施の形態は、アウターリード21のうち外端部21b(タイバー31が設けられた部分21d)の上面が封止樹脂16で覆われている点が異なるものであり、他の構成は上述した第1の実施の形態と同一である。図15乃至図17において、図1乃至図14および図18乃至図19に示す第1の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
図15に示すように、本実施の形態による多面付樹脂封止型半導体装置50Aにおいて、各リード20のアウターリード21のうち端子13上方に位置する部分21cの上面が、封止樹脂16により覆われることなく外方へ露出している。他方、各アウターリード21のうちタイバー31が設けられた部分21dの上面は、封止樹脂16により覆われている(以下、表面樹脂部16aともいう)。この表面樹脂部16aは、各タイバー31上面の長手方向全体にわたって延び、各タイバー31に沿って格子状に形成されている。
図16に示す樹脂封止型半導体装置10Aは、上述した多面付樹脂封止型半導体装置50A(図15)を各半導体チップ12毎にダイシングすることにより作成したものである。樹脂封止型半導体装置10Aにおいて、各アウターリード21のうち端子13上方に位置する部分21cの表面が、封止樹脂16により覆われることなく外方へ露出している。他方、各アウターリード21のうち外端部21b上面は、封止樹脂16(表面樹脂部16a)で覆われている。
図17は、このような多面付樹脂封止型半導体装置50A(図15)および樹脂封止型半導体装置10A(図16)を作成する工程のうち、樹脂封止工程の一部を示している(図13(d)に対応する)。図17に示すように、上金型56の突出型58のうちタイバー31が設けられた部分に対応する位置に、タイバー31に沿って突出型58内方に窪む凹部61が形成されている。この凹部61は、(上金型56を下金型55に装着した際)各タイバー31上面の長手方向全体にわたって延びる。また凹部61の両側に、樹脂封止の際、アウターリード21の上面21aに当接する凸部62が形成されている。
このような突出型58を用いることにより、各アウターリード21の上面21aのうち端子13上方に位置する部分21cを外方へ露出させることができる。また、突出型58の凹部61により、タイバー31が設けられた部分21dの上面に表面樹脂部16aが形成される。さらに、凹部61の幅をタイバー31の幅より広くすることで、隣接する2つの半導体チップ収納領域35間を連通する流路(表面樹脂部16aに相当)が形成され、硬化前の流動性の高い封止樹脂16は突出型58の凹部61を通って隣接する金型空間59に供給されて広がり、全ての金型空間59内に封止樹脂16が充填される。(封止樹脂空間34と同じ機能を果たす)。
本実施の形態によれば、第1の実施の形態による効果に加え、以下の効果が得られる。すなわち、各アウターリード21のうちタイバー31が設けられた部分21dの上面が表面樹脂部16aにより覆われている。このことにより、ダイシングの際、リード20が動きにくくなるので、ダイシングが行いやすくなり、加工性を向上させることができる。
10、10A 樹脂封止型半導体装置
11 ダイパッド
12 半導体チップ
13 端子
15 ボンディングワイヤー(接続部)
16 封止樹脂
20 リード
21 アウターリード
22 インナーリード
23 脚部
30 リードフレーム
31 タイバー
32 吊りリード
34 封止樹脂空間
35 半導体チップ収納領域
40 導電性基板
41、42 レジストパターン
50、50A 多面付樹脂封止型半導体装置
55 下金型
56 上金型
57 モールドテープ
58 突出型
59 金型空間
60 ブレード
61 凹部
62 凸部

Claims (15)

  1. 多面付樹脂封止型半導体装置において、
    複数の半導体チップと、
    各半導体チップ周囲に設けられるとともに、複数の半導体チップ収納領域を形成するタイバーと、
    各半導体チップ周囲に配置され、タイバーにより支持されるとともに裏面に下方へ突出する端子が設けられたリードと、
    各半導体チップとリードとを接続する接続部と、
    各半導体チップと、各半導体チップに対応する接続部、リード、およびそれらの周囲を封止する封止樹脂とを備え、
    各半導体チップに対応するリードは、端子が設けられた領域のアウターリードと、半導体チップに接続される領域のインナーリードとを有し、
    各半導体チップに対応するアウターリードは、その上面側が覆われることなく外方へ露出し、タイバー下面には、2つの隣接する半導体チップ収納領域間を連通して封止樹脂の流路となる封止樹脂空間が形成されていることを特徴とする多面付樹脂封止型半導体装置。
  2. 前記封止樹脂空間は、タイバーの長手方向全体にわたって形成されていることを特徴とする請求項1記載の多面付樹脂封止型半導体装置。
  3. アウターリードは、タイバーが設けられた部分から端子上方に位置する部分までその上面が覆われることなく外方へ露出していることを特徴とする請求項1または2記載の多面付樹脂封止型半導体装置。
  4. アウターリードのうち、タイバーが設けられた部分の上面が封止樹脂で覆われていることを特徴とする請求項1記載の多面付樹脂封止型半導体装置。
  5. タイバーが設けられた部分の上面を覆う封止樹脂は、タイバー上面の長手方向全体にわたって延びていることを特徴とする請求項4記載の多面付樹脂封止型半導体装置。
  6. 樹脂封止型半導体装置において、
    半導体チップと、
    半導体チップ周囲に配置され、裏面に下方へ突出する端子が設けられたリードと、
    半導体チップとリードとを接続する接続部と、
    半導体チップ、接続部、リード、およびそれらの周囲を封止する封止樹脂とを備え、
    リードは、端子が設けられた領域のアウターリードと、半導体チップに接続される領域のインナーリードとを有し、
    アウターリードは、その上面側が覆われることなく外方へ露出し、アウターリードの外端部下方には、端子が設けられておらず封止樹脂が充填され、
    アウターリードのうち外端部上面が封止樹脂で覆われていることを特徴とする樹脂封止型半導体装置。
  7. リードフレームにおいて、
    複数の半導体チップ収納領域を形成するタイバーと、
    タイバーにより支持されるとともに裏面に下方へ突出する端子が設けられたリードとを備え、
    リードは、端子が設けられた領域のアウターリードと、半導体チップに接続される領域のインナーリードとを有し、
    タイバー下面に、樹脂封止型半導体装置を製造する際に、2つの隣接する半導体チップ収納領域間を連通して封止樹脂の流路となる封止樹脂空間が形成されていることを特徴とするリードフレーム。
  8. 封止樹脂空間は、タイバーの長手方向全体にわたって形成されていることを特徴とする請求項7記載のリードフレーム。
  9. 複数の半導体チップ収納領域を形成するタイバーと、各半導体チップ収納領域に設けられ、タイバーにより支持されるとともに裏面に下方へ突出する端子が設けられたリードとを有するリードフレームを準備する工程と、
    各半導体チップ収納領域内に半導体チップを配置し、半導体チップとリードとを接続部により接続する工程と、
    半導体チップが搭載されたリードフレームを下金型上に配置する工程と、
    下金型上に、各半導体チップに対応するリードのうち端子が設けられた領域のアウターリードに対応する部分に突出型が形成された上金型を装着する工程と、
    下金型と上金型との間の金型空間に封止樹脂を充填する工程とを備え、
    タイバー下面には2つの隣接する半導体チップ収納領域間を連通する流路が形成されていることを特徴とする樹脂封止型半導体装置の製造方法。
  10. 下金型と上金型との間の金型空間に封止樹脂を充填した後、各半導体チップ毎にタイバーに沿って封止樹脂を断裁する工程を更に備えたことを特徴とする請求項9記載の樹脂封止型半導体装置の製造方法。
  11. 流路は、タイバーの長手方向全体にわたって形成されていることを特徴とする請求項9または10記載の樹脂封止型半導体装置の製造方法。
  12. 下金型上に上金型を装着する工程において、上金型の突出型は、アウターリードのうちタイバーが設けられた部分から端子上方に位置する部分まで、アウターリード上面に当接することを特徴とする請求項9乃至11のいずれか一項記載の樹脂封止型半導体装置の製造方法。
  13. 突出型のうちタイバーに対応する位置に、タイバーに沿って内方に窪む凹部が形成されていることを特徴とする請求項9乃至11のいずれか一項記載の樹脂封止型半導体装置の製造方法。
  14. 封止樹脂を充填する工程において、封止樹脂は、突出型の凹部を通って隣接する金型空間に供給されることを特徴とする請求項13記載の樹脂封止型半導体装置の製造方法。
  15. 凹部は、各タイバー上面の長手方向全体にわたって延びていることを特徴とする請求項13または14記載の樹脂封止型半導体装置の製造方法。
JP2013108307A 2013-05-22 2013-05-22 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法 Active JP5622128B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013108307A JP5622128B2 (ja) 2013-05-22 2013-05-22 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013108307A JP5622128B2 (ja) 2013-05-22 2013-05-22 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009044389A Division JP5278037B2 (ja) 2009-02-26 2009-02-26 樹脂封止型半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014199141A Division JP5910950B2 (ja) 2014-09-29 2014-09-29 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013191874A JP2013191874A (ja) 2013-09-26
JP5622128B2 true JP5622128B2 (ja) 2014-11-12

Family

ID=49391765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013108307A Active JP5622128B2 (ja) 2013-05-22 2013-05-22 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5622128B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077265A (ja) * 1999-09-01 2001-03-23 Matsushita Electronics Industry Corp 樹脂封止型半導体装置の製造方法
JP2004104046A (ja) * 2002-09-13 2004-04-02 Renesas Technology Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2013191874A (ja) 2013-09-26

Similar Documents

Publication Publication Date Title
US8184453B1 (en) Increased capacity semiconductor package
JP5278037B2 (ja) 樹脂封止型半導体装置
JP6370071B2 (ja) 半導体装置及びその製造方法
JP2014007363A (ja) 半導体装置の製造方法および半導体装置
JP6357371B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
KR20150105923A (ko) 반도체 장치 및 그 제조 방법
US20120248590A1 (en) Semiconductor package and lead frame therefor
US9331041B2 (en) Semiconductor device and semiconductor device manufacturing method
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
JP5767294B2 (ja) 半導体装置
JP2018022772A (ja) リードフレーム
JP2004363365A (ja) 半導体装置及びその製造方法
JP2010165777A (ja) 半導体装置及びその製造方法
JP2017195344A (ja) 半導体装置の製造方法および半導体装置
JP5910950B2 (ja) 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法
JP5622128B2 (ja) 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法
US20110062569A1 (en) Semiconductor device package with down-set leads
JP5420737B2 (ja) 半導体装置の製造方法
JP2017038051A (ja) 半導体パッケージ及びその製造方法
JP2010010634A (ja) リードフレーム及び半導体装置の製造方法
JP6465394B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2006269719A (ja) 電子装置
WO2013037188A1 (en) Pre-encapsulated islandless lead frame structures and manufacturing method
WO2013037187A1 (en) A pre-encapsulated lead frame structure with island and manufacturing method
JP2017108191A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140613

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140811

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140911

R150 Certificate of patent or registration of utility model

Ref document number: 5622128

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02