JPH11330301A - 半導体装置およびその実装構造体並びに配線樹脂基板およびその製造方法 - Google Patents

半導体装置およびその実装構造体並びに配線樹脂基板およびその製造方法

Info

Publication number
JPH11330301A
JPH11330301A JP13357298A JP13357298A JPH11330301A JP H11330301 A JPH11330301 A JP H11330301A JP 13357298 A JP13357298 A JP 13357298A JP 13357298 A JP13357298 A JP 13357298A JP H11330301 A JPH11330301 A JP H11330301A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor chip
resin substrate
metal foil
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13357298A
Other languages
English (en)
Inventor
Junichi Saeki
準一 佐伯
Hiroyuki Hozoji
裕之 宝蔵寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP13357298A priority Critical patent/JPH11330301A/ja
Publication of JPH11330301A publication Critical patent/JPH11330301A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

(57)【要約】 【課題】信頼性、実装性、電気特性の向上をはかったＢ
ＧＡ型半導体装置およびその実装構造体並びに配線樹脂
基板およびその製造方法を提供することにある。 【解決手段】本発明は、半導体チップを搭載するための
デバイスホール２２を形成したガラス繊維入りの熱硬化
性樹脂基板の一方の面に貼り付けられた金属箔をパター
ン化して半導体チップの電極と接続するためのインナー
リード３および外部と接続するためのパッド９を配線形
成し、前記一方の面と反対の面に貼り付けられた金属箔
からグランド配線層２２を形成し、前記基板の所定位置
に形成したＶＩＡホール７により前記グランド配線層と
所望のパッドとを導通接続して構成した配線樹脂基板１
と、該配線樹脂基板のデバイスルホール内に設置され、
前記インナーリードと熱圧着によって接続された電極を
有する半導体チップ２と、少なくとも前記インナーリー
ドおよび半導体チップの回路面を樹脂で封止する樹脂封
止部６とを備え、前記配線樹脂基板のパッドに実装用基
板との接合用のバンプ１０を形成したことを特徴とする
ＢＧＡ型半導体装置である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、配線樹脂基板の構
造およびその製造方法、並びに配線樹脂基板を用いてバ
ンプにより実装用基板に接続するＢＧＡ型半導体装置お
よびその実装構造体に関する。
【０００２】
【従来の技術】近年、電子機器の高機能化、高速化が急
速に進み、使用する半導体の端子数は増加の一途を辿っ
ている。現行主流の多ピン用パッケージはプラスチック
ボディの４辺に外部端子用のリードを配置したＱＦＰ
（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）と呼ばれるタ
イプである。しかし、端子周辺配置のため、パッケージ
サイズをあまり大きくせずにピン数を大幅に増加すると
ピンのピッチが非常に狭くなり、パッケージ組立、およ
び基板実装とも難しくなるため、実用的には０．５ｍｍ
ピッチ、４００ピン程度が限界となっている。この問題
の解決のためにニーズが急増しているのが、裏面に外部
端子となるはんだバンプをマトリックス状に配置したＢ
ＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）と呼ばれるパ
ッケージである。これは、ＱＦＰに比べ広いピッチで非
常に多くの外部端子を配列でき、端子数が増えれば増え
るほどパッケージサイズの増加率を小さくできるという
特徴があるため、パッケージ組立、基板実装ともやりや
すく、今後の多ピンパッケージの本命になると考えられ
ている。
【０００３】ＢＧＡには以下のような従来技術がある。
まず、Ｕ．Ｓ．Ｐ．Ｎｏ．５２１６２７８に記載されて
いる方式があり、その概要を図２４に示す。配線樹脂基
板１の上に半導体チップ２が搭載され、チップ電極３と
配線樹脂基板１の基板上配線部４の所定部とは金線５で
相互結線される。次に半導体チップ２、金線５ならびに
配線樹脂基板１の上面が樹脂６で封止される。基板上配
線部４はＶＩＡホール７や内部配線８を通って基板下の
パッド９と電気的に接続されている。このパッド９の下
にはんだバンプ１０が形成される。また、配線樹脂基板
１の表面で絶縁が必要な箇所はソルダーレジスト１１が
塗布されている。この方式では、従来のＱＦＰなどの組
立と同じように金線の接続とモールドによる樹脂の封止
を行うため、設備投資が少なくて済むという利点を有し
ている。次の従来技術は特開平８−５１１２８号公報に
記載されており、その概要を図２５に示す。キャリアテ
ープ１２にインナーリード１３およびパッド９が金属箔
にて配線され、絶縁が必要な箇所にソルダーレジスト１
１を形成したパターンを有した ＴＡＢ（Ｔａｐｅ Ａ
ｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープ１４を用
い、インナーリードの先端は回路面を下にした半導体チ
ップ２の電極３とＩＬＢ（Ｉｎｎｅｒ Ｌｅａｄ Ｂｏ
ｎｄｉｎｇ）接続される。この接続方式のため、金線接
続に比べ狭ピッチ化が可能になり、多ピンでも容易に接
続できる。また、半導体チップ２の回路面ならびに側面
の一部、インナーリード１３、ＴＡＢテープ１４の一部
は樹脂６により封止されている。はんだバンプ１０はテ
ープのパッド９と接続され、マトリックス状の外部端子
を形成する。はんだバンプの平坦性を確保するために、
ＴＡＢテープ１４のパッド９を形成した面と反対側に金
属の補強板１５が接着剤１６を用いて固定される。さら
に、多ピンチップでは発熱量も多くなるため、半導体チ
ップ２の回路のない面は幅の広いヒートシンク１７が高
熱伝導性接着剤１８により固定され、ここから空気中に
放熱させる。また、半導体チップ２の外側の部分のヒー
トシンク１７は接着剤１９で補強板１５の上面と接着さ
れ、パッケージ全体の強度を確保する構造となってい
る。
【０００４】
【発明が解決しようとする課題】上記従来技術では以下
に述べる問題がある。半導体チップの端子数は増加の一
途を辿っており、隣り合うチップ電極のピッチはかなり
狭くなってきている。図２４の方式では狭ピッチ接続に
不向きな金線接続法を用いており、かなり端子数の多い
チップには適用が困難な状況にある。また、この構造の
ままではチップからの発熱を外部に逃がしにくいという
問題がある。さらに、金線接続を行った基板上配線部か
らはんだバンプ接続位置まで複雑な経路で配線が必要で
あり、多層配線基板となるため、基板のコストが高くな
るという問題があった。一方、図２５の方式では上記問
題点を解決しやすいが、以下の問題が新たに生じる。ま
ず、接着工程が多いため、パッケージが吸湿した状態で
基板実装すると、水分の急激な膨張により接着界面が剥
離しやすいという問題がある。特に、キャリアテープと
金属補強板の間が剥がれやすく、この場合にははんだバ
ンプ下の平坦性の確保が困難になり、基板実装に支障を
来している。また、通常はＴＡＢテープの配線層は１層
であり、これが多ピンで薄型化を実現できる利点にもな
っているが、この場合はノイズ低減のためのグランド層
という配線部を設けることが出来ず、高速動作を阻害す
る要因になっていた。また、ＴＡＢテープの多層配線は
現在はまだ、安価なコストで使用できる段階にはなく、
これを用いようとするとむしろ図２４の方式よりも製造
コストが高くなってしまうという問題がある。図２４の
方式はもともと多層配線であり、ノイズ低減のグランド
層を設けられるが、先に述べた多くの理由により、多ピ
ン、高発熱の半導体チップには適用限界があった。
【０００５】本発明の目的は、上記従来技術の課題を解
決すべく、信頼性、実装性、電気特性に優れる低コスト
の多ピン用途のＢＧＡ型パッケージの構造であるＢＧＡ
型半導体装置およびその実装構造体を提供することにあ
る。また、本発明の他の目的は、信頼性、実装性、電気
特性に優れる低コストの多ピン用途のＢＧＡ型半導体装
置を実現するための配線樹脂基板およびその製造方法を
提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、半導体チップを搭載するためのデバイス
ホールを形成したガラス繊維入りの熱硬化性樹脂基板の
一方の面に貼り付けられた金属箔をパターン化して半導
体チップの電極と接続するためのインナーリードおよび
外部と接続するためのパッドを配線形成した配線樹脂基
板と、該配線樹脂基板のデバイスルホール内に設置さ
れ、前記インナーリードと熱圧着によって接続された電
極を有する半導体チップと、少なくとも前記インナーリ
ードおよび半導体チップの回路面を樹脂で封止する樹脂
封止部とを備えたことを特徴とする半導体装置である。
また、本発明は、半導体チップを搭載するためのデバイ
スホールを形成したガラス繊維入りの熱硬化性樹脂基板
の一方の面に貼り付けられた金属箔をパターン化して半
導体チップの電極と接続するためのインナーリードおよ
び外部と接続するためのパッドを配線形成し、前記一方
の面と反対の面に貼り付けられた金属箔から配線を形成
し、前記基板の所定位置に形成したＶＩＡホールにより
前記配線と所望のパッドとを導通接続して構成した配線
樹脂基板と、該配線樹脂基板のデバイスルホール内に設
置され、前記インナーリードと熱圧着によって接続され
た電極を有する半導体チップと、少なくとも前記インナ
ーリードおよび半導体チップの回路面を樹脂で封止する
樹脂封止部とを備えたことを特徴とする半導体装置であ
る。
【０００７】また、本発明は、半導体チップを搭載する
ためのデバイスホールを形成したガラス繊維入りの熱硬
化性樹脂基板の一方の面に貼り付けられた金属箔をパタ
ーン化して半導体チップの電極と接続するためのインナ
ーリードおよび外部と接続するためのパッドを配線形成
し、前記一方の面と反対の面に貼り付けられた金属箔か
らグランド配線層を形成し、前記基板の所定位置に形成
したＶＩＡホールにより前記グランド配線層と所望のパ
ッドとを導通接続して構成した配線樹脂基板と、該配線
樹脂基板のデバイスルホール内に設置され、前記インナ
ーリードと熱圧着によって接続された電極を有する半導
体チップと、少なくとも前記インナーリードおよび半導
体チップの回路面を樹脂で封止する樹脂封止部とを備え
たことを特徴とする半導体装置である。また、本発明
は、前記半導体装置において、更に、前記配線樹脂基板
のパッドに実装用基板との接合用のバンプを形成したこ
とを特徴とする。また、本発明は、前記半導体装置にお
いて、半導体チップの回路を設けない面に熱放散用のヒ
ートシンクを装着したことを特徴とする。また、本発明
は、前記半導体装置において、前記ヒートシンクを前記
配線樹脂基板に固定して構成したことを特徴とする。ま
た、本発明は、前記半導体装置において、前記樹脂封止
部の裏側に形成された空隙をヒートシンクに形成された
穴等を用いて外部に連通して構成したことを特徴とす
る。
【０００８】また、本発明は、半導体チップを搭載する
ためのデバイスホールを形成したガラス繊維入りの熱硬
化性樹脂基板の一方の面に貼り付けられた金属箔をパタ
ーン化して半導体チップの電極と接続するためのインナ
ーリードおよび外部と接続するためのパッドを配線形成
した配線樹脂基板と、該配線樹脂基板のデバイスルホー
ル内に設置され、前記インナーリードと熱圧着によって
接続された電極を有する半導体チップと、少なくとも前
記インナーリードおよび半導体チップの回路面を樹脂で
封止する樹脂封止部とを備えた半導体装置を、前記配線
樹脂基板のパッドに形成した接合用のバンプによって実
装用基板に接合実装して構成したことを特徴とする半導
体装置の実装構造体である。また、本発明は、半導体チ
ップを搭載するためのデバイスホールを形成したガラス
繊維入りの熱硬化性樹脂基板の一方の面に貼り付けられ
た金属箔をパターン化して半導体チップの電極と接続す
るためのインナーリードおよび外部と接続するためのパ
ッドを配線形成し、前記一方の面と反対の面に貼り付け
られた金属箔から配線を形成し、前記基板の所定位置に
形成したＶＩＡホールにより前記配線と所望のパッドと
を導通接続して構成した配線樹脂基板と、該配線樹脂基
板のデバイスルホール内に設置され、前記インナーリー
ドと熱圧着によって接続された電極を有する半導体チッ
プと、少なくとも前記インナーリードおよび半導体チッ
プの回路面を樹脂で封止する樹脂封止部とを備えた半導
体装置を、前記配線樹脂基板のパッドに形成した接合用
のバンプによって実装用基板に接合実装して構成したこ
とを特徴とする半導体装置の実装構造体である。
【０００９】また、本発明は、半導体チップを搭載する
ためのデバイスホールを形成したガラス繊維入りの熱硬
化性樹脂基板の一方の面に貼り付けられた金属箔をパタ
ーン化して半導体チップの電極と接続するためのインナ
ーリードおよび外部と接続するためのパッドを配線形成
し、前記一方の面と反対の面に貼り付けられた金属箔か
らグランド配線層を形成し、前記基板の所定位置に形成
したＶＩＡホールにより前記グランド配線層と所望のパ
ッドとを導通接続して構成した配線樹脂基板と、該配線
樹脂基板のデバイスルホール内に設置され、前記インナ
ーリードと熱圧着によって接続された電極を有する半導
体チップと、少なくとも前記インナーリードおよび半導
体チップの回路面を樹脂で封止する樹脂封止部とを備え
た半導体装置を、前記配線樹脂基板のパッドに形成した
接合用のバンプによって実装用基板に接合実装して構成
したことを特徴とする半導体装置の実装構造体である。
また、本発明は、半導体チップを搭載するためのデバイ
スホールを形成したガラス繊維入りの熱硬化性樹脂基板
を有し、該ガラス繊維入りの熱硬化性樹脂基板の一方の
面に貼り付けられた金属箔をパターン化して半導体チッ
プの電極と接続するためのインナーリードおよび外部と
接続するためのパッドを配線形成して構成することを特
徴とする配線樹脂基板である。また、本発明は、前記配
線樹脂基板において、前記一方の面と反対の面に貼り付
けられた金属箔から配線を形成し、前記基板の所定位置
に形成したＶＩＡホールにより前記配線と所望のパッド
とを導通接続して構成したことを特徴とする。
【００１０】また、本発明は、ガラス繊維入りの熱硬化
性樹脂基板に対して半導体チップを搭載するためのデバ
イスホールを打ち抜く基板打ち抜き工程と、該基板打ち
抜き工程でデバイスホールを打ち抜いた基板に対して配
線面に金属箔を貼付る金属箔ラミネート工程と、該金属
箔ラミネート工程で貼付られた金属箔上にホトレジスト
を塗布するホトレジスト塗布工程と、該ホトレジスト塗
布工程で塗布されたホトレジストに対して露光して現像
することによりデバイスホール内においてつなげた状態
での配線パターンの残存ホトレジストマスクを形成する
露光・現像工程と、前記金属箔ラミネート工程で貼付ら
れた金属箔のデバイスホール内の面をレジストで裏止め
する裏止めレジスト工程と、前記露光・現像工程で形成
された配線パターンの残存ホトレジストマスクを用いて
前記裏止めレジスト工程で裏止めされた金属箔に対して
エッチングを施して金属箔の配線パターンを形成するエ
ッチング工程と、前記レジストを取り除くレジスト剥離
工程と、前記エッチング工程で形成された金属箔の配線
パターンにおけるデバイスホール内においてつなげられ
た部分を切断してインナーリードを形成する中央カット
工程と、前記インナーリードおよびパッドを露出するよ
うにして配線パターンを樹脂で被覆する被覆工程とを有
することを特徴とする配線樹脂基板の製造方法である。
また、本発明は、前記配線樹脂基板の製造方法におい
て、更に、露出されたインナーリードおよびパッドに対
してめっきを施すめっき工程を有することを特徴とす
る。
【００１１】以上説明したように、前記構成によれば、
ガラス繊維入りの熱硬化性樹脂基板からなる配線樹脂基
板の配線面に形成されたインナーリードにより多ピン半
導体チップとの狭ピッチ接続が可能となる。また、前記
構成によれば、ガラス繊維入りの熱硬化性樹脂基板から
なる配線樹脂基板は補強板の役目も兼ねており、従来の
ようなテープと補強板の接着という工程はないので、吸
湿後の高温実装時の剥離の問題は生ぜず、信頼性を向上
させることができる。また、前記構成によれば、ガラス
繊維入りの熱硬化性樹脂基板からなる配線樹脂基板の配
線面に形成された所定位置のパッドはＶＩＡホールによ
りグランド層と接続されており、これによりノイズの大
幅な低減を図ることができる。
【００１２】また、前記構成によれば、ガラス繊維入り
の熱硬化性樹脂基板からなる配線樹脂基板の配線面と裏
返しにした半導体チップの回路のない面上には接着剤で
ヒートシンクが搭載され、半導体チップからの発熱を外
部に逃がすことができ放熱性を向上させることができ
る。また、前記構成によれば、ガラス繊維入りの熱硬化
性樹脂基板からなる配線樹脂基板は、上面、および下面
に金属箔からなる配線を有し、所定箇所に穴を開けて導
通を取るという簡単な構造になっており、多層配線基板
のような複雑な製造工程は必要がないので、安価に製作
でき、パッケージコストを低減することができるという
特徴を有している。ところで、放熱が必要がない場合は
ヒートシンクを用いない状態が最終製品となる。また、
ノイズ低減用のグランド層が必要のない場合は、グラン
ド層、ＶＩＡホールの配線を施さない配線樹脂基板を用
いればよい。
【００１３】
【発明の実施の形態】本発明に係るＢＧＡ（Ｂａｌｌ
Ｇｒｉｄ Ａｒｒａｙ）型半導体装置の実施の形態につ
いて図を用いて説明する。まず、本発明に係るＢＧＡ型
半導体装置の第１の実施例を図１〜図１３を用いて説明
する。図１は本発明に係るＢＧＡ型半導体装置の第１の
実施例を示す断面図である。
【００１４】ガラス繊維入りエポキシ樹脂等の熱硬化性
樹脂で形成された配線樹脂基板１の下面には、パッド９
およびインナーリード１３を含む金属箔配線が施されて
いる。そして、金属箔配線において、絶縁が必要な箇所
は、ソルダーレジスト１１で覆われている。一方、配線
樹脂基板１の上面には、金属箔による導通部２０が形成
されており、パッド９および基板上面導通部２０は所定
部において内部導通部となるＶＩＡホール７により電気
的に接続される。インナーリード１３の先端は回路面を
下にした半導体チップ２の電極３とＩＬＢ（Ｉｎｎｅｒ
Ｌｅａｄ Ｂｏｎｄｉｎｇ）で接続される。半導体チ
ップ２の回路面ならびに側面の一部、インナーリード１
３、配線樹脂基板１の一部は樹脂６により封止される。
はんだバンプ１０は配線樹脂基板１のパッド９と接続さ
れ、マトリックス状の外部端子を形成する。半導体チッ
プ２の回路のない面にはヒートシンク１７が高熱伝導性
接着剤１８を用いて固定される。また、配線樹脂基板１
とヒートシンク１８はヒートシンク／樹脂基板間接着剤
２１を用いて接着される。図２は図１の下平面図であ
り、Ａ−Ａ断面が図１になる。図３は図１の上平面図で
あり、同じくＡ−Ａ断面が図１になる。
【００１５】次に、本発明本発明に係るＢＧＡ型半導体
装置の第１の実施例の製造プロセスを図４〜図１３を用
いて説明する。図４は配線樹脂基板１の断面図である。
中央部には半導体チップ搭載用のデバイスホール２２が
開けられている。この配線樹脂基板１は、通常図１７〜
図２３に示す如く以下のプロセスで製造される。まず、
配線樹脂基板１の基材３１はガラスファイバーにエポキ
シ樹脂等の熱硬化性樹脂を含浸させた耐熱性の複合材料
を用いる。
【００１６】まず、図１７に示すように、「基板打ち
抜き工程」において、この板３１からデバイスホール２
２の部分を打ち抜く。次に、「銅箔ラミネート工程」
において、銅箔３２を樹脂基板３１の上面（グランドプ
レート面）３５に接着剤３３で貼り付けて銅箔裏面処理
を行う。次に、「ホトレジスト塗布工程」において、
紫外線などの光に反応して硬化する樹脂であるホトレジ
スト３４を、銅箔３２の上に印刷などにより塗布する。
次に、図１８に示すように、「露光・現像工程」にお
いて、デバイスホール２２を除く部分のホトレジストを
露光し硬化させ、現像によりデバイスホール部分のホト
レジストを除去して残存ホトレジスト３７を形成する。
これにより、デバイスホール２２の真上の銅箔が露出す
ることになり、「エッチング工程」において、露出銅
箔をエッチングにより除去する。今度は、「銅箔ラミ
ネート工程」において、銅箔３８を樹脂基板３１の下面
（配線面）３６に、上面と同様な手法で、接着剤３９で
貼り付けて銅箔裏面処理を行う。
【００１７】次に、図１９に示すように、「ホトレジ
スト塗布工程」において、下面の銅箔３８の上にホトレ
ジスト４０を塗布する。次に、「露光・現像工程」に
おいて、配線パターンとなる部分のホトレジストを露光
し硬化させて残存ホトレジスト４１を形成する。このと
きにインナーリード部１３は変形防止のために先端はデ
バイスホール２２内で互いにつながった形とし、この状
態になるようにホトレジスト４０を露光し硬化させる。
そして、現像によりインナーリード１３が互いにつなが
った形で配線パターンのみに硬化ホトレジスト４１が乗
り、その他の樹脂基板３１の下面は銅箔３８が露出す
る。次に、「裏止めレジスト工程」において、エッチ
ング液のデバイスホール２２内への進入防止のためにデ
バイスホール２２内へは裏止めレジスト４２が塗布され
る。次に、図２０に示すように、「(10)エッチング工
程」において、樹脂基板３１の下面の露出銅箔部４３
を、エッチングにより除去してインナーリード１３が互
いにつながった形で配線パターン４３が形成される。次
に、「(11)レジスト剥離工程」において、樹脂基板３１
の上下面に残った硬化レジスト３７、４１、およびデバ
イスホール内の裏止めレジスト４２を、酸などの強力な
有機溶剤で除去する。次に、ＶＩＡホール７を形成する
工程に入る。再び、「(12)レジスト塗布工程」におい
て、ホトレジスト４４を、樹脂基板３１の上下面、デバ
イスホール２２内に塗布する。
【００１８】次に、図２１に示すように、「(13)露光・
現像工程」において、露光、現像によりＶＩＡホール７
を形成する位置で、樹脂基板３１の上下面の銅箔部を露
出パッド４５として露出させる。次に、「(14)穴開け工
程」において、ドリルまたはレーザ加工により露出部４
５に貫通穴４６を開ける。次に、「(15)穴Ｃｕめっき工
程」において、穿設された穴４６の中を電解めっき法な
どにより銅めっき４７を施すことによりＶＩＡホール７
が形成される。次に、図２２に示すように、「(16)レジ
スト剥離工程」において、ホトレジスト４３を強力な有
機溶剤で除去する。次に、「(17)中央カット工程」にお
いて、デバイスホール２２内でお互いにつながった部分
を切断型またはレーザ加工等を用いて切断してインナー
リード１３を有する配線パターン４８が形成される。次
に、「(18)ＰＳＲ印刷工程」において、ソルダーレジス
ト（ＰＳＲ）１１を配線樹脂基板１の所定部に塗布す
る。なお、図２２には、ソルダーレジスト（ＰＳＲ）１
１を配線樹脂基板１の両面に塗布する場合を示したが、
図４に示すように配線面のみ塗布するようにしてもよ
い。
【００１９】次に、図２３に示すように、「(19)露光・
現像工程」において、露光、現像することにより、配線
樹脂基板１の下面においては配線パターン４８のパッド
部９およびデバイスホール２２内のインナリード１３の
みが露出し、他が絶縁された（樹脂で被覆された）配線
樹脂基板１が得られる。その後、「(20)キュア・ベーク
工程」において、キュア・ベークすることによって、図
４に示す状態の配線樹脂基板１を製造することができ
る。なお、導電性の優れた金属箔として銅箔で構成した
場合について説明した。また、通常、パッド９やインナ
ーリード１３の表面にはめっきが施される。これは図２
３に示すように２つの方法がある。まず、Ｎｉめっきを
した後にＡｕめっきをする方法がある。Ｎｉは組立時の
熱履歴による銅箔の拡散防止の役割を果たし、Ａｕめっ
きははんだパンプ１０と濡れやすく、チップ２の電極３
と強固に金属接合をする。Ｎｉ−Ａｕめっきは通常、電
解めっき法が用いられる。もう一つの方法は、Ｓｎめっ
きである。これは、Ｎｉ−Ａｕめっきに比べるとはんだ
バンプ１０やチップ２の電極３との接続強度がやや劣る
が、無電解めっきのため、配線樹脂基板１上で電解めっ
き専用の余分の配線引き回しが不要となるメリットがあ
る。
【００２０】図５は図４の配線樹脂基板１の下平面図な
らびに一部のソルダーレジスト１１を除去した状態の図
である。デバイスホール２２の周囲から内側に向けてイ
ンナーリード１３が形成されており、デバイスホール２
２を除いた基板下面にマトリックス状にパッド９が形成
されている。中央から左上はソルダーレジスト１１を除
去した状態を示している。各パッド９から銅箔等の金属
箔配線２３が出され、デバイスホール２２で露出し、イ
ンナーリード１３となる。インナーリード１３の表面に
はＮｉ−ＡｕめっきやＳｎめっきが施されている。ま
た、パッド９の近傍にはＶＩＡホール７と接続されるＶ
ＩＡホール用パッド２４が選択的に設けられ、パッド９
と導通が取られている。図６は図４のＢ−Ｂ断面図であ
る。配線樹脂基板１の内部は選択的にＶＩＡホール７が
設けられている。
【００２１】図７は配線樹脂基板１の上平面図である。
デバイスホール２２を除く全面に銅箔により基板上面導
通部２０が形成され、ＶＩＡホール７の上端と電気的に
接続されている。この基板上面導通部２０がグランド層
となり、半導体チップ２の電極３のグランド端子（図示
せず）はインナーリード１３から下面配線、ＶＩＡホー
ル７を通ってここに接続される。さらに、所定のＶＩＡ
ホール７からパッド９、はんだバンプ１０を通って実装
基板に至るグランドの経路が形成され、ノイズ低減のた
めの機能を果たす。図８は半導体チップ２とインナーリ
ード１３をＩＬＢ接続した状態の下平面図である。図９
は図８のＣーＣ断面図であり、半導体チップ２の回路面
を上にし、その上に配線樹脂基板１を裏返しにした状態
でデバイスホール２２と位置合わせをし、半導体チップ
２に形成された電極３とインナーリード１３の先端とが
熱圧着等で接合接続される。
【００２２】図１０は樹脂６による封止を終えた状態の
下平面図である。図１１は図１０のＤーＤ断面図であ
る。樹脂６は通常ディスペンサー（図示せず）と呼ばれ
る塗布装置で必要部分を塗布し、表面張力により濡れ広
がる。図１１では半導体チップ２の回路面、インナーリ
ード１３は樹脂６により完全に覆われ、配線樹脂基板１
の一部と半導体チップ２の側面も樹脂６が濡れ広がって
いる。これにより、半導体チップ２および接続部の信頼
性確保に必要な箇所は保護される。なお、樹脂６はエポ
キシを主剤とする熱硬化性樹脂が一般的であり、この工
程の後、所定時間高温でキュアされる。図１２は半導体
チップ２の回路と反対面ならびに配線樹脂基板１の基板
上面導通部２０にヒートシンク１７を装着した状態を示
す断面図である。このとき、半導体チップ２とヒートシ
ンク１７とは高熱伝導接着剤１８により接着されてお
り、放熱しやすくしている。また、配線樹脂基板１とヒ
ートシンク１７とはヒートシンク／樹脂基板間接着剤２
１で接着されている。なお、必要放熱特性があまり厳し
くない場合は高熱伝導でない接着剤２１を用いて半導体
チップ２とヒートシンク１７を接着してもよい。なお、
接着剤１８、２１が熱硬化性の場合は、この工程の後、
所定時間高温でキュアされる。
【００２３】図１３は、図１２までの工程を終えた配線
樹脂基板１のパッド９にはんだバンプ１０を搭載した状
態を示す断面図である。パッド９の表面には、Ｎｉ−Ａ
ｕめっきやＳｎめっきが施されているので、はんだバン
プ１０を自動搭載機（図示せず）で搭載し、リフロー、
洗浄工程などを経てパッド９と強固に接続されることに
なる。次に、本発明に係るＢＧＡ型半導体装置の第２の
実施例を図１４を用いて説明する。図１４には、本発明
に係るＢＧＡ型半導体装置の第２の実施例を示す断面図
である。この第２の実施例は、第１の実施例においてヒ
ートシンク１７にエアベント２５を形成したものであ
る。即ち、ヒートシンク１７において、半導体チップ２
と配線樹脂基板１の間にできる空気層２４の位置にエア
ベント２５を加工して形成したものである。エアベント
２５は、ヒートシンク１７を接着する前に、形成してお
けばよい。これにより、はんだバンプ１０形成時、なら
びに実装時の空気層２４の膨張によるパッケージへの熱
応力の発生を防止し、高い信頼性の製品が得られる。
【００２４】次に、本発明に係るＢＧＡ型半導体装置の
第３の実施例を図１５を用いて説明する。図１５には、
本発明に係るＢＧＡ型半導体装置の第３の実施例を示す
断面図である。この第３の実施例は、第１の実施例にお
いてヒートシンク１７を取り付けず、配線樹脂基板１の
基板上面導通部２０の上をソルダーレジスト１１で被覆
して保護するものである。なお、この部分のソルダーレ
ジスト１１は配線樹脂基板１の製造時に塗布される。こ
の実施例は、放熱特性があまり要求されないがノイズ低
減が必要な場合に適している。次に、本発明に係るＢＧ
Ａ型半導体装置の第４の実施例を図１６を用いて説明す
る。図１６には、本発明に係るＢＧＡ型半導体装置の第
４の実施例を示す断面図である。この第４の実施例は、
第１の実施例において、ヒートシンク１７を取り付け
ず、また、配線樹脂基板１は下面のみ配線を施したもの
である。この第４の実施例は放熱特性も低ノイズ化もあ
まり要求されない場合に適しており、製造コストをもっ
とも安価にできるという特徴を有している。
【００２５】
【発明の効果】本発明によれば、補強板を兼ねたガラス
繊維入りの熱硬化性樹脂基板からなる配線樹脂基板の配
線面に直接インナーリードを含む微細配線を施すように
構成したので、インナーリードにより半導体チップとの
狭ピッチ接続が可能となり、多ピンの半導体チップを高
信頼度で容易に搭載することができるとともに、従来の
ＴＡＢテープに補強板を貼り付ける方式での接着剤の剥
がれという問題を解決でき、信頼性を向上することがで
きる効果を奏する。また、本発明によれば、補強板を兼
ねたガラス繊維入りの熱硬化性樹脂基板からなる配線樹
脂基板の配線面に直接インナーリードを含む微細配線を
施すように構成したので、バンプ形成後のバンプ下の平
坦性を容易に確保することができ、優れた実装性を実現
することができる効果を奏する。
【００２６】また、本発明によれば、組立プロセスも含
めた全体のプロセスの簡素化が図られ、パッケージの低
コスト化を実現することができる効果を奏する。また、
本発明によれば、基板上面にグランド層となる配線を施
し、基板下面の配線との間をＶＩＡホールで電気的に接
続することにより、簡単な基板の加工のみでノイズ低減
が図れ、低コストで電気特性の向上が達成できる効果を
奏する。また、本発明によれば、半導体チップは回路面
を下向きにしてインナーリードと接続されており、チッ
プの回路のない面と樹脂回路基板の上面とにヒートシン
クを装着すれば、放熱性に優れたパッケージを実現する
ことができる。
【図面の簡単な説明】
【図１】本発明に係るＢＧＡ型半導体装置の第１の実施
例を示す断面図である。
【図２】図１の下平面図である。
【図３】図１の上平面図である。
【図４】本発明に係るＢＧＡ型半導体装置の第１の実施
例を製造するために配線樹脂基板の製造方法を説明する
ための断面図である。
【図５】図４の下平面図においてソルダーレジストを一
部除去した状態を示す図である。
【図６】図４の断面図である。
【図７】図４の上平面図である。
【図８】本発明に係るＢＧＡ型半導体装置の第１の実施
例を製造するために半導体チップを配線樹脂基板のイン
ナーリードに接続した状態を示す下平面図である。
【図９】図８の断面図である。
【図１０】本発明に係るＢＧＡ型半導体装置の第１の実
施例を製造するために半導体チップの回路面およびイン
ナーリードを樹脂で封止した状態を示す下平面図であ
る。
【図１１】図１０の断面図である。
【図１２】本発明に係るＢＧＡ型半導体装置の第１の実
施例を製造するためにヒートシンクを搭載した後の状態
を示す断面図である。
【図１３】本発明に係るＢＧＡ型半導体装置の第１の実
施例を製造するためにはんだバンプを搭載した後の状態
を示す断面図である。
【図１４】本発明に係るＢＧＡ型半導体装置の第２の実
施例を示す断面図である。
【図１５】本発明に係るＢＧＡ型半導体装置の第３の実
施例を示す断面図である。
【図１６】本発明に係るＢＧＡ型半導体装置の第４の実
施例を示す断面図である。
【図１７】本発明に係る配線樹脂基板の製造方法の一実
施例である「基板打ち抜き工程」から「ホトレジス
ト塗布工程」を示す図である。
【図１８】本発明に係る配線樹脂基板の製造方法の一実
施例である「露光・現像工程」から「銅箔ラミネー
ト工程」を示す図である。
【図１９】本発明に係る配線樹脂基板の製造方法の一実
施例である「ホトレジスト塗布工程」から「裏止め
レジスト工程」を示す図である。
【図２０】本発明に係る配線樹脂基板の製造方法の一実
施例である「(10)エッチング工程」から「(12)レジスト
塗布工程」を示す図である。
【図２１】本発明に係る配線樹脂基板の製造方法の一実
施例である「(13)露光・現像工程」から「(15)穴Ｃｕめ
っき工程」を示す図である。
【図２２】本発明に係る配線樹脂基板の製造方法の一実
施例である「(16)レジスト剥離工程」から「(18)ＰＳＲ
印刷工程」を示す図である。
【図２３】本発明に係る配線樹脂基板の製造方法の一実
施例である「(19)露光・現像工程」から「(20)キュア・
ベーク工程」等について示す図である。
【図２４】従来のＢＧＡ型半導体装置を示す断面図であ
る。
【図２５】従来のＢＧＡ型半導体装置を示す断面図であ
る。
【符号の説明】
１…配線樹脂基板、２…半導体チップ、３…チップ電
極、４…基板上配線部、５…金線、６…樹脂、７…ＶＩ
Ａホール、８…内部配線、９…パッド、１０…はんだバ
ンプ、１１…ソルダーレジスト、１２…キャリアテー
プ、１３…インナーリード、１６…テープ／補強板間接
着剤、１７…ヒートシンク、１８…高熱伝導接着剤、１
９…ヒートシンク／補強板間接着剤、２０…基板上面導
通部、２１…ヒートシンク／樹脂基板間接着剤、２２…
デバイスホール、２３…金属箔配線、２４…ＶＩＡホー
ル用パッド、２５…空気層、２６…エアベント、３１…
基材、３２、３８…銅箔、３３、３９…接着剤、３４、
４０、４４…ホトレジスト、３７、４１…残存ホトレジ
スト、４２…裏止めレジスト、４３…インナーリード部
がつながった配線パターン、４７…Ｃｕめっき、４８…
配線パターン。

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】半導体チップを搭載するためのデバイスホ
    ールを形成したガラス繊維入りの熱硬化性樹脂基板の一
    方の面に貼り付けられた金属箔をパターン化して半導体
    チップの電極と接続するためのインナーリードおよび外
    部と接続するためのパッドを配線形成した配線樹脂基板
    と、 該配線樹脂基板のデバイスルホール内に設置され、前記
    インナーリードと熱圧着によって接続された電極を有す
    る半導体チップと、 少なくとも前記インナーリードおよび半導体チップの回
    路面を樹脂で封止する樹脂封止部とを備えたことを特徴
    とする半導体装置。
  2. 【請求項２】半導体チップを搭載するためのデバイスホ
    ールを形成したガラス繊維入りの熱硬化性樹脂基板の一
    方の面に貼り付けられた金属箔をパターン化して半導体
    チップの電極と接続するためのインナーリードおよび外
    部と接続するためのパッドを配線形成し、前記一方の面
    と反対の面に貼り付けられた金属箔から配線を形成し、
    前記基板の所定位置に形成したＶＩＡホールにより前記
    配線と所望のパッドとを導通接続して構成した配線樹脂
    基板と、 該配線樹脂基板のデバイスルホール内に設置され、前記
    インナーリードと熱圧着によって接続された電極を有す
    る半導体チップと、 少なくとも前記インナーリードおよび半導体チップの回
    路面を樹脂で封止する樹脂封止部とを備えたことを特徴
    とする半導体装置。
  3. 【請求項３】半導体チップを搭載するためのデバイスホ
    ールを形成したガラス繊維入りの熱硬化性樹脂基板の一
    方の面に貼り付けられた金属箔をパターン化して半導体
    チップの電極と接続するためのインナーリードおよび外
    部と接続するためのパッドを配線形成し、前記一方の面
    と反対の面に貼り付けられた金属箔からグランド配線層
    を形成し、前記基板の所定位置に形成したＶＩＡホール
    により前記グランド配線層と所望のパッドとを導通接続
    して構成した配線樹脂基板と、 該配線樹脂基板のデバイスルホール内に設置され、前記
    インナーリードと熱圧着によって接続された電極を有す
    る半導体チップと、 少なくとも前記インナーリードおよび半導体チップの回
    路面を樹脂で封止する樹脂封止部とを備えたことを特徴
    とする半導体装置。
  4. 【請求項４】半導体チップを搭載するためのデバイスホ
    ールを形成したガラス繊維入りの熱硬化性樹脂基板の一
    方の面に貼り付けられた金属箔をパターン化して半導体
    チップの電極と接続するためのインナーリードおよび外
    部と接続するためのパッドを配線形成した配線樹脂基板
    と、 該配線樹脂基板のデバイスルホール内に設置され、前記
    インナーリードと熱圧着によって接続された電極を有す
    る半導体チップと、 少なくとも前記インナーリードおよび半導体チップの回
    路面を樹脂で封止する樹脂封止部とを備え、 前記配線樹脂基板のパッドに実装用基板との接合用のバ
    ンプを形成したことを特徴とする半導体装置。
  5. 【請求項５】半導体チップを搭載するためのデバイスホ
    ールを形成したガラス繊維入りの熱硬化性樹脂基板の一
    方の面に貼り付けられた金属箔をパターン化して半導体
    チップの電極と接続するためのインナーリードおよび外
    部と接続するためのパッドを配線形成し、前記一方の面
    と反対の面に貼り付けられた金属箔から配線を形成し、
    前記基板の所定位置に形成したＶＩＡホールにより前記
    配線と所望のパッドとを導通接続して構成した配線樹脂
    基板と、 該配線樹脂基板のデバイスルホール内に設置され、前記
    インナーリードと熱圧着によって接続された電極を有す
    る半導体チップと、 少なくとも前記インナーリードおよび半導体チップの回
    路面を樹脂で封止する樹脂封止部とを備え、 前記配線樹脂基板のパッドに実装用基板との接合用のバ
    ンプを形成したことを特徴とする半導体装置。
  6. 【請求項６】半導体チップを搭載するためのデバイスホ
    ールを形成したガラス繊維入りの熱硬化性樹脂基板の一
    方の面に貼り付けられた金属箔をパターン化して半導体
    チップの電極と接続するためのインナーリードおよび外
    部と接続するためのパッドを配線形成し、前記一方の面
    と反対の面に貼り付けられた金属箔からグランド配線層
    を形成し、前記基板の所定位置に形成したＶＩＡホール
    により前記グランド配線層と所望のパッドとを導通接続
    して構成した配線樹脂基板と、 該配線樹脂基板のデバイスルホール内に設置され、前記
    インナーリードと熱圧着によって接続された電極を有す
    る半導体チップと、 少なくとも前記インナーリードおよび半導体チップの回
    路面を樹脂で封止する樹脂封止部とを備え、 前記配線樹脂基板のパッドに実装用基板との接合用のバ
    ンプを形成したことを特徴とする半導体装置。
  7. 【請求項７】請求項１または２または３または４または
    ５または６記載の半導体装置において、半導体チップの
    回路を設けない面に熱放散用のヒートシンクを装着した
    ことを特徴とする半導体装置。
  8. 【請求項８】請求項７記載の半導体装置において、前記
    ヒートシンクを前記配線樹脂基板に固定して構成したこ
    とを特徴とする半導体装置。
  9. 【請求項９】請求項７記載の半導体装置において、前記
    樹脂封止部の裏側に形成された空隙を外部に連通して構
    成したことを特徴とする半導体装置。
  10. 【請求項１０】半導体チップを搭載するためのデバイス
    ホールを形成したガラス繊維入りの熱硬化性樹脂基板の
    一方の面に貼り付けられた金属箔をパターン化して半導
    体チップの電極と接続するためのインナーリードおよび
    外部と接続するためのパッドを配線形成した配線樹脂基
    板と、該配線樹脂基板のデバイスルホール内に設置さ
    れ、前記インナーリードと熱圧着によって接続された電
    極を有する半導体チップと、少なくとも前記インナーリ
    ードおよび半導体チップの回路面を樹脂で封止する樹脂
    封止部とを備えた半導体装置を、前記配線樹脂基板のパ
    ッドに形成した接合用のバンプによって実装用基板に接
    合実装して構成したことを特徴とする半導体装置の実装
    構造体。
  11. 【請求項１１】半導体チップを搭載するためのデバイス
    ホールを形成したガラス繊維入りの熱硬化性樹脂基板の
    一方の面に貼り付けられた金属箔をパターン化して半導
    体チップの電極と接続するためのインナーリードおよび
    外部と接続するためのパッドを配線形成し、前記一方の
    面と反対の面に貼り付けられた金属箔から配線を形成
    し、前記基板の所定位置に形成したＶＩＡホールにより
    前記配線と所望のパッドとを導通接続して構成した配線
    樹脂基板と、該配線樹脂基板のデバイスルホール内に設
    置され、前記インナーリードと熱圧着によって接続され
    た電極を有する半導体チップと、少なくとも前記インナ
    ーリードおよび半導体チップの回路面を樹脂で封止する
    樹脂封止部とを備えた半導体装置を、前記配線樹脂基板
    のパッドに形成した接合用のバンプによって実装用基板
    に接合実装して構成したことを特徴とする半導体装置の
    実装構造体。
  12. 【請求項１２】半導体チップを搭載するためのデバイス
    ホールを形成したガラス繊維入りの熱硬化性樹脂基板の
    一方の面に貼り付けられた金属箔をパターン化して半導
    体チップの電極と接続するためのインナーリードおよび
    外部と接続するためのパッドを配線形成し、前記一方の
    面と反対の面に貼り付けられた金属箔からグランド配線
    層を形成し、前記基板の所定位置に形成したＶＩＡホー
    ルにより前記グランド配線層と所望のパッドとを導通接
    続して構成した配線樹脂基板と、該配線樹脂基板のデバ
    イスルホール内に設置され、前記インナーリードと熱圧
    着によって接続された電極を有する半導体チップと、少
    なくとも前記インナーリードおよび半導体チップの回路
    面を樹脂で封止する樹脂封止部とを備えた半導体装置
    を、前記配線樹脂基板のパッドに形成した接合用のバン
    プによって実装用基板に接合実装して構成したことを特
    徴とする半導体装置の実装構造体。
  13. 【請求項１３】半導体チップを搭載するためのデバイス
    ホールを形成したガラス繊維入りの熱硬化性樹脂基板を
    有し、該ガラス繊維入りの熱硬化性樹脂基板の一方の面
    に貼り付けられた金属箔をパターン化して半導体チップ
    の電極と接続するためのインナーリードおよび外部と接
    続するためのパッドを配線形成して構成することを特徴
    とする配線樹脂基板。
  14. 【請求項１４】請求項１３の配線樹脂基板において、前
    記一方の面と反対の面に貼り付けられた金属箔から配線
    を形成し、前記基板の所定位置に形成したＶＩＡホール
    により前記配線と所望のパッドとを導通接続して構成し
    たことを特徴とする配線樹脂基板。
  15. 【請求項１５】ガラス繊維入りの熱硬化性樹脂基板に対
    して半導体チップを搭載するためのデバイスホールを打
    ち抜く基板打ち抜き工程と、 該基板打ち抜き工程でデバイスホールを打ち抜いた基板
    に対して配線面に金属箔を貼付る金属箔ラミネート工程
    と、 該金属箔ラミネート工程で貼付られた金属箔上にホトレ
    ジストを塗布するホトレジスト塗布工程と、 該ホトレジスト塗布工程で塗布されたホトレジストに対
    して露光して現像することによりデバイスホール内にお
    いてつなげた状態での配線パターンの残存ホトレジスト
    マスクを形成する露光・現像工程と、 前記金属箔ラミネート工程で貼付られた金属箔のデバイ
    スホール内の面をレジストで裏止めする裏止めレジスト
    工程と、 前記露光・現像工程で形成された配線パターンの残存ホ
    トレジストマスクを用いて前記裏止めレジスト工程で裏
    止めされた金属箔に対してエッチングを施して金属箔の
    配線パターンを形成するエッチング工程と、 前記レジストを取り除くレジスト剥離工程と、 前記エッチング工程で形成された金属箔の配線パターン
    におけるデバイスホール内においてつなげられた部分を
    切断してインナーリードを形成する中央カット工程と、 前記インナーリードおよびパッドを露出するようにして
    配線パターンを樹脂で被覆する被覆工程とを有すること
    を特徴とする配線樹脂基板の製造方法。
  16. 【請求項１６】請求項１５記載の配線樹脂基板の製造方
    法において、 更に、露出されたインナーリードおよびパッドに対して
    めっきを施すめっき工程を有することを特徴とする配線
    樹脂基板の製造方法。
JP13357298A 1998-05-15 1998-05-15 半導体装置およびその実装構造体並びに配線樹脂基板およびその製造方法 Pending JPH11330301A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13357298A JPH11330301A (ja) 1998-05-15 1998-05-15 半導体装置およびその実装構造体並びに配線樹脂基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13357298A JPH11330301A (ja) 1998-05-15 1998-05-15 半導体装置およびその実装構造体並びに配線樹脂基板およびその製造方法

Publications (1)

Publication Number Publication Date
JPH11330301A true JPH11330301A (ja) 1999-11-30

Family

ID=15107954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13357298A Pending JPH11330301A (ja) 1998-05-15 1998-05-15 半導体装置およびその実装構造体並びに配線樹脂基板およびその製造方法

Country Status (1)

Country Link
JP (1) JPH11330301A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057243A (ja) * 2000-08-09 2002-02-22 Dainippon Printing Co Ltd 半導体チップ搭載用基板とその製造方法、および半導体装置
KR100377471B1 (ko) * 1999-12-10 2003-03-26 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
US7193329B2 (en) 2002-01-10 2007-03-20 Oki Electric Industry Co., Ltd. Semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100377471B1 (ko) * 1999-12-10 2003-03-26 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
JP2002057243A (ja) * 2000-08-09 2002-02-22 Dainippon Printing Co Ltd 半導体チップ搭載用基板とその製造方法、および半導体装置
JP4549499B2 (ja) * 2000-08-09 2010-09-22 大日本印刷株式会社 半導体チップ搭載用基板の製造方法、および半導体チップ搭載用基板と半導体装置
US7193329B2 (en) 2002-01-10 2007-03-20 Oki Electric Industry Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
US6534391B1 (en) Semiconductor package having substrate with laser-formed aperture through solder mask layer
KR100224133B1 (ko) 범프를 통해 회로기판에 접속되는 반도체칩 실장방법
JP3400877B2 (ja) 半導体装置及びその製造方法
JP3152180B2 (ja) 半導体装置及びその製造方法
JP2003017518A (ja) 混成集積回路装置の製造方法
JPH1197573A (ja) 半導体パッケージ
JP3478139B2 (ja) リードフレームの製造方法
JPH0883865A (ja) 樹脂封止型半導体装置
JP2001250876A (ja) 半導体装置及びその製造方法
JP2000100859A (ja) 半導体装置及びその製造方法
JPH11330301A (ja) 半導体装置およびその実装構造体並びに配線樹脂基板およびその製造方法
JPH088293A (ja) 電子部品の接続構造およびその接続方法
JPH07302859A (ja) 半導体チップ搭載用多層配線基板の製造方法及び半導体チップ搭載装置の製造方法
JP3084648B2 (ja) 半導体装置
JP3293202B2 (ja) 半導体装置及びその製造方法
JPH08316360A (ja) Ｉｃ実装構造
JP2936540B2 (ja) 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法
JPH10321750A (ja) 半導体装置および半導体チップを搭載する配線基板の製造方法
JP3359824B2 (ja) Ｂｇａ型半導体装置の製造方法
JPH08102583A (ja) 配線回路基板
JPH09246416A (ja) 半導体装置
JP3258564B2 (ja) 半導体装置およびその製造方法
JP3449097B2 (ja) 半導体装置
KR20030086192A (ko) 개량된 와이어-접합된 칩 온 보드 패키지
JP3383597B2 (ja) 半導体装置の製造方法