CN101276762B - 多芯片堆叠结构及其制法 - Google Patents

多芯片堆叠结构及其制法 Download PDF

Info

Publication number
CN101276762B
CN101276762B CN2007100894911A CN200710089491A CN101276762B CN 101276762 B CN101276762 B CN 101276762B CN 2007100894911 A CN2007100894911 A CN 2007100894911A CN 200710089491 A CN200710089491 A CN 200710089491A CN 101276762 B CN101276762 B CN 101276762B
Authority
CN
China
Prior art keywords
chip
bonding wire
lead
stacking structure
projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007100894911A
Other languages
English (en)
Other versions
CN101276762A (zh
Inventor
黄荣彬
张锦煌
黄建屏
刘正仁
萧承旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CN2007100894911A priority Critical patent/CN101276762B/zh
Publication of CN101276762A publication Critical patent/CN101276762A/zh
Application granted granted Critical
Publication of CN101276762B publication Critical patent/CN101276762B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/787—Means for aligning
    • H01L2224/78703—Mechanical holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Abstract

一种多芯片堆叠结构及其制法，提供一具芯片座及多导脚的导线架，以于该芯片座的两表面上分别接置第一及第二芯片，于焊线作业时将该导线架置于一设有凹穴的加热块上，以使该导脚架撑于该加热块上并使该第二芯片容置于该凹穴中，接着进行第一打线作业，使该第一芯片通过第一焊线而电性连接至该导脚，同时对应连接有该第一焊线的导脚一侧设有凸块，再将该导线架反置以通过该凸块架撑于该加热块上，并使该第一芯片及第一焊线容置于该加热块的该凹穴中，之后进行第二打线作业，使该第二芯片通过第二焊线而电性连接至该导脚。从而通过该凸块将该导脚撑起一段高度，避免加热块触碰至焊线，且不须更换加热块。

Description

多芯片堆叠结构及其制法
技术领域
本发明涉及一种多芯片堆叠结构及其制法，尤指一种导线架式的多芯片堆叠结构及制法。
背景技术
随着电子产业的蓬勃发展，电子产品亦逐渐迈入多功能、高性能的研发方向，以满足半导体封装件高集成度(Integration)及微型化(Miniaturization)的封装需求，且为求提升单一半导体封装件的性能与容量，以符电子产品小型化、大容量与高速化的趋势，现有上多半是将半导体封装件以多芯片模块化(Multi Chip Module；MCM)的形式呈现，此种封装件亦可缩减整体封装件体积并提升电性功能，成为一种封装的主流，其是在单一封装件的芯片承载件上接置至少两半导体芯片(semiconductor chip)，且每一芯片与芯片承载件(chipcarrier)间主要是以垂直堆叠(stack)方式接置。
请参阅图1A至1D，为美国专利第5,545,922号所揭示的导线架式多芯片堆叠结构的制法示意图，其提供一具有一芯片座101及多个围绕该芯片座101周围的导脚102的导线架10，于置晶作业(Die bonding)将该芯片座101的第一表面上接置第一芯片11(图1A所示)；接着将该接置有第一芯片11的导线架10反转而置于一具有凹穴130的支撑块13上，以使该导线架10的导脚102架撑于该支撑块13上并使该第一芯片11容置于该凹穴130中，从而于该芯片座101第二表面上接置第二芯片12(如图1B所示)；接着于焊线作业(Wire binding)，将该接置有第一及第二芯片11，12的导线架10利用压板(window clamp)14压制其导脚102而固定于具第一凹穴150的第一加热块15上，该第一凹穴150用以容置第二芯片12，以进行第一打线作业而使第一焊线161由该第一芯片11接着于导脚102上形成缝接焊点(stitch bond)，其中于该第一打线作业时为使该第一焊线161有效接着于该导脚102上，该第一焊线161于该导脚102上的接着处(即缝接焊点处)必须架撑于该第一加热块15上，且须通过该第一支撑块15提供足够热量，以供该第一焊线161焊着于该导脚102上(如图1C所示)；其后，再将该导线架10反置，以将该导线架10另一表面的导脚102架撑于第二加热块17上，并进行第二打线作业，以利用第二焊线162电性连接该第二芯片12及导脚102，其中，该第二加热块17设有第二凹穴170可供容置先前完成打线作业的第一芯片11及第一焊线161，同样地，为使该第二焊线162有效接着于该导脚102上，该第二焊线162于该导脚102上的接着处(即缝接焊点处)必须架撑于该第二加热块17上，同时亦须通过该第二加热块17提供打线所需热量，但是因先前第一焊线161已接置于导脚102一表面，因此该第二焊线162与第一焊线161的缝接焊点即必须采错位方式(off-set)接置于该导脚102上(如图1D所示)。
亦即于前述的多芯片堆叠结构制造方法中，需使用二种加热块且需改变焊线打设位置，不仅增加制造时间，同时亦造成制造费用的提高，再者由于第二焊线必须配合第二加热块的设置位置而大幅向外偏移，如此将造成焊线的增长，不仅易使电性功能衰减，也将使整体结构尺寸变大，不符轻薄短小发展趋势，更甚者，造成第一芯片及第二芯片间电性功能差异而无法匹配。
因此，如何开发出一种可有效在导线架上堆叠并电性耦合多个半导体芯片的多芯片堆叠结构及制法，同时避免现有导线架多芯片堆叠结构中需使用二种加热块，所造成制造时间及费用增加，以及第二焊线的设置位置须大幅向外偏移所导致的电性功能衰减、整体结构尺寸变大、及第一芯片及第二芯片的电性功能差异而无法匹配等问题，为此一研发领域所需迫切解决的技术问题。
发明内容
鉴于前述现有技术的缺失，本发明的主要目的在于提供一种多芯片堆叠结构及制法，可有效在导线架上堆叠并电性耦合多个半导体芯片。
本发明的又一目的在于提供一种多芯片堆叠结构及制法，以避免现有导线架多芯片堆叠结构中需使用二种加热块且需改变设置位置，所造成制造时间及费用增加等问题。
本发明的另一目的在于提供一种多芯片堆叠结构及制法，以避免现有导线架多芯片堆叠结构中第二焊线的设置位置须大幅向外偏移所导致的电性功能衰减、整体结构尺寸变大、及第一芯片及第二芯片的电性不匹配等问题。
为达前述及其它目的，本发明的多芯片堆叠结构的制法主要包括：提供设有芯片座及多个导脚的导线架，以于该芯片座的两表面上分别接置有第一芯片及第二芯片；于焊线作业时将该导线架置于一设有凹穴的加热块上，以使该导脚架撑于该加热块上并使该第二芯片容置于该加热块的该凹穴中；进行第一打线作业，以使该第一芯片通过第一焊线而电性连接至该导脚，同时对应连接有该第一焊线的导脚一侧设置至少一凸块(stud)；将该导线架反置以通过该凸块架撑于该加热块上，并使该第一芯片及第一焊线容置于该加热块的该凹穴中；以及进行第二打线作业，以使该第二芯片通过第二焊线而电性连接至该导脚。
该导脚的内端设有一可供焊线接着的焊接区域(bonding area)，该凸块的高度即须高于该导脚焊接区域间的焊线高度，以供该导线架通过该凸块而架撑于该加热块上时，得以避免该焊线碰触该加热块。该凸块可利用打线机(Wire bonder)的焊嘴将焊线(金线)熔成球状而形成一或多个金凸块(Au stud)于该导脚上邻接该第一焊线的接置点，或直接形成于该第一焊线的接置点上，亦或堆叠多个凸块。
本发明的多芯片堆叠结构的制法另一较佳实施例主要包括：提供一具芯片座及多导脚的导线架，以于该芯片座一表面上接置第一芯片，且进行第一打线作业，以使该第一芯片通过第一焊线而电性连接至该导脚，同时对应连接有该第一焊线的导脚一侧设有至少一凸块；将该导线架反置以通过该凸块架撑于一设有凹穴的加热块上，并使该第一芯片及第一焊线容置于该加热块的该凹穴中；于该芯片座另一表面上接置第二芯片，且进行第二打线作业，以使该第二芯片通过第二焊线而电性连接至该导脚。
通过前述的制法，本发明还揭示一种多芯片堆叠结构，包括：一导线架，该导线架具有一芯片座及多个导脚，且该导脚的内端设有焊接区域；多个芯片，其分别接置于该芯片座相对的二表面上；焊线，其用以电性连接该些芯片至该导脚的焊接区域；以及至少一凸块，其形成于该导脚的表面上，且该凸块的高度大于该导脚焊接区域间的焊线高度。
亦即本发明的多芯片堆叠结构及制法，是在导线架的导脚上额外设有至少一凸块，以使该导线架通过该凸块架撑于用以支撑导脚且供打设焊线所需加热来源的加热块上，从而利用该凸块将该导脚撑起一段高度，以避免加热块触碰至焊线，且不须改变该加热块设置位置，更毋须使用第二加热块，以节省制造时间及成本；再者，该加热块所提供的热量仍得通过该凸块而向导脚传递，进而使第二焊线连接至该导脚的位置可相对于第一焊线连接至该导脚的位置而位于近乎同一垂直线上，而毋须移位，以有效控制整体结构尺寸，同时使该第一焊线及第二焊线约具有相同的线长，以避免分别接置于该导线架芯片座不同表面的二芯片电性功能衰减及电性不匹配等问题。
附图说明
图1A至1D为美国专利第5,545,922号案的多芯片堆叠结构的制法剖面示意图；
图2A至2E为本发明的多芯片堆叠结构及其制法第一实施例的示意图；
图3A至3C为本发明的多芯片堆叠结构的制法第二实施例的示意图；
图4A至4E为本发明的多芯片堆叠结构中接置于导脚上的凸块不同实施例的示意图；以及
图5为本发明的多芯片堆叠结构另一实施例的示意图。
附图标记说明
10    导线架
101   芯片座
102   导脚
11    第一芯片
12    第二芯片
13    支撑块
130   凹穴
14    压板
15    第一加热块
150   第一凹穴
161   第一焊线
162   第二焊线
17    第二加热块
170   第二凹穴
20    导线架
201   芯片座
202   导脚
202a  焊接区域
21    第一芯片
22    第二芯片
23    热块
230   凹穴
261   第一焊线
262   第二焊线
27    凸块
H     凸块高度
h     第一焊线高度
30    导线架
301   芯片座
302   导脚
302a  焊接区域
31    第一芯片
32    第二芯片
33    加热块
330   凹穴
361   第一焊线
362   第二焊线
37    凸块
460   缝接焊点
47    凸块
50    导线架
502   导脚
57    凸块
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。
第一实施例
请参阅图2A至2E，为本发明的多芯片堆叠结构的制法第一实施例的示意图。
如图2A所示，提供一具芯片座201及多个导脚202的导线架20，该芯片座201具有相对的第一表面及第二表面，以分别于该芯片座的第一及第二表面上接置第一芯片21及第二芯片22，于焊线作业时，将该导线架20置于一设有凹穴230的加热块23上，以使该导脚202架撑于该加热块23上并使该第二芯片22容置于该凹穴230中。
如图2B及2C所示，其中该图2C为对应图2B的局部上视图，进行第一打线作业，以使该第一芯片21通过第一焊线261而电性连接至该导脚202的焊接区域202a，同时对应连接有该第一焊线261的导脚202一侧设有至少一凸块27；于制法上可于完成第一打线作业而使该第一焊线261电性连接该第一芯片21及导脚202的焊接区域202a后，再于该导脚接焊接区202a中形成该凸块27。
该第一焊线261为金线，其利用一打线机(Wire bonder)的焊嘴(未图示)于该第二芯片22上利用焊嘴先形成一球型接点(ball bond)，再移动该焊嘴至该导脚202的焊接区域202a，接着截断该第一焊线261以形成一缝接焊点(stitch bond)，以完成该第二芯片22至该导脚202的打线作业。
该凸块27可利用打线机(Wire bonder)的焊嘴将焊线(金线)熔成球状而形成一金凸块(Au stud)于该导脚焊接区域202a上邻接该第一焊线261的接置点(即缝接焊点)，例如位于该缝接焊点的侧边。当然该凸块27亦可预先设于该导脚架20的导脚202预定位置，且该凸块27亦可为其它的金属凸块或导热凸块。
如图2D所示，将该导线架20反置以通过该凸块27架撑于该加热块23上，并使该第一芯片21及第一焊线261容置于该凹穴230中；其中由于该凸块27的高度H大于该导脚焊接区域202a间的第一焊线261高度h，以供该导线架20通过该凸块27而架撑于该加热块23时避免该第一焊线261碰触该加热块23。
如图2E所示，进行第二打线作业，以使该第二芯片22通过第二焊线262而电性连接至该导脚202。
于进行第二打线作业时，由于该导线架20是通过该凸块27而架撑于该加热块23上，且该加热块23所提供的热量仍得通过该凸块27而向导脚202传递，进而使该第二焊线262连接至该导脚202的位置毋需相对该第一焊线261连接至该导脚202的位置进行错位，而使该第二焊线262可相对于先前第一焊线261连接至该导脚202的位置而位于近乎同一垂直线上。
通过前述的制法，本发明还揭示一种多芯片堆叠结构，包括：一导线架20，该导线架20具有一芯片座201及多个导脚202，且该导脚202的内端设有焊接区域202a；包含有第一芯片21及第二芯片22的多芯片，分别接置于该芯片座201相对的二表面上；第一及第二焊线261,262，用以电性连接该第一及第二芯片21，22至该导脚202的焊接区域202a；以及至少一凸块27，其形成于该导脚202的表面上，且该凸块27的高度大于该导脚焊接区域202a间的焊线高度。
该芯片座201二表面上用以电性连接该第一及第二芯片21，22与不同侧导脚202的第一及第二焊线261，262所形成的缝接焊点可位于同一垂直线上，而毋须移位，以有效控制整体结构尺寸，同时使该不同侧的第一及第二焊线261，262约具有相同的线长，以避免分别接置于该芯片座201不同表面的第一及第二芯片21，22电性功能衰减及电性不匹配等问题。
第二实施例
请参阅图3A至3C，为本发明的多芯片堆叠结构的制法第二实施例的剖面示意图。
如图3A所示，提供一具芯片座301及多个导脚302的导线架30，以于该芯片座301一表面上接置第一芯片31，且进行第一打线作业，以使该第一芯片31通过第一焊线361而电性连接至该导脚302的焊接区域302a，同时对应连接有该第一焊线361的导脚302一侧设有至少一凸块37。
该导线架30通过其导脚302而架撑于一具加热功能的加热块33上。
如图3B所示，将该导线架30反置以通过该凸块37架撑于该加热块33上，并使该第一芯片31及第一焊线361容置于该加热块33的该凹穴330中。
如图3C所示，于该芯片座301另一表面上接置第二芯片32，且进行第二打线作业，以使该第二芯片32通过第二焊线362而电性连接至该导脚302。
另请参阅图4A至4E，为显示在导线架上的导脚焊接区域上供焊线接着及焊接有凸块的局部示意图，如图所示，该凸块47可设有多个，且该凸块47的位置可相对位于该焊线缝接焊点460的对称两侧、或同一侧、或交错两侧，亦或位于该焊线缝接焊点460的顶缘或呈多个排列于该焊线缝接焊点460的顶缘。
请参阅图5，为显示本发明的多芯片堆叠结构另一实施例的示意图，其与前述实施例大致相同，主要差异是在设于导线架导脚502的多个凸块57可进行堆叠，以提高该导线架50的架撑高度，更可避免焊线触碰至加热块而影响制造方法。
再者，本发明中设于导脚上的凸块亦可直接形成于第一打线作业所形成的缝接焊点上，以提高导线架的架撑高度，避免第一打线所形成的焊线触碰到加热块，且使第二次打线所形成的缝接焊点得以充分与第一打线所形成的缝接焊点位于同一垂直线上。
本发明的多芯片堆叠结构及制法，在导线架的导脚上额外设有至少一凸块，以使该导线架通过该凸块架撑于用以支撑导脚且供打设焊线所需加热来源的加热块上，从而利用该凸块将该导脚撑起一段高度，以避免加热块触碰至焊线，且不须改变该加热块设置位置，更毋须使用第二加热块，以节省制造时间及成本；再者，该加热块所提供的热量仍得通过该凸块而向导脚传递，进而使第二焊线连接至该导脚的位置可相对于第一焊线连接至该导脚的位置而位于近乎同一垂直线上，而毋须错位，藉以有效控制整体结构尺寸，同时使该第一焊线及第二焊线约具有相同的线长，以避免分别接置于该导线架芯片座不同表面的二芯片电性功能衰减及电性不匹配等问题。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明，任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如随附的权利要求书所列。

Claims (21)

1.一种多芯片堆叠结构的制法，包括：
提供一具芯片座及多个导脚的导线架，以于该芯片座的两表面上分别接置有第一芯片及第二芯片；
将该导线架置于一设有凹穴的加热块上，以使其导脚架撑于该加热块上并使该第二芯片容置于该凹穴中；
进行第一打线作业，以使该第一芯片通过第一焊线而电性连接至该导脚以形成缝接焊点，同时对应连接有该第一焊线的导脚一侧设置至少一凸块，其中，且该凸块的高度大于该导脚焊接区域间的焊线高度；
将该导线架反置以通过该凸块架撑于该加热块上，并使该第一芯片及第一焊线容置于该加热块的该凹穴中；以及
进行第二打线作业，以使该第二芯片通过第二焊线而电性连接至该导脚。
2.根据权利要求1所述的多芯片堆叠结构的制法，其中，该导脚内端设有焊接区域，以供接着第一焊线、第二焊线及凸块。
3.根据权利要求1所述的多芯片堆叠结构的制法，其中，该第一与第二焊线接置于导脚上的接置点约位于同一垂直线上。
4.根据权利要求1所述的多芯片堆叠结构的制法，其中，该凸块利用打线机的焊嘴将金线熔成球状而形成至少一金凸块于该导脚上邻接该缝接焊点或直接接置于该缝接焊点上。
5.根据权利要求1所述的多芯片堆叠结构的制法，其中，该凸块选择为单一或多个而设于该焊线缝接焊点的顶缘、对称两侧、同一侧或交错两侧。
6.根据权利要求1所述的多芯片堆叠结构的制法，其中，该凸块具有多个且相互堆叠。
7.根据权利要求1所述的多芯片堆叠结构的制法，其中，该第一及第二焊线具有相同的线长。
8.一种多芯片堆叠结构的制法，包括：
提供一具芯片座及多个导脚的导线架，以于该芯片座一表面上接置第一芯片，且进行第一打线作业，以使该第一芯片通过第一焊线而电性连接至该导脚以形成缝接焊点，同时对应连接有该第一焊线的导脚一侧设置至少一凸块，其中，且该凸块的高度大于该导脚焊接区域间的焊线高度；
将该导线架反置以通过该凸块架撑于一设有凹穴的加热块上，并使该第一芯片及第一焊线容置于该加热块的该凹穴中；以及
于该芯片座另一表面上接置第二芯片，且进行第二打线作业，以使该第二芯片通过第二焊线而电性连接至该导脚。
9.根据权利要求8所述的多芯片堆叠结构的制法，其中，该导脚内端设有焊接区域，以供接着第一焊线、第二焊线及凸块。
10.根据权利要求8所述的多芯片堆叠结构的制法，其中，该第一与第二焊线接置于导脚上的接置点约位于同一垂直线上。
11.根据权利要求8所述的多芯片堆叠结构的制法，其中，该凸块利用打线机的焊嘴将金线熔成球状而形成至少一金凸块于该导脚上邻接该缝接焊点或直接接置于该缝接焊点上。
12.根据权利要求8所述的多芯片堆叠结构的制法，其中，该凸块选择为单一或多个而设于该焊线缝接焊点的顶缘、对称两侧、同一侧或交错两侧。
13.根据权利要求8所述的多芯片堆叠结构的制法，其中，该凸块具有多个且相互堆叠。
14.根据权利要求8所述的多芯片堆叠结构的制法，其中，该第一及第二焊线具有相同的线长。
15.一种多芯片堆叠结构，包括：
一导线架，该导线架具有一芯片座及多个导脚，且该导脚的内端设有焊接区域；
多个芯片，其分别接置于该芯片座相对的二表面上；
焊线，其用以电性连接该些芯片至该导脚的焊接区域以形成缝接焊点；以及
至少一金属凸块，其形成于该导脚焊接区域上，且该凸块的高度大于该导脚焊接区域间的焊线高度。
16.根据权利要求15所述的多芯片堆叠结构，其中，该焊线为金线，其利用一打线机于芯片上形成一球型接点及于导脚的焊接区域上形成一缝接焊点。
17.根据权利要求15所述的多芯片堆叠结构，其中，该金属凸块利用打线机的焊嘴将金线熔成球状而形成至少一金凸块于该导脚上邻接该缝接焊点或直接接置于该缝接焊点上。
18.根据权利要求15所述的多芯片堆叠结构，其中，该芯片座二表面上用以电性连接该芯片与不同侧导脚的焊线缝接焊点约位于同一垂直线上。
19.根据权利要求15所述的多芯片堆叠结构，其中，该金属凸块选择为单一或多个而设于该焊线缝接焊点的顶缘、对称两侧、同一侧或交错两侧。
20.根据权利要求15所述的多芯片堆叠结构，其中，该金属凸块具有多个且相互堆叠。
21.根据权利要求15所述的多芯片堆叠结构，其中，该导线架芯片座相对二表面的焊线具有相同的线长。
CN2007100894911A 2007-03-26 2007-03-26 多芯片堆叠结构及其制法 Expired - Fee Related CN101276762B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007100894911A CN101276762B (zh) 2007-03-26 2007-03-26 多芯片堆叠结构及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007100894911A CN101276762B (zh) 2007-03-26 2007-03-26 多芯片堆叠结构及其制法

Publications (2)

Publication Number Publication Date
CN101276762A CN101276762A (zh) 2008-10-01
CN101276762B true CN101276762B (zh) 2010-07-21

Family

ID=39996004

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100894911A Expired - Fee Related CN101276762B (zh) 2007-03-26 2007-03-26 多芯片堆叠结构及其制法

Country Status (1)

Country Link
CN (1) CN101276762B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8053891B2 (en) * 2008-06-30 2011-11-08 Alpha And Omega Semiconductor Incorporated Standing chip scale package
US20120103668A1 (en) * 2010-10-28 2012-05-03 Great Team Backend Foundry, Inc. Chip Package

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5366933A (en) * 1993-10-13 1994-11-22 Intel Corporation Method for constructing a dual sided, wire bonded integrated circuit chip package
US5545922A (en) * 1994-06-28 1996-08-13 Intel Corporation Dual sided integrated circuit chip package with offset wire bonds and support block cavities
US6372551B1 (en) * 2000-05-12 2002-04-16 Siliconware Precison Industries Co., Ltd. Method of manufacturing an image-sensor integrated circuit package without resin flash on lead frame and with increased wire bondability
US6414385B1 (en) * 1999-11-08 2002-07-02 Siliconware Precisionindustries Co., Ltd. Quad flat non-lead package of semiconductor
CN1652332A (zh) * 2004-02-03 2005-08-10 旺宏电子股份有限公司 电子组件堆叠结构
CN1842906A (zh) * 2003-08-26 2006-10-04 先进互连技术有限公司 可颠倒无引线封装及其制造和使用方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5366933A (en) * 1993-10-13 1994-11-22 Intel Corporation Method for constructing a dual sided, wire bonded integrated circuit chip package
US5545922A (en) * 1994-06-28 1996-08-13 Intel Corporation Dual sided integrated circuit chip package with offset wire bonds and support block cavities
US6414385B1 (en) * 1999-11-08 2002-07-02 Siliconware Precisionindustries Co., Ltd. Quad flat non-lead package of semiconductor
US6372551B1 (en) * 2000-05-12 2002-04-16 Siliconware Precison Industries Co., Ltd. Method of manufacturing an image-sensor integrated circuit package without resin flash on lead frame and with increased wire bondability
CN1842906A (zh) * 2003-08-26 2006-10-04 先进互连技术有限公司 可颠倒无引线封装及其制造和使用方法
CN1652332A (zh) * 2004-02-03 2005-08-10 旺宏电子股份有限公司 电子组件堆叠结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2000-31372A 2000.01.28

Also Published As

Publication number Publication date
CN101276762A (zh) 2008-10-01

Similar Documents

Publication Publication Date Title
US8222716B2 (en) Multiple leadframe package
CN104037139B (zh) 接合结构及其形成方法
US6774494B2 (en) Semiconductor device and manufacturing method thereof
CN102097339B (zh) 半导体器件及其制造方法
US7067413B2 (en) Wire bonding method, semiconductor chip, and semiconductor package
CN107845628A (zh) 集成电路器件及其组装方法
TW201205696A (en) Thermal compress bonding
KR20040008827A (ko) 듀얼 다이 패키지 제조 방법
CN101202262B (zh) 半导体装置及其制造方法
CN103887292A (zh) 堆叠式双芯片封装结构及其制备方法
CN101276762B (zh) 多芯片堆叠结构及其制法
CN101714536A (zh) 覆晶封装结构及其晶片附着方法
CN100464418C (zh) 半导体装置及其制造方法
TWI326914B (en) Multi-chip stack structure and fabrication method thereof
JP3762475B2 (ja) ワイヤボンディング方法及び半導体装置
CN101567364B (zh) 芯片在引脚上的多芯片封装构造
CN115241171A (zh) 具有双层封装结构的Micro-LED微显示芯片
CN100481407C (zh) 晶片上引脚球格阵列封装构造
CN213878074U (zh) 一种引线键合工艺用基板
TW201306206A (zh) 應用雙層引線框架的堆疊式功率半導體裝置及其製備方法
JP2000124395A (ja) 多チップ半導体パッケージ構造とその製造方法
CN111933605A (zh) 芯片焊接结构及焊接方法
CN214624980U (zh) 用于半导体器件的生产线
CN101431059A (zh) 打线结构及方法
CN215299240U (zh) 一种驱动芯片的封装结构及其封装支架

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100721

Termination date: 20180326

CF01 Termination of patent right due to non-payment of annual fee