CN111933605A - 芯片焊接结构及焊接方法 - Google Patents

芯片焊接结构及焊接方法 Download PDF

Info

Publication number
CN111933605A
CN111933605A CN202010796509.7A CN202010796509A CN111933605A CN 111933605 A CN111933605 A CN 111933605A CN 202010796509 A CN202010796509 A CN 202010796509A CN 111933605 A CN111933605 A CN 111933605A
Authority
CN
China
Prior art keywords
chip
gold
copper
welding
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010796509.7A
Other languages
English (en)
Inventor
蒋以青
陈晟
童璐晟
邵兹人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimos Microelectronics(shanghai) Ltd
Original Assignee
Unimos Microelectronics(shanghai) Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimos Microelectronics(shanghai) Ltd filed Critical Unimos Microelectronics(shanghai) Ltd
Priority to CN202010796509.7A priority Critical patent/CN111933605A/zh
Publication of CN111933605A publication Critical patent/CN111933605A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48481—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a ball bond, i.e. ball on pre-ball
    • H01L2224/48482—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a ball bond, i.e. ball on pre-ball on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本发明涉及半导体封装领域，公开了一种芯片焊接结构及焊接方法。本发明的芯片焊接结构，包括：基板、第一芯片、第一金焊点和第一铜连接线，第一芯片设置在基板上，第一金焊点设置在第一芯片上，第一铜连接线的两端分别与第一芯片和基板连接。本发明的芯片焊接结构，采用材质较软的金线在芯片上形成金焊点，对芯片的冲击力小，不易造成芯片内部结构的损坏，再采用铜线形成第一铜连接线，第一铜连接线的两端分别与金焊点和基板连接，使得芯片和基板之间电性连通，由于金焊点的缓冲，有效减小铜线焊接时对芯片的冲击力，保证芯片结构不被损坏的同时，降低了芯片封装时的生产成本。

Description

芯片焊接结构及焊接方法
技术领域
本发明实施例涉及半导体封装领域，具体涉及一种芯片焊接结构及焊接方法。
背景技术
半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。封装过程为：来自晶圆前道工艺的晶圆通过划片工艺后被切割为小的晶片(Die)，然后将切割好的晶片用银胶或胶带(DAF)贴装到相应的基板架(引线框架)的小岛上，再利用超细的金属(金银铜铝)导线(焊线)将晶片的接合焊盘(Bond Pad)连接到基板的相应引脚(Lead)，并构成所要求的电路。
金属导线(焊线)是通过焊线机，将金属丝线(焊线)固定在基板和晶片(芯片)上，使芯片内部线路与基板的线路电性导通。
现有技术中晶片(芯片)与基板的连接，通过一种金属丝线(焊线)焊接完成，存在着或者封装成本高，或者封装时对芯片的冲击大、造成芯片因内部结构损而坏功能失效等问题。
发明内容
本发明的目的在于提供一种芯片焊接结构及焊接方法，以解决背景技术中的技术问题。
本发明实施例提供一种芯片焊接结构，包括：基板、第一芯片、第一金焊点和第一铜连接线；
所述第一芯片设置在所述基板上；
所述第一金焊点设置在所述第一芯片上；
所述第一铜连接线包括：第一铜焊点和第一铜焊线；
所述第一铜焊点位于所述第一铜焊线的一端，所述第一铜焊点和所述第一铜焊线的另一端分别用于与所述第一金焊点和所述基板连接，使所述第一芯片与所述基板电性连通。
本发明的芯片焊接结构，通过设置第一金焊点和第一铜连接线，采用金线在第一芯片上形成第一金焊点，利用金的材质较软的特性，形成第一金焊点时对第一芯片的冲击力小，不易造成芯片内部结构的损坏，再采用铜线形成第一铜连接线，第一铜连接线的两端分别与第一金焊点和基板连接，使得第一芯片和基板之间电性连通，第一铜连接线与第一金焊点连接时，因第一金焊点的缓冲，有效减小铜线焊接时对第一芯片的冲击力，保证芯片结构不被损坏的同时，降低了芯片封装时的生产成本。
在一种可行的方案中，所述第一铜焊点设置在所述基板上，所述第一铜焊线的另一端与所述第一金焊点连接。
在一种可行的方案中，所述第一芯片设有第一弧形槽，所述第一金焊点设置在所述第一弧形槽内；
所述基板设有第二弧形槽，所述第一铜焊点设置在所述第二弧形槽内。
在一种可行的方案中，所述第一铜焊点设置在所述第一金焊点上，所述第一铜焊线的另一端与所述基板连接。
在一种可行的方案中，还包括：第二芯片、第二金焊点和第二铜连接线；
所述第二芯片错位的设置在所述第一芯片上；
所述第二金焊点设置在所述第二芯片上；
所述第二铜连接线包括：第二铜焊点和第二铜焊线；
所述第二铜焊点位于所述第二铜焊线的一端，所述第二铜焊点和所述第二铜焊线的另一端分别用于与所述第一金焊点和所述第二金焊点连接。
在一种可行的方案中，所述第二芯片设有第三弧形槽，所述第二金焊点设置在所述第三弧形槽内。
在一种可行的方案中，所述第一铜焊点设置在所述基板上，所述第一铜焊线的另一端与所述第一金焊点连接；
所述第二铜焊点设置在所述第一金焊点上，所述第二铜焊线的另一端与所述第二金焊点连接。
在一种可行的方案中，所述第一铜焊点设置在所述第一金焊点上，所述第一铜焊线的另一端与所述基板连接；
所述第二铜焊点设置在所述第二金焊点上，所述第二铜焊线的另一端与所述第一金焊点连接。
本发明实施例还提供一种芯片焊接方法，用于实现第一芯片、第二芯片与基板连接的芯片焊接结构，包括以下步骤：
S1、利用焊线机，采用金线在所述第一芯片和所述第二芯片上分别焊接第一金焊点和第二金焊点；
S2、利用焊线机，采用铜线使所述第二金焊点与所述第一金焊点电性连接，且使所述第一金焊点与所述基板电性连接。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例一中的芯片焊接结构的示意图；
图2为本发明实施例一中的芯片焊接结构的另一示意图；
图3为本发明实施例二中的芯片焊接结构的示意图；
图4为本发明实施例二中的芯片焊接结构的另一示意图。
图中标号：
1、基板；11、第二弧形槽；21、第一芯片；211、第一弧形槽；22、第二芯片；221、第三弧形槽；31、第一金焊点；32、第二金焊点；41、第一铜连接线；411、第一铜焊点；412、第一铜焊线；42、第二铜连接线；421、第二铜焊点；422、第二铜焊线。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，也可以是成一体；可以是机械连接，也可以是电连接，也可以是通讯连接；可以是直接连接，也可以通过中间媒介的间接连接，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
如本申请背景技术中的描述，现有技术中的芯片(晶片)与基板的连接，通过一种金属丝线(如金线、铜线等)焊接完成，金的材质较软，如采用金线连接芯片和基板，对芯片表面的冲击力小，一般不会造成芯片的线路受损，但金的价格远远高于铜的价格，采用金线连接，势必造成芯片封装成本的提高；而铜的价格只是金的10％左右，采用铜线连接芯片和基板，可降低芯片的封装成本，但由于芯片表层的铝层薄、且芯片的内部结构脆，使用材质更硬的铜线焊接时，对芯片的冲击增大，容易造成芯片内部结构的损坏，使得芯片功能失效，降低了芯片的合格率；且铜线与芯片表面的铝层反应较慢，形成共金层的速率慢，影响芯片的可靠性。
为了解决上述问题，本申请发明人提出了本申请的技术方案，具体实施例如下：
实施例一
如图1、图2所示，本实施例的芯片焊接结构，实现单芯片与基板的电性连接，包括：基板1、第一芯片21、第一金焊点31和第一铜连接线41。
第一芯片21设置在基板1的上表面上。
第一金焊点31设置在第一芯片21的上表面上，第一金焊点31位于第一芯片21的一端。
第一铜连接线41包括：第一铜焊点411和第一铜焊线412。
第一铜焊点411位于第一铜焊线412的一端，第一铜焊点411和第一铜焊线412的另一端分别与第一芯片21上的第一金焊点31、以及基板1连接，通过第一铜焊点411和第一铜焊线412，使得第一金焊点31与基板1之间电性导通，即实现第一芯片21与基板1的电性导通。
通过上述内容不难发现，本实施例的芯片焊接结构，通过设置第一金焊点和第一铜连接线，采用金线在第一芯片上形成第一金焊点，利用金的材质较软的特性，形成第一金焊点时对第一芯片的冲击力小，不易造成芯片内部结构的损坏，再采用铜线形成第一铜连接线，第一铜连接线的两端分别与第一金焊点和基板连接，使得第一芯片和基板之间电性连通，第一铜连接线与第一金焊点连接时，因第一金焊点的缓冲，有效减小铜线焊接时对第一芯片的冲击力，保证芯片结构不被损坏的同时；且除了第一芯片的表面采用金线形成第一金焊点，其余均采用铜线连接，有效降低了芯片封装时的生产成本。
可选的，如图1所示，本实施例中的芯片焊接结构，基板1与第一芯片21之间采用反打模式连接，即第一铜连接线41的第一铜焊点411设置在基板1上，第一铜焊线412的一端与第一铜焊点411连接(连为一体)，第一铜焊线412的另一端与第一芯片21上的第一金焊点31连接，实现第一芯片21与基板1的电性连通。具体焊接时，利用焊线机，先采用金线在第一芯片21上焊接第一金焊点31，再采用铜线，铜线焊接的起点在基板1上，在基板上焊接第一铜焊点411后，焊线机的焊针移动到第一金焊点上形成第一铜焊线412，完成第一芯片与基板的焊接。
进一步的，本实施例中的芯片焊接结构，第一芯片21的表面上设有第一弧形槽211，第一金焊点31设置在第一芯片21的第一弧形槽211内。
基板1的表面上设有第二弧形槽11，第一铜连接线41的第一铜焊点411设置在基板1上的第二弧形槽11内，第一金焊点31和第一铜焊点411均呈球形，将第一金焊点31和第一铜焊点411分别设置在第一弧形槽211和第二弧形槽11内，增加了第一金焊点31与第一芯片21之间、以及第一铜焊点411与基板1之间的接触面积，增强了第一金焊点31与第一芯片21、以及第一铜焊点411与基板1的连接强度，也保证第一芯片与基板之间有良好的导电性。
可选的，如图2所示，本实施例中的芯片焊接结构，基板1与第一芯片21之间通采用正打模式连接，即第一铜连接线41的第一铜焊点411设置在第一芯片21上的第一金焊点31上，第一铜焊线412的一端与第一铜焊点411连接(连为一体)，第一铜焊线412的另一端与基板1连接，实现第一芯片21与基板1的电性连通。具体焊接时，利用焊线机，先采用金线在第一芯片21上焊接第一金焊点31，再采用铜线，铜线焊接的起点在第一金焊点31上，在第一金焊点31上焊接第一铜焊点411后，焊线机的焊针移动到基板1上形成第一铜焊线412，完成第一芯片与基板的焊接。
基板与第一芯片之间采用正打模式连接时，焊接的速度比采用反打模式快，但焊接后的整体高度会高于采用反打模式的连接，在生产中，根据实际情况选用合适的正打或反打模式连接。
实施例二
可选的，如图3、图4所示，本实施例的芯片焊接结构，实现多芯片与基板的电性连接，本实施例中，还包括：第二芯片22、第二金焊点32和第二铜连接线42。
第二芯片22错位的堆叠在第一芯片21上，在第二芯片22与第一芯片21之间形成台阶，第一芯片21上的第一金焊点31设置所述的台阶处。
第二金焊点32设置在第二芯片22的一端，且第二金焊点32位于靠近第一金焊点31的一端。
第二铜连接线42包括：第二铜焊点421和第二铜焊线422。
第二铜连接线42的第二铜焊点421位于第二铜焊线422的一端，且第二铜焊点421和第二铜焊线422的另一端分别与第一芯片21上的第一金焊点31、以及第二芯片22上的第二金焊点32连接，通过第一金焊点31、第二金焊点32、第一铜连接线41和第二铜连接线42，实现第一芯片21、第二芯片22与基板1的电性连接。
本领域的技术人员应该明白：本实施例的芯片焊接结构，可以包括多块芯片，多块芯片如上述的第一芯片和第二芯片，依次的错位堆叠在基板上，在每层芯片的表面上设置金焊点，上下层芯片的金焊点之间通过铜连接线电性连接，最下层芯片上的金焊点通过铜连接线与基板电性连接，即可实现多块芯片与基板之间的电性连接。
可选的，本实施例的芯片焊接结构，第二芯片22的表面上设有第三弧形槽221，第二金焊点32设置在第二芯片22的第三弧形槽221内，增加第二金焊点32与第二芯片22的接触面积，增强了第二金焊点32与第二芯片22的连接强度和导电性。
进一步的，如图3所示，本实施例中的芯片焊接结构，基板1与第一芯片21、第二芯片22之间采用反打模式连接，即第一铜连接线41的第一铜焊点411设置在基板1上，第一铜焊线412一端与第一铜焊点411连接(连为一体)，第一铜焊线412的另一端与第一芯片21上的第一金焊点31连接。
第二铜连接线42的第二铜焊点421设置在第一金焊点31上，第二铜焊线422的一端与第二铜焊点421连接(连为一体)，第二铜焊线422的另一端与第二芯片22上的第二金焊点32连接，实现第一芯片、第二芯片与基板的电性连接。具体焊接时，利用焊线机，先采用金线在第一芯片21和第二芯片22上分别焊接第一金焊点31和第二金焊点32，再采用铜线，铜线焊接的第一起点在基板1上，在基板上焊接第一铜焊点411后，焊线机的焊针移动到第一金焊点上形成第一铜焊线412，完成第一芯片与基板的焊接。然后，在第一金焊点31上焊接第二铜焊点421，焊线机的焊针移动到第二金焊点32上，形成第二铜焊线422，完成第二芯片与第一芯片的焊接，实现第一芯片、第二芯片与基板的电性连通。
进一步的，如图4所示，本实施例中的芯片焊接结构，第一芯片21、第二芯片22和基板1之间采用正打模式连接，即第二铜连接线42的第二铜焊点421设置在第二芯片22上的第二金焊点32上，第二铜焊线421的一端与第二铜焊点421连接，第二铜焊线421的另一端与第一芯片21上的第一金焊点31连接。
第一铜连接线41的第一铜焊点411设置在第一芯片21上的第一金焊点31上，第一铜焊线412的一端与第一铜焊点411连接，第一铜焊线412的另一端与基板1连接，实现第一芯片、第二芯片与基板的电性连接。具体焊接时，利用焊线机，先采用金线在第一芯片21和第二芯片22上分别焊接第一金焊点31和第二金焊点32，再采用铜线焊接，铜线焊接的第一起点在第二芯片22上的第二金焊点32上，在第二金焊点32上焊接第二铜焊点422后，焊线机的焊针移动到第一金焊点31上形成第二铜焊线421，完成第二芯片与第一芯片的焊接。然后，在第一金焊点31上焊接第一铜焊点411，焊线机的焊针再移动到基板1上，形成第一铜焊线412，完成第一芯片与基板的焊接，实现第二芯片、第一芯片与基板的电性连通。
同样的，基板、第一芯片与第二芯片之间采用自上往下的正打模式连接时，焊接的速度比采用反打模式快，但焊接后的整体高度会高于采用反打模式的连接，在生产中，可根据实际情况选用合适的正打或反打模式连接。
实施例三
本实施例提供一种实现芯片焊接结构的焊接方法，包括以下步骤：
S1、利用焊线机，采用金线在第一芯片和第二芯片上分别焊接第一金焊点和第二金焊点。
S2、利用焊线机，采用铜线使第二金焊点与第一金焊点电性连接，并使第一金焊点与基板电性连接。
具体的说，芯片与基板连接时，利用焊线机，首先采用金线，在芯片上分别焊接金焊点，且如果是多层错位堆叠的多层芯片，则在每层的芯片上分别焊接上金焊点。
然后采用铜线，将各层芯片上的金焊点和基板依次连接。铜线连接时，如果空间允许，采用速度较快的正打模式连接，即采用铜线连接时，铜线的起始端在最上层芯片的金焊点上，然后自最上层芯片上的金焊点，逐层往下与下层芯片上的金焊点连接，最后将最下层芯片上的金焊点与基板连接；如果空间不允许，则采用反打模式连接，即采用铜线连接时，铜线的起始端在基板上，先将基板与最下层芯片上的金焊点连接，然后逐层往上的与上层芯片上的金焊点连接，直至最上层芯片上的金焊点，完成芯片与基板的电性连接。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一特征和第二特征直接接触，或第一特征和第二特征通过中间媒介间接接触。
而且，第一特征在第二特征“之上”、“上方”和“上面”可以是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度低于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”或“一些示例”等的描述，意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任意一个或者多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (9)

1.一种芯片焊接结构，其特征在于，包括：基板、第一芯片、第一金焊点和第一铜连接线；
所述第一芯片设置在所述基板上；
所述第一金焊点设置在所述第一芯片上；
所述第一铜连接线包括：第一铜焊点和第一铜焊线；
所述第一铜焊点位于所述第一铜焊线的一端，所述第一铜焊点和所述第一铜焊线的另一端分别用于与所述第一金焊点和所述基板连接，使所述第一芯片与所述基板电性连通。
2.根据权利要求1所述的芯片焊接结构，其特征在于，所述第一铜焊点设置在所述基板上，所述第一铜焊线的另一端与所述第一金焊点连接。
3.根据权利要求2所述的芯片焊接结构，其特征在于，所述第一芯片设有第一弧形槽，所述第一金焊点设置在所述第一弧形槽内；
所述基板设有第二弧形槽，所述第一铜焊点设置在所述第二弧形槽内。
4.根据权利要求1所述的芯片焊接结构，其特征在于，所述第一铜焊点设置在所述第一金焊点上，所述第一铜焊线的另一端与所述基板连接。
5.根据权利要求1所述的芯片焊接结构，其特征在于，还包括：第二芯片、第二金焊点和第二铜连接线；
所述第二芯片错位的设置在所述第一芯片上；
所述第二金焊点设置在所述第二芯片上；
所述第二铜连接线包括：第二铜焊点和第二铜焊线；
所述第二铜焊点位于所述第二铜焊线的一端，所述第二铜焊点和所述第二铜焊线的另一端分别用于与所述第一金焊点和所述第二金焊点连接。
6.根据权利要求5所述的芯片焊接结构，其特征在于，所述第二芯片设有第三弧形槽，所述第二金焊点设置在所述第三弧形槽内。
7.根据权利要求5所述的芯片焊接结构，其特征在于，所述第一铜焊点设置在所述基板上，所述第一铜焊线的另一端与所述第一金焊点连接；
所述第二铜焊点设置在所述第一金焊点上，所述第二铜焊线的另一端与所述第二金焊点连接。
8.根据权利要求5所述的芯片焊接结构，其特征在于，所述第一铜焊点设置在所述第一金焊点上，所述第一铜焊线的另一端与所述基板连接；
所述第二铜焊点设置在所述第二金焊点上，所述第二铜焊线的另一端与所述第一金焊点连接。
9.一种芯片焊接方法，用于实现权利要求5中所述的芯片焊接结构，其特征在于，包括以下步骤：
S1、利用焊线机，采用金线在所述第一芯片和所述第二芯片上分别焊接第一金焊点和第二金焊点；
S2、利用焊线机，采用铜线使所述第二金焊点与所述第一金焊点电性连接，并采用铜线使所述第一金焊点与所述基板电性连接。
CN202010796509.7A 2020-08-10 2020-08-10 芯片焊接结构及焊接方法 Pending CN111933605A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010796509.7A CN111933605A (zh) 2020-08-10 2020-08-10 芯片焊接结构及焊接方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010796509.7A CN111933605A (zh) 2020-08-10 2020-08-10 芯片焊接结构及焊接方法

Publications (1)

Publication Number Publication Date
CN111933605A true CN111933605A (zh) 2020-11-13

Family

ID=73308153

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010796509.7A Pending CN111933605A (zh) 2020-08-10 2020-08-10 芯片焊接结构及焊接方法

Country Status (1)

Country Link
CN (1) CN111933605A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113257714A (zh) * 2021-05-12 2021-08-13 广州飞虹微电子有限公司 用于芯片焊接的铜铝混焊方法及设备

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000307057A (ja) * 1999-02-17 2000-11-02 Sharp Corp 半導体装置、およびその製造方法
US20030230796A1 (en) * 2002-06-12 2003-12-18 Aminuddin Ismail Stacked die semiconductor device
JP2005268497A (ja) * 2004-03-18 2005-09-29 Denso Corp 半導体装置及び半導体装置の製造方法
US20080272487A1 (en) * 2007-05-04 2008-11-06 Il Kwon Shim System for implementing hard-metal wire bonds
CN101490832A (zh) * 2006-07-18 2009-07-22 埃普科斯股份有限公司 具有平的结构的模块和用于装配的方法
EP2133915A1 (de) * 2008-06-09 2009-12-16 Micronas GmbH Halbleiteranordnung mit besonders gestalteten Bondleitungen und Verfahren zum Herstellen einer solchen Anordnung
SG175645A1 (en) * 2004-11-13 2011-11-28 Stats Chippac Ltd Semiconductor system with fine pitch lead fingers and method of manufacture thereof
CN103811446A (zh) * 2012-11-15 2014-05-21 万国半导体(开曼)股份有限公司 一种半导体器件中的铜线键接结构及其制造方法
CN208861972U (zh) * 2018-11-12 2019-05-14 紫光宏茂微电子(上海)有限公司 多芯片焊接结构

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000307057A (ja) * 1999-02-17 2000-11-02 Sharp Corp 半導体装置、およびその製造方法
US20030230796A1 (en) * 2002-06-12 2003-12-18 Aminuddin Ismail Stacked die semiconductor device
JP2005268497A (ja) * 2004-03-18 2005-09-29 Denso Corp 半導体装置及び半導体装置の製造方法
SG175645A1 (en) * 2004-11-13 2011-11-28 Stats Chippac Ltd Semiconductor system with fine pitch lead fingers and method of manufacture thereof
CN101490832A (zh) * 2006-07-18 2009-07-22 埃普科斯股份有限公司 具有平的结构的模块和用于装配的方法
US20080272487A1 (en) * 2007-05-04 2008-11-06 Il Kwon Shim System for implementing hard-metal wire bonds
EP2133915A1 (de) * 2008-06-09 2009-12-16 Micronas GmbH Halbleiteranordnung mit besonders gestalteten Bondleitungen und Verfahren zum Herstellen einer solchen Anordnung
CN103811446A (zh) * 2012-11-15 2014-05-21 万国半导体(开曼)股份有限公司 一种半导体器件中的铜线键接结构及其制造方法
CN208861972U (zh) * 2018-11-12 2019-05-14 紫光宏茂微电子(上海)有限公司 多芯片焊接结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113257714A (zh) * 2021-05-12 2021-08-13 广州飞虹微电子有限公司 用于芯片焊接的铜铝混焊方法及设备

Similar Documents

Publication Publication Date Title
US7745253B2 (en) Ribbon bonding in an electronic package
US7148080B2 (en) Method for joining lead frames in a package assembly, method for forming a chip stack package, and a chip stack package
US8298947B2 (en) Semiconductor device having solder-free gold bump contacts for stability in repeated temperature cycles
US6163463A (en) Integrated circuit chip to substrate interconnection
US9117684B1 (en) Semiconductor package having a plurality of input/output members
US6847109B2 (en) Area array semiconductor package and 3-dimensional stack thereof
JP5529371B2 (ja) 半導体装置及びその製造方法
US9087827B2 (en) Mixed wire semiconductor lead frame package
KR19990085220A (ko) 스택 패키지 및 그 제조방법
KR20060121823A (ko) 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법
JP6279339B2 (ja) 半導体装置の製造方法
US6423580B2 (en) Method for manufacturing a dual chip package
JP2007027526A (ja) 両面電極パッケージ及びその製造方法
US20090039509A1 (en) Semiconductor device and method of manufacturing the same
CN111933605A (zh) 芯片焊接结构及焊接方法
US6849952B2 (en) Semiconductor device and its manufacturing method
US7834463B2 (en) Stack package having pattern die redistribution
TWI358337B (en) Method and device of continuously wire-bonding bet
KR100833187B1 (ko) 반도체 패키지의 와이어 본딩방법
JP2007035863A (ja) 半導体装置
US20080079128A1 (en) Lead frame type stack package and method o fabricating the same
JP2001135668A (ja) 半導体装置およびその製造方法
WO2007134317A1 (en) Downhill wire bonding for semiconductor device
JP2000012621A (ja) 半導体装置およびその製造方法
KR20070062084A (ko) 범프 리버스 스티치 본딩 방법, 그를 이용한 칩 적층구조와 칩 적층 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: No. 9688, Songze Avenue, industrial park, Qingpu District, Shanghai, 201799

Applicant after: ChipMOS Technologies (Shanghai) Co.,Ltd.

Address before: No. 9688, Songze Avenue, industrial park, Qingpu District, Shanghai, 201799

Applicant before: UNIMOS MICROELECTRONICS(SHANGHAI) Ltd.

CB02 Change of applicant information
RJ01 Rejection of invention patent application after publication

Application publication date: 20201113

RJ01 Rejection of invention patent application after publication