CN103811446A - 一种半导体器件中的铜线键接结构及其制造方法 - Google Patents

一种半导体器件中的铜线键接结构及其制造方法 Download PDF

Info

Publication number
CN103811446A
CN103811446A CN201210459713.5A CN201210459713A CN103811446A CN 103811446 A CN103811446 A CN 103811446A CN 201210459713 A CN201210459713 A CN 201210459713A CN 103811446 A CN103811446 A CN 103811446A
Authority
CN
China
Prior art keywords
coating
top electrodes
chip
semiconductor device
projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210459713.5A
Other languages
English (en)
Other versions
CN103811446B (zh
Inventor
潘华
何约瑟
鲁军
鲁明朕
牛志强
哈姆扎·依玛兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NATIONS SEMICONDUCTOR (CAYMAN) Ltd
Alpha and Omega Semiconductor Cayman Ltd
Original Assignee
NATIONS SEMICONDUCTOR (CAYMAN) Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NATIONS SEMICONDUCTOR (CAYMAN) Ltd filed Critical NATIONS SEMICONDUCTOR (CAYMAN) Ltd
Priority to CN201210459713.5A priority Critical patent/CN103811446B/zh
Publication of CN103811446A publication Critical patent/CN103811446A/zh
Application granted granted Critical
Publication of CN103811446B publication Critical patent/CN103811446B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48481—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a ball bond, i.e. ball on pre-ball
    • H01L2224/48482—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a ball bond, i.e. ball on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明涉及一种封装有金属片的半导体器件中铜线键接的结构及其制作方法，通过键接金线在芯片表面的第二镀层上形成一个金的凸块，以增加覆盖在第一镀层上方、作为铜线键接缓冲层的厚度，因此，在焊接金属片和芯片时的高温回流焊过程中，能够有效防止下方镍的第一镀层扩散到上方金的第二镀层及凸块上，从而在铜线键接至凸块上时保证铜线连接的可靠性。并且，当便清洗由于助焊剂挥发在芯片表面产生的污染物。因此，本发明能够有效解决铜线键接时的NSOP第一焊点问题，保证半导体器件的产品质量。

Description

一种半导体器件中的铜线键接结构及其制造方法
技术领域
本发明涉及半导体制造领域，特别涉及一种封装有金属片的半导体器件中的铜线键接结构及其制作方法。
背景技术
在半导体器件的金属片封装（clip package）工艺中，原本需要在芯片（die）的相应电极上先形成金属的镀层，再将铜的金属片焊接在镀层上，用以实现芯片电极与其他器件之间的电性连接。
这种在芯片的电极上使用的铜镀层，因为厚度太大使得制造成本高昂而被摒弃。而现有技术中，往往是在芯片的电极上形成Ni/Au（镍金）、Ni/Pd（镍钯）或Ni/Pd/Au（镍钯金）的若干个镀层来取代上述的铜镀层。
如在图1所示的一种现有的半导体器件中，芯片1'的底部电极（例如是漏极）上经过背面金属化处理，并且将该芯片1'的底部电极通过焊接方式固定连接在一个引线框架41'上。该芯片1'还具有若干个顶部电极（例如是栅极和源极），芯片的每个顶部电极上形成有铝（Al）的金属层11'、12'，再铝的金属层11'、12'上形成有若干个镀层。以Ni/Au镀层为例，就是先形成镍镀层21'、22'，再在镍镀层21'、22'上形成金镀层31'、32'。芯片1'上两个相邻的顶部电极（包括上面的铝金属层、镍和金的镀层）之间，都相互隔开并形成有钝化层20'来保证绝缘。则，在其中一些顶部电极的金镀层32'上通过焊接方式固定连接一个铜的金属片50'（clip），而在另一些顶部电极的金镀层31’上通过键接方式（wire bonding）连接一个铜的引线60'，通过金属片50'及引线60'将这些顶部电极分别与其他的引线框架42'、43'或者外部器件等进行电性连接。
图2是图1所示半导体器件的制作方法流程图。即，首先在步骤101中，在一个晶圆上形成若干个上述的芯片1'，包括在这些芯片1'的底部电极上进行背面金属化处理，并在顶部电极上对应形成铝的金属层11'、12'、镍和金的镀层21'、22'和31'、32'，以及在顶部电极之间形成钝化层20'等的相关处理。见步骤102，对晶圆进行切割使各个芯片1'分离；见步骤103，使用焊锡71'和助焊剂将芯片1'的背面金属层13'连接在引线框架71'上；见步骤104，又使用焊锡73'和助焊剂将铜的金属片50'连接在芯片1'正面的其中一些顶部电极的金镀层32'上。见步骤105，再经过高温的回流焊工艺及清洁处理之后，见步骤106将铜的引线60'键接到芯片1'正面另一些顶部电极的金镀层31'上。见步骤107，最后对半导体器件进行塑封和划片等处理。
通过一些实验可以发现，在进行回流焊处理之前，金镀层能够很好地覆盖在镍镀层的表面上，若此时将铜线键接到金镀层上，不会有不良的影响产生。然而，当器件在进行回流焊的处理时，一般处在300℃以上（例如是380℃）的高温下，这会造成镀层中位于下方的镍有一部分向上扩散到金镀层的顶面之上，则不能够保证键接的铜线具体是连接在金镀层上，还是连接在扩散出来的镍镀层上，因此，会出现NSOP（non-stick on pad）的第一焊点问题，可以出现由于焊接力不足致使铜线脱落的问题。这种问题不仅仅在Ni/Au镀层中会发生，在其他的Ni/Pd或Ni/Pd/Au的镀层中都会发生，镍层在回流焊的高温作用下，扩散到顶部其他镀层的表面，影响铜线键接的可靠性。另外，在高温的回流焊时，由于助焊剂挥发而在芯片上镍金混杂的镀层表面产生污染物，难以清洗去除，也会产生上述NSOP的第一焊点问题，影响半导体器件的成品质量。
发明内容
本发明的目的是提供一种金属片封装半导体器件中新型的铜线键接结构，以及具有该铜线键接结构的半导体器件的制造方法，通过在芯片表面的镀层上形成较厚的金的凸块，与金的镀层一起作为铜线键接时的缓冲层，则在焊接金属片时的高温回流焊过程中，能够有效防止下方的镍扩散到上方金的镀层及凸块上，从而保证铜线键接时的可靠性，确保半导体器件的产品质量。
为了达到上述目的，本发明的一个技术方案是提供一种半导体器件，其包含：
一个安装在一个引线框架载片台上的芯片，该芯片的正面设有相互隔开的第一顶部电极和第二顶部电极，每个所述的第一和第二顶部电极上至少形成有第一镀层和位于第一镀层上方的第二镀层；
在所述第二顶部电极的第二镀层上焊接有铜的金属片，所述金属片的一端焊接在所述第二顶部电极的第二镀层上，所述金属片的另一端焊接在一个第一引线框架引脚上，所述第二顶部电极通过该金属片与外部器件电性连接；
在所述第一顶部电极的第二镀层上形成有金的凸块，在所述凸块上键接有铜线，所述铜线的一端键接在所述凸块上，另一端连接在一个第二引线框架引脚上，所述第一顶部电极通过该铜线与外部器件电性连接；
其中所述金的凸块的厚度，大于所述第二镀层的厚度且小于所述金属片的厚度。
在一些实施例中，在所述芯片的第一顶部电极和第二顶部电极上，所述第一镀层为镍层，第二镀层为金层或钯层。
在另一些实施例中，在所述芯片的第一顶部电极和第二顶部电极上，所述第一镀层为镍层，第二镀层为金层，还在第一镀层和第二镀层之间设有钯的中间镀层。
所述第一顶部电极和第二顶部电极上还分别形成有铝的金属层，所述第一顶部电极和第二顶部电极的第一镀层分别形成在所述铝的金属层上。
所述芯片的正面形成有钝化层，所述钝化层填充在所述第一顶部电极的金属层、第一镀层、第二镀层，与所述第二顶部电极的金属层、第一镀层、第二镀层之间，对所述第一顶部电极和第二底部电极进行绝缘分隔。
所述芯片的背面还设有底部电极，在所述底部电极上形成有背面金属层；所述芯片的背面金属层，焊接在一个引线框架载片台表面形成的第一焊锡层上。
本发明的另一个技术方案是提供一种半导体器件的制作方法，其包含以下步骤：
步骤201，在一个晶圆上形成与若干个芯片相对应的半导体结构，其中在每个芯片的正面形成相互隔开的若干个顶部电极，并且在每个顶部电极上至少形成有第一镀层和位于第一镀层上方的第二镀层；其中一些顶部电极为第一顶部电极，另一些为第二顶部电极；
步骤202，在所述晶圆上形成若干个金的凸块，每个所述凸块对应设置于每个芯片的第一顶部电极的第二镀层上；
步骤203，切割所述晶圆，形成各个独立的芯片；
步骤204，对于任意一个所述芯片来说，将该芯片的背面焊接在一个引线框架载片台上；
步骤205，将铜的金属片焊接在所述芯片的第二顶部电极的第二镀层上；
步骤206，进行回流焊，从而将所述芯片与引线框架载片台的连接固化，并将所述金属片与芯片的连接固化；之后对所述芯片表面进行清洗；
步骤207，将铜线键接在所述芯片的第一顶部电极的凸块上；
步骤208，进行封装并切割，以形成各个独立的半导体器件。
在所述步骤201中，还在所述晶圆正面形成若干钝化层，将两个相邻的顶部电极的第一镀层、第二镀层进行绝缘分隔；
被钝化层分隔的两个顶部电极分别属于该晶圆上的两个相邻的芯片；则在步骤203中，从相邻芯片之间的钝化层位置进行切割，以分离各个芯片。
优选的，步骤201中，使用无氰化学镀工艺，在第一顶部电极上形成厚度为10~100 nm的所述第二镀层。
步骤202中，用直径为1~2mil的金线进行键接，形成厚度为0.5~5mil的所述凸块，以使所述凸块的厚度大于所述第一顶部电极的第二镀层的厚度。
步骤202中，进行金线键接以形成所述芯片的凸块的过程中，保持温度<160℃。
所述步骤205中，在所述第二顶部电极的第二镀层上形成有第三焊锡层（73），使所述金属片的一端焊接在所述第三焊锡层上；所述金属片的另一端焊接在一个第一引线框架引脚表面形成的第二焊锡层上。
优选的，步骤206中，回流焊过程中的温度>300℃。
所述步骤207中，将铜线的一端连接在所述芯片的凸块上，另一端固定连接在一个第二引线框架引脚上。
本发明所述半导体器件及其制作方法，其优点在于：与现有技术中仅仅在镍的第一镀层上覆盖无氰化学镀金的第一镀层作为铜线键接的缓冲层相比，本发明中于160℃以下的较低温度键接金线，进一步在芯片表面金的第二镀层上形成一个金的凸块，增加了覆盖在第一镀层上、作为缓冲层的厚度，因此，在焊接金属片和芯片时的高温回流焊过程中，能够有效防止下方镍的第一镀层扩散到上方金的第二镀层及凸块上，从而在后续铜线键接至凸块上时保证铜线连接的可靠性；由于采用无氰化学镀金，避免了剧毒物质氰化物的使用，由利于环境的保护。并且，在高温回流焊时，由于助焊剂挥发在芯片表面产生的污染物，相比现有技术中污染物产生在镍/金混杂的镀层表面来说，本发明中即使有污染物，也是产生在金的第二镀层和凸块上，清洗起来比较方便。上述凸点也可以形成在Ni/Pd，或Ni/Pd/Au的镀层表面。因此，本发明能够有效解决铜线键接时的NSOP第一焊点问题，保证半导体器件的产品质量。
附图说明
图1是现有一种半导体器件的示意图，其中铜线键接在芯片表面金的镀层上；
图2是图1所示现有半导体器件的制作方法流程图。
图3是本发明所述一种半导体器件的示意图，其中铜线键接在芯片表面金的凸块上；
图4是图3中虚线部分的结构放大图；
图5是图3所示本发明半导体器件的制作方法流程图；
图6~图10是与图5所示制作方法中各个步骤相对应的结构示意图。
具体实施方式
以下结合附图说明本发明的具体实施方式。
如图3所示，本发明所述的半导体器件中，包含一个芯片1（die），该芯片1的背面设有底部电极，在所述底部电极上经过背面金属化处理形成有背面金属层13（back metal），在一个引线框架载片台41（lead frame）的表面上形成第一焊锡层71（solder），用于对芯片1的背面金属层13进行焊接固定。
所述芯片1的正面设有第一顶部电极和第二顶部电极，第一顶部电极上依次形成有铝（Al）的金属层11，镍的第一镀层21、金（Au）的第二镀层31；另外，在第二顶部电极上也依次形成有铝的金属层12，镍（Ni）的第一镀层22，和金的第二镀层32。在芯片1表面形成有钝化层20，将第一、第二顶部电极及其金属层11、12，第一镀层21、22和第二镀层31、32相互分隔，确保第一、第二顶部电极相互绝缘。
其中，在所述第二顶部电极的金的第二镀层32上形成第三焊锡层73，用于对铜（Cu）金属片50的一端进行焊接固定；在一个第一引线框架引脚42上形成第二焊锡层72，用于对所述金属片50的另一端进行焊接固定，以此实现芯片1第二顶部电极与外部器件的电性连接。
配合参见图3、图4所述，在所述芯片1的第一顶部电极的金的第二镀层31上，进一步形成有金的凸块90（stud bump），使得该凸块90的厚度大于第二镀层31的厚度。在一个优选的实施方式中，该凸块90的厚度小于金属片50的厚度。 将金的凸块90与第二镀层31一起作为缓冲层来进行铜线键接，使得铜线60的一端连接在所述金的凸块90上，铜线60的另一端连接至一个第二引线框架引脚43上，以此实现芯片1第一顶部电极与外部器件的电性连接。最后在上述半导体结构的表面形成有封装用的外壳80。
在一个优选的实施例中，具体是使用直径1~2 mil（密耳）的金线通过键接工艺，在所述第一顶部电极的金的第二镀层31上形成厚度h2在0.5~5mil的所述凸块90。凸块90的该厚度h2=0.5~5mil，要大于原先在第一顶部电极上所述金的第二镀层31的厚度h1=10~100 nm（纳米），但是小于金属片50的厚度。在焊接金属片50时的高温回流焊过程中，第一顶部电极的镍的第一镀层21不会向上扩散到金的第二镀层31和所述凸块90上，因此，在后续进行铜线键接时能够保证该铜线60是确实可靠地连接在金的凸块90上。
并且，在高温回流焊时，若助焊剂（solder paste，或称焊膏）挥发在芯片1表面产生污染物，相比现有技术中污染物产生在镍/金混杂的镀层表面来说，本发明中即使有污染物，也是产生在金的第二镀层31、32和凸块90上，清洗起来比较方便。因此，本发明能够有效解决铜线键接时的NSOP第一焊点问题，保证半导体器件的产品质量。
另外，根据实际的应用需要，进行相关的前期工艺制程，使得在一些实施例中，芯片1是一个金属氧化物半导体晶体管 (MOSFET) 芯片, 芯片1的底部电极是漏极，第一顶部电极是栅极，第二顶部电极是源极；而在另一些实施例中，芯片1的底部电极是源极，第一顶部电极是栅极，第二顶部电极是漏极，等等。
以下请配合参见图5所示的流程图，及图6~图10所示各步骤下的结构示意图，介绍上述半导体器件的制作方法。
参见图6所示，在步骤201中，经过前期的相关工艺，已经在一个晶圆100上形成了对应若干个芯片的半导体结构，包括：每个芯片中底部电极上的背面金属层13，第一顶部电极上依次形成的铝金属层11、镍的第一镀层21、金的第二镀层31，第二顶部电极上依次形成的铝金属层12、镍的第一镀层22、金的第二镀层32；还包括该晶圆100上，任意两个相邻的顶部电极（及上面的铝金属层及Ni/Au镀层）之间用于分隔绝缘的钝化层20，例如是形成在每个芯片的第一顶部电极和第二顶部电极之间，和任意一个芯片的顶部电极与相邻的另一个芯片的顶部电极之间。
例如，使用无氰化学镀的方式来形成镍的第一镀层21、22，和金的第二镀层31、32。优选的，使其中所述金的第二镀层31的厚度h1为10~100 nm。
参见图7所示，在步骤202中，在所述晶圆100上对应每个芯片的表面，分别形成位于第一顶部电极第二镀层31上的金的凸块90。
例如，可以使用直径1~2 mil的金线在第一镀层31上进行键接，来形成厚度h2在0.5~5mil的所述凸块90，使得该凸块90的厚度h2大于其下方金的第二镀层31的厚度h1。
并且，不同于原先在>200℃的温度下进行金线键接的传统方法，在本发明中分别进行金线键接，以形成一个晶圆100上所有芯片的凸块90过程中，温度应当控制在<160℃的范围内，因而能够保证在这一个晶圆100上形成第一个芯片的凸块90开始，到历经约4小时后键接形成最后一个芯片的凸块90的过程中，位于下方的镍的第一镀层21、22不会扩散到金的第二镀层31、32及凸块90的表面上。
上述的步骤201~202都是在一个晶圆100上对应多个芯片进行的晶圆级处理。参见图7~图8所示，在步骤203中，从任意两个相邻芯片1之间的钝化层20处开始，对晶圆100进行切割，以形成各个独立的芯片1。后续步骤开始，就是对其中任意一个芯片1进行的芯片级处理。
参见图8所示，在步骤204中，引线框架设置引线框架载片台41和相互分隔开的第一、第二引线框架引脚42、43，将芯片1背面焊接在其中的引线框架载片台41上，即，在芯片1的背面金属层13与引线框架载片台41的表面之间形成第一焊锡层71。则芯片1的底部电极能够通过背面金属层13，与外部连接在引线框架载片台41上的其他器件实现电性连接。
参见图9所示，在步骤205中，在芯片1第二顶部电极的金的第二镀层32形成第三焊锡层73，使铜的金属片50一端焊接在该第三焊锡层73上。还在第一引线框架引脚42上形成第二焊锡层72，使得铜的金属片50的另一端焊接在该第二焊锡层72上。则，芯片1的第二顶部电极，能够依次通过该电极上铝的金属层12、镍的第一镀层22、金的第二镀层32和铜的金属片50，与外部连接到第一引线框架引脚42的其他器件实现电性连接。在一个优选的实施方式中，铜的金属片50的厚度大于凸块90的厚度。
在步骤206中，在>300℃（如380℃）的高温下进行回流焊，确保芯片1与引线框架载片台41上固定连接，并且铜的金属片50两端与第二顶部电极的第二镀层32，和第一引线框架引脚42分别固定连接。之后，对芯片1表面进行清洗，去除在回流焊过程中因助焊剂挥发而产生的污染物。
参见图10所示，在步骤207中，将芯片1第一顶部电极上金的凸块90与第二镀层31一起作为缓冲层进行铜线键接，使得铜线60的一端固定连接在所述金的凸块90上，另一端固定连接在第二引线框架引脚43上。因此，芯片1的第一顶部电极，能够依次通过该电极上铝的金属层11、镍的第一镀层21、金的第二镀层31、金的凸块90和铜线50，与外部连接到第二引线框架引脚43的其他器件实现电性连接。
最后参见图3所示，在步骤208中，进行封装并切割，以形成一个独立的半导体器件。即，将芯片1及其电极上的金属层、若干镀层，若干引线框架引脚，金属片，凸块及铜线等，全部封装在一个塑封的外壳80内。
至此，完成对本发明所述半导体器件的制作。
本发明中在芯片1表面金的第二镀层31上键接金线形成凸块90，由于金线键接时的温度较低，保持在160℃以下，则下方镍的第一镀层21扩散较慢；当形成一个金的凸块90后，金的凸块90加上第二镀层31一起增加了缓冲层的厚度，则在焊接金属片和芯片时的高温回流焊过程中，能够进一步防止下方镍的第一镀层21扩散到上方金的第二镀层31及凸块90上，从而在铜线键接至凸块90上时，有效解决了NSOP的第一焊点问题，从而保证铜线50连接的可靠性，确保半导体器件的产品质量。
另外，在芯片1的第一、第二顶部电极的铝金属层11、12上，除了形成上述实施例描述的Ni/Au镀层以外，在其他的实施例中也可以依次形成Ni/Pd的镀层，或依次形成Ni/Pd/Au的镀层，则使得本发明上述金的凸块90形成在最上方的镀层表面，也都能够有效阻止高温回流焊时下方的镍层扩散至其他镀层的表面或凸块90上。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (14)

1.一种半导体器件，其特征在于，包含：
一个安装在一个引线框架载片台（41）上的芯片（1），该芯片（1）的正面设有相互隔开的第一顶部电极和第二顶部电极，每个所述的第一和第二顶部电极上至少形成有第一镀层和位于第一镀层上方的第二镀层；
在所述第二顶部电极的第二镀层（32）上焊接有铜的金属片（50），所述金属片（50）的一端焊接在所述第二顶部电极的第二镀层（32）上，所述金属片（50）的另一端焊接在一个第一引线框架引脚（42）上，所述第二顶部电极通过该金属片（50）与外部器件电性连接；
在所述第一顶部电极的第二镀层（31）上形成有金的凸块（90），在所述凸块（90）上键接有铜线（60），所述铜线（60）的一端键接在所述凸块（90）上，另一端连接在一个第二引线框架引脚（43）上，所述第一顶部电极通过该铜线（60）与外部器件电性连接；
其中所述金的凸块（90）的厚度，大于所述第二镀层的厚度且小于所述金属片（50）的厚度。
2.如权利要求1所述的半导体器件，其特征在于，在所述芯片（1）的第一顶部电极和第二顶部电极上，所述第一镀层为镍层，第二镀层为金层或钯层。
3.如权利要求1所述的半导体器件，其特征在于，在所述芯片（1）的第一顶部电极和第二顶部电极上，所述第一镀层为镍层，第二镀层为金层，还在第一镀层和第二镀层之间设有钯的中间镀层。
4.如权利要求1所述的半导体器件，其特征在于，所述第一顶部电极和第二顶部电极上还分别形成有铝的金属层（11、12），所述第一顶部电极和第二顶部电极的第一镀层（21、22）分别形成在所述铝的金属层（11、12）上。
5.如权利要求4所述的半导体器件，其特征在于，所述芯片（1）的正面形成有钝化层（20），所述钝化层（20）填充在所述第一顶部电极的金属层（11）、第一镀层（21）、第二镀层（31），与所述第二顶部电极的金属层（12）、第一镀层（22）、第二镀层（32）之间，对所述第一顶部电极和第二底部电极进行绝缘分隔。
6.如权利要求1所述的半导体器件，其特征在于，所述芯片（1）的背面还设有底部电极，在所述底部电极上形成有背面金属层（13）；所述芯片（1）的背面金属层（13），焊接在一个引线框架载片台（41）表面形成的第一焊锡层（71）上。
7.一种半导体器件的制作方法，其特征在于，包含以下步骤：
步骤201，在一个晶圆（100）上形成与若干个芯片（1）相对应的半导体结构，其中在每个芯片（1）的正面形成相互隔开的若干个顶部电极，并且在每个顶部电极上至少形成有第一镀层和位于第一镀层上方的第二镀层；其中一些顶部电极为第一顶部电极，另一些为第二顶部电极；
步骤202，在所述晶圆（100）上形成若干个金的凸块（90），每个所述凸块（90）对应设置于每个芯片（1）的第一顶部电极的第二镀层（31）上；
步骤203，切割所述晶圆（100），形成各个独立的芯片（1）；
步骤204，对于任意一个所述芯片（1）来说，将该芯片（1）的背面焊接在一个引线框架载片台（41）上；
步骤205，将铜的金属片（50）焊接在所述芯片（1）的第二顶部电极的第二镀层（32）上；
步骤206，进行回流焊，从而将所述芯片（1）与引线框架载片台（41）的连接固化，并将所述金属片（50）与芯片（1）的连接固化；之后对所述芯片（1）表面进行清洗；
步骤207，将铜线（60）键接在所述芯片（1）的第一顶部电极的凸块（90）上；
步骤208，进行封装并切割，以形成各个独立的半导体器件。
8.如权利要求7所述半导体器件的制作方法，其特征在于，步骤201中，还在所述晶圆（100）正面形成若干钝化层（20），将两个相邻的顶部电极的第一镀层、第二镀层进行绝缘分隔；
被钝化层（20）分隔的两个顶部电极分别属于该晶圆（100）上的两个相邻的芯片（1）；则在步骤203中，从相邻芯片（1）之间的钝化层（20）位置进行切割，以分离各个芯片（1）。
9.如权利要求7所述半导体器件的制作方法，其特征在于，步骤201中，使用无氰化学镀工艺，在第一顶部电极上形成厚度为10~100 nm的所述第二镀层（31）。
10.如权利要求9所述半导体器件的制作方法，其特征在于，步骤202中，用直径为1~2mil的金线进行键接，形成厚度为0.5~5mil的所述凸块（90），以使所述凸块（90）的厚度大于所述第一顶部电极的第二镀层（31）的厚度。
11.如权利要求7或9所述半导体器件的制作方法，其特征在于，步骤202中，进行金线键接以形成所述芯片（1）的凸块（90）的过程中，保持温度<160℃。
12.如权利要求13所述半导体器件的制作方法，其特征在于，步骤205中，在所述第二顶部电极的第二镀层（32）上形成有第三焊锡层（73），使所述金属片（50）的一端焊接在所述第三焊锡层（73）上；所述金属片（50）的另一端焊接在一个第一引线框架引脚（42）表面形成的第二焊锡层（72）上。
13.如权利要求13所述半导体器件的制作方法，其特征在于，步骤206中，回流焊过程中的温度>300℃。
14.如权利要求13所述半导体器件的制作方法，其特征在于，
步骤207中，将铜线（60）的一端连接在所述芯片（1）的凸块（90）上，另一端固定连接在一个第二引线框架引脚（43）上。
CN201210459713.5A 2012-11-15 2012-11-15 一种半导体器件中的铜线键接结构及其制造方法 Active CN103811446B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210459713.5A CN103811446B (zh) 2012-11-15 2012-11-15 一种半导体器件中的铜线键接结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210459713.5A CN103811446B (zh) 2012-11-15 2012-11-15 一种半导体器件中的铜线键接结构及其制造方法

Publications (2)

Publication Number Publication Date
CN103811446A true CN103811446A (zh) 2014-05-21
CN103811446B CN103811446B (zh) 2016-08-10

Family

ID=50708015

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210459713.5A Active CN103811446B (zh) 2012-11-15 2012-11-15 一种半导体器件中的铜线键接结构及其制造方法

Country Status (1)

Country Link
CN (1) CN103811446B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105047569A (zh) * 2015-06-30 2015-11-11 南通富士通微电子股份有限公司 一种半导体封装方法
CN105140205A (zh) * 2015-06-30 2015-12-09 南通富士通微电子股份有限公司 一种双面散热的半导体叠层封装结构
CN105140201A (zh) * 2015-06-30 2015-12-09 南通富士通微电子股份有限公司 一种具有万用型封装金属片的半导体封装件及打线工艺
CN105390468A (zh) * 2015-12-01 2016-03-09 上海伊诺尔信息技术有限公司 智能卡芯片封装结构及其制造方法
CN107437511A (zh) * 2016-05-25 2017-12-05 英飞凌科技股份有限公司 用于形成半导体器件的方法以及半导体器件
CN110400786A (zh) * 2019-07-17 2019-11-01 杰群电子科技（东莞）有限公司 一种无引脚封装半导体产品及其加工方法
CN111933605A (zh) * 2020-08-10 2020-11-13 紫光宏茂微电子(上海)有限公司 芯片焊接结构及焊接方法
WO2021155537A1 (en) * 2020-02-06 2021-08-12 Texas Instruments Incorporated Copper wire bond on gold bump on semiconductor die bond pad
WO2022142864A1 (zh) * 2020-12-28 2022-07-07 颀中科技（苏州）有限公司 芯片封装结构及芯片封装方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW497182B (en) * 2000-02-24 2002-08-01 Sharp Kk Semiconductor device
JP2004260065A (ja) * 2003-02-27 2004-09-16 Fuji Electric Device Technology Co Ltd 混成集積回路装置
WO2007055263A1 (ja) * 2005-11-10 2007-05-18 Tatsuta Electric Wire & Cable Co., Ltd. 半導体装置
CN101010803A (zh) * 2004-07-20 2007-08-01 万国半导体股份有限公司 多功率半导体封装
CN101673729A (zh) * 2008-09-10 2010-03-17 株式会社瑞萨科技 半导体器件
CN101996889A (zh) * 2009-08-13 2011-03-30 万国半导体股份有限公司 超薄封装工艺
JP4775369B2 (ja) * 2007-12-17 2011-09-21 富士電機株式会社 半導体チップ、半導体装置および製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW497182B (en) * 2000-02-24 2002-08-01 Sharp Kk Semiconductor device
JP2004260065A (ja) * 2003-02-27 2004-09-16 Fuji Electric Device Technology Co Ltd 混成集積回路装置
CN101010803A (zh) * 2004-07-20 2007-08-01 万国半导体股份有限公司 多功率半导体封装
WO2007055263A1 (ja) * 2005-11-10 2007-05-18 Tatsuta Electric Wire & Cable Co., Ltd. 半導体装置
JP4775369B2 (ja) * 2007-12-17 2011-09-21 富士電機株式会社 半導体チップ、半導体装置および製造方法
CN101673729A (zh) * 2008-09-10 2010-03-17 株式会社瑞萨科技 半导体器件
CN101996889A (zh) * 2009-08-13 2011-03-30 万国半导体股份有限公司 超薄封装工艺

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105047569B (zh) * 2015-06-30 2018-02-27 通富微电子股份有限公司 一种半导体封装方法
CN105140205A (zh) * 2015-06-30 2015-12-09 南通富士通微电子股份有限公司 一种双面散热的半导体叠层封装结构
CN105140201A (zh) * 2015-06-30 2015-12-09 南通富士通微电子股份有限公司 一种具有万用型封装金属片的半导体封装件及打线工艺
CN105047569A (zh) * 2015-06-30 2015-11-11 南通富士通微电子股份有限公司 一种半导体封装方法
CN105140201B (zh) * 2015-06-30 2018-06-05 通富微电子股份有限公司 一种具有万用型封装金属片的半导体封装件及打线工艺
CN105390468A (zh) * 2015-12-01 2016-03-09 上海伊诺尔信息技术有限公司 智能卡芯片封装结构及其制造方法
CN107437511A (zh) * 2016-05-25 2017-12-05 英飞凌科技股份有限公司 用于形成半导体器件的方法以及半导体器件
CN107437511B (zh) * 2016-05-25 2020-07-10 英飞凌科技股份有限公司 用于形成半导体器件的方法以及半导体器件
CN110400786A (zh) * 2019-07-17 2019-11-01 杰群电子科技（东莞）有限公司 一种无引脚封装半导体产品及其加工方法
CN110400786B (zh) * 2019-07-17 2021-04-20 杰群电子科技（东莞）有限公司 一种无引脚封装半导体产品及其加工方法
WO2021155537A1 (en) * 2020-02-06 2021-08-12 Texas Instruments Incorporated Copper wire bond on gold bump on semiconductor die bond pad
US11515275B2 (en) 2020-02-06 2022-11-29 Texas Instruments Incorporated Copper wire bond on gold bump on semiconductor die bond pad
CN111933605A (zh) * 2020-08-10 2020-11-13 紫光宏茂微电子(上海)有限公司 芯片焊接结构及焊接方法
WO2022142864A1 (zh) * 2020-12-28 2022-07-07 颀中科技（苏州）有限公司 芯片封装结构及芯片封装方法

Also Published As

Publication number Publication date
CN103811446B (zh) 2016-08-10

Similar Documents

Publication Publication Date Title
CN103811446B (zh) 一种半导体器件中的铜线键接结构及其制造方法
US20140175628A1 (en) Copper wire bonding structure in semiconductor device and fabrication method thereof
CN102569099B (zh) 一种倒装芯片的封装方法
CN106298722B (zh) 一种大电流功率半导体器件的封装结构及制造方法
JP5090088B2 (ja) 半導体装置およびその製造方法
US20090186452A1 (en) Dual metal stud bumping for flip chip applications
US20070222087A1 (en) Semiconductor device with solderable loop contacts
CN102760664B (zh) 半导体装置和制造半导体装置的方法
JP2007288013A (ja) 半導体装置の製造方法
CN206116387U (zh) 一种大电流功率半导体器件的封装结构
CN203055899U (zh) 一种带有铜柱的晶圆减薄的单芯片封装件
CN104282637B (zh) 倒装芯片半导体封装结构
JP2007059485A (ja) 半導体装置、基板及び半導体装置の製造方法
CN107527827B (zh) 通过无焊剂焊接制造的半导体器件
JP2007027346A (ja) 半導体装置の製造方法および製造装置
JP2012243943A (ja) ワイヤボンディング構造及び電子装置とその製造方法
TWI552295B (zh) 半導體元件中的銅線鍵接結構及其製造方法
CN104465597B (zh) 一种四面无引脚扁平半导体器件封装结构及封装方法
JP6423147B2 (ja) 電力用半導体装置およびその製造方法
JP7169039B2 (ja) 半導体デバイスのワイヤボールボンディング
JP2009224529A (ja) 半導体装置およびその製造方法
WO2009030078A1 (en) Inner lead structure of semiconductor device
JP2006253360A (ja) 半導体装置の製造方法及び半導体装置
TWI226117B (en) Flip chip on chip package with improving bonding property of wire-connecting pads
JP2002198485A (ja) 半導体実装体とそれを用いた半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant