CN110400786B - 一种无引脚封装半导体产品及其加工方法 - Google Patents

一种无引脚封装半导体产品及其加工方法 Download PDF

Info

Publication number
CN110400786B
CN110400786B CN201910645979.0A CN201910645979A CN110400786B CN 110400786 B CN110400786 B CN 110400786B CN 201910645979 A CN201910645979 A CN 201910645979A CN 110400786 B CN110400786 B CN 110400786B
Authority
CN
China
Prior art keywords
metal sheet
product
packaged semiconductor
packaging
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910645979.0A
Other languages
English (en)
Other versions
CN110400786A (zh
Inventor
曹周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Great Team Backend Foundry Dongguan Co Ltd
Original Assignee
Great Team Backend Foundry Dongguan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Great Team Backend Foundry Dongguan Co Ltd filed Critical Great Team Backend Foundry Dongguan Co Ltd
Priority to CN201910645979.0A priority Critical patent/CN110400786B/zh
Publication of CN110400786A publication Critical patent/CN110400786A/zh
Application granted granted Critical
Publication of CN110400786B publication Critical patent/CN110400786B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明公开一种无引脚封装半导体产品及其加工方法，该产品包括形成产品主体的外形的封装树脂和被封装树脂封装的芯片、引线框架以及金属片，金属片包括金属片支架，金属片支架和引线框架分别具有朝向封装树脂的外表面的金属片第一端面以及框架第一端面，框架第一端面与封装树脂的最外侧外表面齐平，金属片第一端面与封装树脂的最外侧表面之间存在一定距离。通过上述设置使得位于产品同一侧的金属片支架和引线框架在产品中延伸的距离不同，即，与同一侧面的距离不同，使得金属片第一端面与框架第一端面之间的距离为不仅包括竖直方向上的距离还包括水平方向的距离，因此实际上增加了两者之间的距离，从而增加了绝缘距离以及爬电距离。

Description

一种无引脚封装半导体产品及其加工方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种无引脚封装半导体产品及其加工方法。
背景技术
半导体元器件在使用过程中其不同电极之间有电压差，故不同电极间需要一定的空间绝缘距离和爬电距离以防止产品在使用过程中出现漏电短路现象。
随着大功率高压电子器件的不断发展，对半导体芯片封装件的要求也越来越高。而且，随着诸如无线电话等电子设备变得越来越小，要求制造出更小的半导体芯片封装件，以使它们能够包含在这些电子设备中。然而，更小的封装件通常要求更小的半导体芯片，这可能会影响内部性能并缩短爬电距离。
目前为提高半导体元件性能，市面上多采用一体式铜片设计的QFN(无引脚封装)产品。该产品主要缺点是铜片的支撑杆会外露，外露部分和引线框架之间距离影响产品的绝缘距离以及爬电距离，现有产品中并不能很好的解决小尺寸半导体封装产品绝缘距离和爬电距离的问题，产品安全性差。
发明内容
本发明实施例的一个目的在于：提供一种无引脚封装半导体产品，其能够解决现有无引脚封装产品绝缘距离以及爬电距离不足的问题。
本发明实施例的另一个目的在于：提供一种无引脚封装半导体产品的加工方法，其加工过程简单，加工制得的产品可靠性高。
为达上述目的，本发明采用以下技术方案：
一方面，提供一种无引脚封装半导体产品，包括形成产品主体的外形的封装树脂，和被所述封装树脂封装的芯片、引线框架以及金属片，所述金属片包括金属片支架，所述金属片支架和所述引线框架分别具有朝向所述封装树脂的外表面的金属片第一端面以及框架第一端面，所述框架第一端面与所述封装树脂的最外侧外表面齐平，所述金属片第一端面与所述封装树脂的最外侧表面之间存在一定距离。
作为所述的无引脚封装半导体产品的一种优选技术方案，所述产品主体包括与所述框架第一端面对应的第一封装体以及与所述金属片第一端面对应的第二封装体，所述第一封装体的外形尺寸大于所述第二封装体的外形尺寸，以于所述产品主体上形成凹槽，所述框架第一端面延伸至所述第一封装体的侧面，所述金属片第一端面延伸至所述凹槽的侧壁。
作为所述的无引脚封装半导体产品的一种优选技术方案，所述产品主体包括第一封装体以及第二封装体，所述第一封装体与所述第二封装体的外形尺寸相同，所述框架第一端面延伸至所述第一封装体的侧面，所述金属片第一端面与所述第二封装体的侧面存在一定距离。
作为所述的无引脚封装半导体产品的一种优选技术方案，所述金属片还包括金属片主体、金属片连接件，所述金属片主体、所述金属片连接件以及金属片支架为一体结构，所述金属片主体与所述芯片固定连接，所述金属片连接件与所述引线框架固定连接，所述金属片第一端面位于所述金属片支架远离所述金属片主体的端部。
作为所述的无引脚封装半导体产品的一种优选技术方案，所述金属片第一端面设置有绝缘密封材料。
作为所述的无引脚封装半导体产品的一种优选技术方案，还包括用于连接所述芯片与所述引线框架的金属线、用于连接所述金属片与所述芯片以及所述引线框架的焊接材料。
另一方面，提供一种无引脚封装半导体产品加工方法，用于加工如上所述的无引脚封装半导体产品，对完成注塑封装的产品进行切割，切断延伸至所述产品主体的外表面的金属片第一端面，使所述金属片第一端面与所述封装树脂的最外侧表面之间存在一定距离。
作为所述的无引脚封装半导体产品加工方法的一种优选的技术方案，所述切割为仅切割所述产品主体具有所述金属片支架的位置的金属片支架以及对应的封装树脂。
作为所述的无引脚封装半导体产品加工方法的一种优选的技术方案，所述切割为沿所述产品主体的周部整圈切割所述金属片支架以及封装树脂。
作为所述的无引脚封装半导体产品加工方法的一种优选的技术方案，还包括于所述切割后形成的所述金属片第一端面设置绝缘密封材料。
本发明的有益效果为：通过上述设置使得位于产品同一侧的金属片支架和引线框架在产品中延伸的距离不同，即，与同一侧面的距离不同，使得金属片第一端面与所述框架第一端面之间的距离为不仅包括竖直方向上的距离还包括水平方向的距离，因此实际上增加了两者之间的距离，从而增加了绝缘距离以及爬电距离。
附图说明
下面根据附图和实施例对本发明作进一步详细说明。
图1为本发明实施例一所述无引脚封装半导体产品立体结构示意图；
图1A为图1中A1-A1剖面图；
图1B为图1中B1-B1剖面图；
图1C为本发明实施例一所述无引脚封装半导体产品平面结构示意图；
图1D为本发明实施例一所述无引脚封装半导体产品侧视示意图；
图1E为本发明实施例一所述无引脚封装半导体产品另一视角侧视示意图；
图2为本发明实施例二所述无引脚封装半导体产品立体结构示意图；
图2A为图2中A2-A2剖面图；
图2B为图2中B2-B2剖面图；
图2C为本发明实施例二所述无引脚封装半导体产品平面结构示意图；
图2D为本发明实施例二所述无引脚封装半导体产品侧视示意图；
图2E为本发明实施例二所述无引脚封装半导体产品另一视角侧视示意图；
图3为本发明实施例四所述无引脚封装半导体产品加工方法流程示意图；
图4为本发明实施例四所述无引脚封装半导体产品加工方法中注塑后的产品结构示意图；
图4A为本发明实施例四所述无引脚封装半导体产品加工方法中切割后产品结构示意图；
图5为本发明实施例五所述无引脚封装半导体产品加工方法流程示意图。
图中：
1、环氧树脂；2、芯片；3、金属片；4、金属线；5、焊接材料；6、引线框架；7、绝缘密封材料；8、第一封装体；9、第二封装体；10、第一侧面；11、第二侧面；12、第三侧面；13、第四侧面。
具体实施方式
为使本发明解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面将结合附图对本发明实施例的技术方案作进一步的详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，除非另有明确的规定和限定，术语“相连”应作广义”、“固定”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
实施例一：
如图1-图1E所示，本实施例提供一种无引脚封装半导体产品，包括形成产品主体的外形的封装树脂和被所述封装树脂封装的芯片2，所述芯片2具有相对的第一表面以及第二表面，所述第一表面设置有若干引线框架6，所述第二表面设置有连接所述芯片2和所述引线框架6的金属线4以及金属片3，所述金属片3包括金属片主体、金属片连接件以及金属片支架，所述金属片主体、所述金属片连接件以及所述金属片支架为一体结构，所述金属片第一端面位于所述金属片支架远离所述金属片主体的端部，所述金属片主体与所述芯片2通过焊接材料5电连接，所述金属片连接件与所述引线框架6通过焊接材料5电连接；本实施例中所述的无引脚封装半导体产品呈矩形体状结构，其具有位于所述芯片2的所述第一表面一侧的上表面、位于所述芯片2的所述第二表面一侧的下表面以及位于周部的第一侧面10、第二侧面11、第三侧面12和第四侧面13，所述上表面与所述下表面相互平行。
所述金属片支架具有朝向所述第一侧面10的金属片第一端面，所述金属片第一端面与所述第一侧面10之间存在一定距离；所述引线框架6具有朝向所述第一侧面10的框架第一端面，所述框架第一端面与所述第一侧面10齐平；
需要指出的是，本方案中所述金属片支架以及引线框架6的延伸方向并不局限于第一侧面10，本实施例中仅是以第一侧面10进行举例说明，其还可以是朝向其他任意侧面，或同时朝向任意几个侧面。
本实施例中所述金属支架同时朝向所述第一侧面10形成有金属片第一端面、朝向所述第二侧面11形成有金属片第二端面、朝向所述第三侧面12形成有金属片第三端面，所述第二侧面11与所述第三侧面12分别位于所述第一端面的两端，所述第二侧面11与所述第三侧面12相对设置且相互平行。与之对应的所述引线框架6具有朝向所述第一侧面10的框架第一端面、朝向所述第二侧面11的框架第二端面以及朝向所述第三侧面12的框架第三端面。
在本发明实施例所述的无引脚封装半导体产品一种优选技术方案中，所述产品主体包括与所述框架第一端面的位置对应的第一封装体8以及与所述金属片第一端面的位置对应的第二封装体9，所述第一封装体8的外形尺寸大于所述第二封装体9的外形尺寸，以于所述产品主体上形成凹槽，所述框架第一端面延伸至所述第一封装体8的侧面(即上述方案中所述的第一侧面10)，所述金属片第一端面延伸至所述凹槽的侧壁。
本实施例中所述封装树脂采用环氧树脂1。
通过上述设置使得位于产品同一侧的金属片支架和引线框架6在产品中延伸的距离不同，即，与同一侧面的距离不同，使得金属片第一端面与所述框架第一端面之间的距离为不仅包括竖直方向上的距离还包括水平方向的距离，因此实际上增加了两者之间的距离，从而增加了绝缘距离以及爬电距离。
具体的，如图1B-1C所示，本实施例中所述框架第一端面与所述金属片第一端面之间的水平距离为A1，所述框架第一端面与所述金属片第一端面之间的竖直距离为A2，最终两者时间的空间绝缘距离和爬电距离为A1+A2。
实施例二：
如图2-2E所示，作为一种优选的技术方案所述的无引脚封装半导体产品的结构与实施例二基本相同，其主要区别在于所述金属片第一端面设置有绝缘密封材料7。
实施例三：
在本发明的其他实施例中所述无引脚封装半导体产品的结构还可以为：所述产品主体包括第一封装体8以及第二封装体9，所述第一封装体8与所述第二封装体9的外形尺寸相同，所述框架第一端面延伸至所述第一封装体8的侧面，所述金属片第一端面与所述第二封装体9的侧面存在一定距离。
实施例四：
本实施例所述的一种无引脚封装半导体产品加工方法，用于加工如上所述的无引脚封装半导体产品，对完成注塑封装的产品进行切割，切断延伸至所述产品主体的外表面的金属片第一端面，使所述金属片第一端面与所述封装树脂的最外侧表面之间存在一定距离。
所述切割为仅切割所述产品主体具有所述金属片支架的位置的金属片支架以及对应的封装树脂，或，所述切割为沿所述产品主体的周部整圈切割所述金属片支架以及封装树脂。在上述步骤完成后还包括于所述切割后形成的所述金属片第一端面设置绝缘密封材料7。
具体的，本实施例中所述的无引脚封装半导体产品加工方法包括以下步骤，其中传统的封装过程与现有技术中无引脚封装过程基本相同，在此不再赘述，主要介绍在封装完成后对产品的后续加工过程；
如图3、图4、图4A所示，本实施例中所述的无引脚封装半导体产品加工方法包括以下步骤：
步骤S1、提供注塑后的产品；
步骤S2、切割，将注塑后产品上的金属片支架进行切断处理；
本实施例中所述切断处理可以为仅切除金属支架对应部分的金属支架以及封装树脂；也可以为按照边进行切割，去除一侧的全部封装树脂及金属支架；还可以为整周的切割去除封装树脂，具体的去除方式以及去除的尺寸可根据具体产品的尺寸需要进行合理安排，在此不做具体限定。
实施例五：
如图5所示，本实施例与实施例四的基本过程相同，其主要区别在于，在实施例四所述的步骤S2之后还包括：
步骤S3、涂覆绝缘材料，在切断后的金属片支架被切断的表面涂覆绝缘材料层，增加其绝缘性能。
步骤S4、固化，对涂覆完成的产品进行固化处理。
需要指出的是，本实施例中的步骤S3为涂覆绝缘材料可以为绿漆或环氧树脂。
于本文的描述中，需要理解的是，术语“上”、“下”、“右”、等方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述和简化操作，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”，仅仅用于在描述上加以区分，并没有特殊的含义。
在本说明书的描述中，参考术语“一实施例”、“示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以适当组合，形成本领域技术人员可以理解的其他实施方式。
以上结合具体实施例描述了本发明的技术原理。这些描述只是为了解释本发明的原理，而不能以任何方式解释为对本发明保护范围的限制。基于此处的解释，本领域的技术人员不需要付出创造性的劳动即可联想到本发明的其它具体实施方式，这些方式都将落入本发明的保护范围之内。

Claims (9)

1.一种无引脚封装半导体产品，其特征在于，包括形成产品主体的外形的封装树脂和被所述封装树脂封装的芯片、引线框架以及金属片，所述金属片包括金属片支架，所述金属片支架和所述引线框架分别具有朝向所述封装树脂的外表面的金属片第一端面以及框架第一端面，所述框架第一端面与所述封装树脂的最外侧外表面齐平，所述金属片第一端面与所述封装树脂的最外侧表面之间存在一定距离；所述产品主体包括与所述框架第一端面对应的第一封装体以及与所述金属片第一端面对应的第二封装体，所述第一封装体的外形尺寸大于所述第二封装体的外形尺寸，以于所述产品主体上形成凹槽，所述框架第一端面延伸至所述第一封装体的侧面，所述金属片第一端面延伸至所述凹槽的侧壁。
2.根据权利要求1所述的无引脚封装半导体产品，其特征在于，所述产品主体包括第一封装体以及第二封装体，所述第一封装体与所述第二封装体的外形尺寸相同，所述框架第一端面延伸至所述第一封装体的侧面，所述金属片第一端面与所述第二封装体的侧面存在一定距离。
3.根据权利要求1或2所述的无引脚封装半导体产品，其特征在于，所述金属片还包括金属片主体、金属片连接件，所述金属片主体、所述金属片连接件以及金属片支架为一体结构，所述金属片主体与所述芯片固定连接，所述金属片连接件与所述引线框架固定连接，所述金属片第一端面位于所述金属片支架远离所述金属片主体的端部。
4.根据权利要求1所述的无引脚封装半导体产品，其特征在于，所述金属片第一端面设置有绝缘密封材料。
5.根据权利要求1所述的无引脚封装半导体产品，其特征在于，还包括用于连接所述芯片与所述引线框架的金属线、用于连接所述金属片与所述芯片以及所述引线框架的焊接材料。
6.一种无引脚封装半导体产品加工方法，用于加工权利要求1-5中任一项所述的无引脚封装半导体产品，其特征在于，对完成注塑封装的产品进行切割，切断延伸至所述产品主体的外表面的金属片第一端面，使所述金属片第一端面与所述封装树脂的最外侧表面之间存在一定距离。
7.根据权利要求6所述的无引脚封装半导体产品加工方法，其特征在于，所述切割为仅切割所述产品主体具有所述金属片支架的位置的金属片支架以及对应的封装树脂。
8.根据权利要求6所述的无引脚封装半导体产品加工方法，其特征在于，所述切割为沿所述产品主体的周部整圈切割所述金属片支架以及封装树脂。
9.根据权利要求7或8所述的无引脚封装半导体产品加工方法，其特征在于，还包括于所述切割后形成的所述金属片第一端面设置绝缘密封材料。
CN201910645979.0A 2019-07-17 2019-07-17 一种无引脚封装半导体产品及其加工方法 Active CN110400786B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910645979.0A CN110400786B (zh) 2019-07-17 2019-07-17 一种无引脚封装半导体产品及其加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910645979.0A CN110400786B (zh) 2019-07-17 2019-07-17 一种无引脚封装半导体产品及其加工方法

Publications (2)

Publication Number Publication Date
CN110400786A CN110400786A (zh) 2019-11-01
CN110400786B true CN110400786B (zh) 2021-04-20

Family

ID=68324505

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910645979.0A Active CN110400786B (zh) 2019-07-17 2019-07-17 一种无引脚封装半导体产品及其加工方法

Country Status (1)

Country Link
CN (1) CN110400786B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101593740A (zh) * 2008-05-30 2009-12-02 万国半导体股份有限公司 用于半导体器件封装的导电夹片
CN101752358A (zh) * 2008-12-08 2010-06-23 万国半导体有限公司 带有整合旁路电容器的紧密半导体封装及其方法
CN102569237A (zh) * 2010-12-14 2012-07-11 万国半导体股份有限公司 半导体芯片的封装体及组装方法
CN103811446A (zh) * 2012-11-15 2014-05-21 万国半导体(开曼)股份有限公司 一种半导体器件中的铜线键接结构及其制造方法
CN105140201A (zh) * 2015-06-30 2015-12-09 南通富士通微电子股份有限公司 一种具有万用型封装金属片的半导体封装件及打线工艺

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4068336B2 (ja) * 2001-11-30 2008-03-26 株式会社東芝 半導体装置
US9385111B2 (en) * 2013-11-22 2016-07-05 Infineon Technologies Austria Ag Electronic component with electronic chip between redistribution structure and mounting structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101593740A (zh) * 2008-05-30 2009-12-02 万国半导体股份有限公司 用于半导体器件封装的导电夹片
CN101752358A (zh) * 2008-12-08 2010-06-23 万国半导体有限公司 带有整合旁路电容器的紧密半导体封装及其方法
CN102569237A (zh) * 2010-12-14 2012-07-11 万国半导体股份有限公司 半导体芯片的封装体及组装方法
CN103811446A (zh) * 2012-11-15 2014-05-21 万国半导体(开曼)股份有限公司 一种半导体器件中的铜线键接结构及其制造方法
CN105140201A (zh) * 2015-06-30 2015-12-09 南通富士通微电子股份有限公司 一种具有万用型封装金属片的半导体封装件及打线工艺

Also Published As

Publication number Publication date
CN110400786A (zh) 2019-11-01

Similar Documents

Publication Publication Date Title
US6157074A (en) Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same
CN102790513B (zh) 电源模块和电源模块的封装方法
US11942263B2 (en) Supportable package device and package assembly
CN104916606B (zh) 半导体装置及其制造方法
KR20150109284A (ko) 반도체 장치 및 그 제조 방법
CN110429075B (zh) 高密度多侧面引脚外露的封装结构及其生产方法
TWI419188B (zh) 固態電解電容器
CN107910313B (zh) 一种新型半导体封装结构及其封装方法及电子产品
CN102222627B (zh) 具有晶圆尺寸贴片的封装方法
CN110400786B (zh) 一种无引脚封装半导体产品及其加工方法
US9379505B2 (en) Method of manufacturing lead frame
US9741496B2 (en) Stacked-type solid electrolytic capacitor package structure and method of manufacturing the same
JP2002015953A (ja) 固体電解コンデンサおよびその製造方法
CN202633053U (zh) 一种多芯组陶瓷电容器
TWI609394B (zh) 矩陣排列式堆疊型固態電解電容器封裝結構及其製作方法
CN209087825U (zh) 器件和半导体器件
CN212182316U (zh) 一种无载体的半导体叠层封装结构
CN216413069U (zh) 一种多芯片贴片式封装导线架
CN214956862U (zh) 芯片封装结构及封装芯片
CN104882386B (zh) 半导体器件格栅阵列封装
CN216902922U (zh) 一种引线框架以及半导体器件
CN219873519U (zh) 一种改善镀层分层的引线框架及半导体器件
CN217822784U (zh) 芯片封装结构及功率芯片
CN218299797U (zh) 一种多芯片合封的半导体封装结构
CN213583770U (zh) 半导体分立器件封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant