CN209087825U - 器件和半导体器件 - Google Patents

器件和半导体器件 Download PDF

Info

Publication number
CN209087825U
CN209087825U CN201821760553.7U CN201821760553U CN209087825U CN 209087825 U CN209087825 U CN 209087825U CN 201821760553 U CN201821760553 U CN 201821760553U CN 209087825 U CN209087825 U CN 209087825U
Authority
CN
China
Prior art keywords
lead wire
substrate
metal lead
installation structure
exposure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201821760553.7U
Other languages
English (en)
Inventor
R·罗德里奎兹
A·M·阿谷唐
M·G·马明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Inc Philippines
Original Assignee
STMicroelectronics Inc Philippines
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Inc Philippines filed Critical STMicroelectronics Inc Philippines
Application granted granted Critical
Publication of CN209087825U publication Critical patent/CN209087825U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

本实用新型的实施例涉及器件和半导体器件。表面安装结构的端部包括凹陷构件，表面安装结构特别是通过凹陷构件的侧壁被耦合至扁平无引线半导体封装体的引线。

Description

器件和半导体器件
技术领域
本公开涉及一种具有表面安装结构的扁平无引线半导体封装体和一种具有可湿侧壁的表面安装器件。
背景技术
典型的引线框架封装体包括其背侧被耦合至引线框架并且其有源侧被耦合至各个电接触的半导体管芯。然后使用包封剂来覆盖组合的管芯和引线框架以产生引线框架封装体。对于扁平无引线封装体，一种特定类型的引线框架封装体，引线被暴露在封装体的表面上，但是不会延伸到封装体的侧面之外。
在扁平无引线封装体的表面(底表面)上，引线可以被定位在封装体的任意两个侧面或者封装体的包围被耦合至半导体管芯的暴露的热焊盘的四个侧面上。可能存在被定位在封装体的侧面与热焊盘之间并且被用于其它连接功能的其它引线。
实用新型内容
为了解决以上问题，本实用新型提供一种器件和半导体器件。
根据一个方面，提供了一种器件，包括：衬底，具有第一多个暴露的金属引线和第二多个暴露的金属引线以及在所述衬底的表面上的焊盘；半导体电路管芯，被安装在所述焊盘上、并且被电耦合至所述衬底上的所述第一多个暴露的金属引线；以及表面安装结构，被安装在所述衬底的第一表面上、并且被电耦合至所述衬底的所述第一表面，所述表面安装结构包括被耦合在第一端部与第二端部之间的电气元件，所述第一端部被耦合至所述第二多个暴露的金属引线中的第一暴露的金属引线，并且所述第二端部被耦合至所述第二多个暴露的金属引线中的第二暴露的金属引线，以将所述表面安装结构电连接至所述衬底的所述第一表面，并且所述第一端部包括被定位在耦合边缘周围的凹陷构件，在所述耦合边缘处，所述第一端部被耦合至所述第一暴露的金属引线；以及耦合介质，在所述第一端部与所述第一暴露的金属引线之间，所述耦合介质被至少部分地定位在所述凹陷构件内。
耦合介质包括导电粘合剂。
凹陷构件是延伸通过所述第一端部的两个相对侧壁的台阶部分。
凹陷构件是被限定在所述第一端部的边缘表面内的腔部。
腔部是局部凹坑部分。
凹陷构件的高度等于或者大于所述第一端部的高度的一半。
凹陷构件在其最宽部分的宽度等于或者大于所述第一端部的宽度的百分之七十五。
局部凹坑部分在所述第一端部的底部边缘的宽度等于或者大于所述第一端部的宽度的百分之七十五。
表面安装结构内的所述电气元件包括无源半导体元件。
第一端部包括所述凹陷构件周围的连接元件。
连接元件包括连接焊盘。
连接元件包括至少部分地限定所述凹陷构件的金属层。
金属层与所述表面安装结构的、与所述衬底的所述表面相对的第一表面部分地重叠，并且所述金属层延伸通过所述凹陷构件。
金属层延伸至所述表面安装结构的、与所述第一表面相对的第二表面，并且被耦合至所述第二表面上的所述电气元件。
第一多个暴露的金属引线和所述第二多个暴露的金属引线至少部分重叠。
根据一个方面，提供了一种器件，包括：引线框架衬底，包括多个暴露的金属引线和表面上的焊盘；半导体管芯，被附接至所述焊盘；以及分立半导体器件，被安装在所述表面上、并且包括被耦合至暴露的金属引线的端部，所述端部包括与所述暴露的金属引线邻近的凹陷构件。根据一个方面，提供了一种半导体器件，包括：半导体元件；衬底，在所述半导体元件下方，所述衬底包括在端部处的凹陷构件；以及连接元件，被耦合至所述半导体元件、并且被定位在所述衬底的表面上的所述凹陷构件周围。
连接元件至少部分地限定所述凹陷构件。
本实用新型可以实现有益的技术效果。
对附图中的若干视图的简要描述
在附图中，除非上下文另有说明，否则相同的附图标记表示相似的元件或者动作。不一定按比例绘制附图中的元件的大小和相对位置。
图1A是具有表面安装结构的扁平无引线封装体的表面的平面视图；
图1B是图1A的扁平无引线封装体的横截面视图；
图2是表面安装结构的概念性三维视图；
图3是表面安装结构的横截面视图；
图4是具有凹陷构件的投影视图的表面安装结构的顶表面的平面视图；
图5A至图5F是表面安装结构的各个示例的横截面视图；
图6A至图6C是将表面安装结构耦合至扁平无引线封装体的过程的各个阶段的横截面视图；
图7是具有表面安装结构的另一扁平无引线封装体的表面的平面视图；
图8A是表面安装结构的另一示例的概念性三维视图；
图8B是具有多个凹陷构件的投影视图的另一示例表面安装结构的顶表面的平面视图。
具体实施方式
在以下描述中，阐述了某些具体细节以提供对本公开的各个实施例的透彻理解。然而，本领域的技术人员要明白，可以在没有这些具体细节的情况下实践本公开。在其它实例中，没有详细描述与电子部件和制造技术相关联的众所周知的结构以避免不必要地模糊对本公开的实施例的描述。
除非上下文另有要求，否则贯穿本说明书和随附的权利要求书，应该在开放性、包括性意义上解释词语“包括(comprise)”及其变体(诸如“包括(comprises)”和“包括(comprising)”)，即，解释为“包括但不限于”。
使用诸如第一、第二和第三等序数不一定暗示顺序的排名意义，而是可以仅区分动作或者结构的多个实例。
贯穿本说明书，对“一个实施例”或者“实施例”的涉及意味着结合该实施例描述的特定特征、结构或者特性被包括在至少一个实施例中。因此，在贯穿本说明的各处中出现的短语“在一个实施例中”或者“在实施例中”不一定全部指的是同一实施例。此外，在一个或者多个实施例中，可以按照任何合适的方式来组合特定特征、结构或者特性。
如在本说明书和随附权利要求书中使用的，单数形式“一”、“一个”和“所述”包括复数指示物，除非内容另有明确说明。还应该注意，术语“或者”通常在其包括“和/或”的意义上采用，除非内容另有明确说明。
本公开通常涉及提供一种具有表面安装结构的引线框架封装体，例如扁平无引线封装体。在图1A中示出了包括衬底110和表面安装结构120的示例扁平无引线封装体(器件)100。在该示例中，衬底110(本文称为“封装体”)的表面(例如顶表面)112可以包括多个暴露的引线114、116。暴露的引线114被定位在封装体110的侧面/边缘上。通常，在封装体110的侧面上的引线114还可以被暴露在侧壁(未示出)上，例如，以促进焊接至PCB。即，引线114可以延伸至表面112的外围设备。暴露的引线116可以被定位在表面112内，即，不延伸至表面112的外围设备，并且可以用于提供连接/互连的更多可能性。
通过使用已知技术来将一个或者多个半导体电路管芯118安装在封装体110的顶表面112上。管芯118可以在其中包括多个电路，并且可以在其连接至与引线116类似的引线(或者焊盘)的底部上包括结合焊盘。如在本领域中众所周知的，无法看到在管芯118之下的引线，因为管芯位于引线上并且完全覆盖引线。此处，封装体110由大量层压的导电层和绝缘层组成，这些导电层和绝缘层按照本领域已知的方式提供从管芯118到各条引线114和引线116的电气连接。
表面安装结构120可以被安装在衬底110的表面112上。具体地，表面安装结构120可以包括一个或者多个(示出为两个)端部122、端部124，每个端部被耦合至暴露的引线114、引线116(示出为被耦合至两条引线116)。可以通过耦合介质(例如焊膏和/或粘合剂)来将端部122、端部124耦合至暴露的引线116。粘合剂可包括导电胶或者环氧树脂。其它耦合介质/材料(例如其它管芯附接膜)也是可能的并且被包括在本公开中。将通过衬底110内的引线来将该表面安装结构120耦合至管芯118的特定引脚或者焊盘，并且绝缘层将在这些引线的上方和下方以使它们彼此电绝缘。
图1B示出了从切割线1B-1B截取的器件100的示例横截面视图。参照图1B，管芯118被附接至管芯焊盘126，该管芯焊盘126是与引线116相同的引线框架的部分。管芯118可以被接线至金属部分116A，该金属部分116A可以是引线116的集成部分或者可以通过(一个或多个)引线来将该金属部分116A连接至引线116。表面安装器件120的端部122(被示出为具有边缘表面128)经由耦合介质130被耦合至引线116。图1B还示出了被定位在管芯118与管芯焊盘126之间的管芯附接层132(例如粘合剂)。管芯118可以由例如，是模制化合物的包封层134进行包封。表面安装器件120可以由例如，是模制化合物的包封层136进行包封。应该理解的是，包封层134和136可以是利用相同工艺步骤形成的相同包封层，或者可以利用不同的工艺步骤来形成包封层134和136。例如，可以首先对管芯118进行包封，并且将表面安装器件120耦合至引线116并且在另一后续工艺中进行包封。
如在图1B中示出的，作为示例，半导体管芯118和表面安装结构120被附接至衬底110的相同表面112。该示例不是限制性的，并且半导体管芯和表面安装结构120可以被附接至衬底110的相对的表面，这也包括在本公开中。
图2示出了表面安装结构120的概念性三维视图。如在图2中示出的，表面安装结构120的端部122可以包括端部122的边缘表面128上的凹陷构件226。在示例中，凹陷构件226是被限定在端部122的边缘表面128内的腔部。即，凹部(腔)部分226的高度小于端部122在边缘表面128处的高度，并且凹部部分226的宽度W2小于端部122在边缘表面128处的宽度W1。本文中在最广泛的意义上使用术语“凹部”，并且术语“凹部”在其含义内包括腔、腔部、台阶、凹痕、凸起区、凹坑、宽度减小或者表示在与其邻近的表面下方的深区的其它词语。因此，如在本文中可互换的，诸如凹部、腔、凹坑和台阶的术语可以被用于具有相似的整体含义，但是在形状或者细微差别上或者在一些情况下略有不同。在示例中，腔部226的宽度W2等于或者大于端部112在边缘表面128处的宽度W1的75％。在又一示例中，腔部226是在与端部122在边缘表面128处的底部边缘230对齐的底部上具有最宽部分的局部凹坑部分。切割线A-A'可以指示通过凹部部分226的最高点截取的切割平面。
图3是通过切割线3-3截取的表面安装结构120的概念性横截面视图。如在图3中示出的，凹陷构件226的高度H2(在其最高点处)小于端部122在边缘表面128(未示出)处的高度H1。在示例中，凹陷构件226的高度H2等于或者大于端部122的高度H1的一半。凹陷构件226的深度D2小于端部122的深度D1。在示例中，端部122是用于电气连接的表面安装结构120的端子部分。
图4是具有凹陷构件226的投影视图的表面安装结构120的顶表面的概念性平面视图。如在图4中示出的，凹部(腔)部分226被限定在端部122的侧壁404和406内。在示例中，腔部226的宽度W2等于或者大于端部112在边缘表面128处的宽度W1的75％。在腔部226是局部凹坑部分的情况下，局部凹坑部分226在端部122的底部边缘230(见图2)的宽度W4等于或者大于端部122在边缘表面128处的宽度W1的百分之七十五。凹陷构件226的深度D2小于端部122的深度D1。凹陷构件226相对于端部122的其它相对大小也是可能的、并且被包括在本公开中。
图5A至图5F是表面安装结构120的各个示例的横截面图。参照图5A，表面安装结构120可以包括示例无源半导体元件530(例如，由例如NiCr制成的电阻性薄膜)、由例如氧化铝陶瓷、硅或者玻璃制成的衬底532、以及凹陷构件226周围的(一个或多个)连接元件534。在示例中，如在图5A中示出的，连接元件534可以是与表面安装结构120的第一表面(底表面)540重叠的铜端子534，当表面安装结构120被安装至衬底110时，第一表面540与衬底110的表面112相对。铜端子534可以进一步延伸通过凹部部分226，并且延伸至表面安装结构120的、与第一表面(底表面)540相对的第二表面(顶表面)542。即，铜端子534至少部分地限定凹陷构件226。端部122/124可以是表面安装结构120的、连接元件534延伸至其的部分。
铜端子534连接至无源半导体元件530。如在图5A中的横截面视图中示出的，铜端子534与第二表面542上的无源半导体元件530共面。因为铜端子534和无源半导体元件530一起可以不覆盖第二表面542的整个表面，所以可以可选择地应用一些填充层，例如是模制化合物的。在示例中，铜端子534可以在第一表面540和第二表面542中的至少一个表面上的表面安装结构120(图4)的相对侧壁404和406之间一直延伸。
图5B示出了表面安装结构120的另一示例。不同于图5A的示例，图5B的结构可以包括被耦合至同一平面上的无源半导体元件530(或者与无源半导体元件530集成)的基础连接层550。铜端子534与基础连接层550重叠、并且连接至基础连接层550。保护涂层552(例如环氧树脂或者模制化合物)可以被设置在无源半导体元件530上、并且与铜端子534共面。应该理解的是，铜端子534可能不一直延伸到无源半导体元件530，并且可以与基础连接层550部分重叠，基础连接层550还部分地由保护涂层552覆盖。
图5C示出了表面安装结构120的另一示例。不同于图5B的示例，图5C的结构可以具有嵌入在衬底532中的无源半导体元件530(或者，无源半导体元件530和集成的/耦合的基础连接层550)。
图5D示出了表面安装结构120的另一示例。不同于图5C的示例，连接元件534可以是电镀端子层，除了铜端子层之外，电镀端子层还包括镀镍层536和镀锡层538。在示例中，镀镍层536和镀锡层538可以仅被设置在铜端子层的竖直部分上，并且不与第一表面540和第二表面542中的任意一个表面重叠。
图5E示出了表面安装结构120的另一示例。在图5E中，连接元件534被设置在凹陷构件226周围，并且在表面安装结构120的边缘表面128(见图2)上。图5E的连接元件534仅限定凹陷构件226的上部。连接元件534通过可以是连接元件534的一部分、无源半导体元件530的一部分或者单独的元件的基础连接层550，而被连接至无源半导体元件530。
图5F示出了表面安装结构120的另一示例。如在图5E中示出的，连接元件534是凹陷构件226周围的连接焊盘/板的形式。图5E的连接元件仅限定凹陷构件226的下部。可以通过连接孔/过孔562来将无源半导体元件530耦合至连接焊盘/板534。
应该理解的是，示例无源半导体元件530可以是电阻性元件(薄膜或者厚膜)、电容性元件、磁性元件(感应的)、忆阻器(memrisor)、传感器或者任何其它无源半导体元件。
还应该理解的是，虽然本文出于说明的目的使用无源半导体元件的表面安装结构/器件120，但是有源部件的其它表面安装结构/器件也是可能的、并且包括在本公开中。通过衬底110的引线或者通过其它通道来向有源部件提供电源的各种解决方案是可能的、并且不限制本公开的范围。
图6A至图6C示出了制造包括衬底110和表面安装结构120的器件100的方法的各个阶段。如在图6A中示出的，准备(例如清洁)暴露在衬底110的表面112上的引线114/116(示出为116)以用于安装表面安装结构120。
在图6B中，在暴露的引线116上应用耦合介质130(例如导电粘合剂)。
在图6C中，表面安装结构120通过耦合介质130被安装在表面112上。具体地，表面安装结构120的两个端部122、124各自通过耦合介质130被附接至引线116，其中端部122、124的凹陷构件226至少部分地接纳耦合介质130，表面安装结构120特别是通过凹陷构件226的侧壁被连接至暴露的引线116。
图7示出了器件100的另一示例。如在图7中示出的，衬底110可以包括暴露的引线的多个层，暴露的引线的多个层包括引线114的最外层的和引线116的(一个或多个)内层。取决于具体的应用场景，表面安装结构120可以被耦合至任何暴露的引线，包括最外层引线116和/或内层引线114。
图8A和图8B示出了表面安装结构/器件120的凹陷构件226的其它示例。如在图8A中示出的，端部122的凹陷构件226是延伸通过表面安装结构120的两个相对侧壁404、406的台阶部分802的形式。在示例中，台阶部分802的高度H4等于或者大于表面安装结构120的高度H3的一半。
图8B示出了在端部122中，可能存在多个凹陷构件226。如在图8B的示例表面安装结构120中示出的，端部122、124各自包括两个凹陷构件226、810。凹陷构件810从表面安装结构120的边缘表面128和相关侧壁404、406两者凹陷。凹陷构件226的其它配置也是可能的并且被包括在本公开中。例如，凹陷构件226可以仅被设置在侧壁404和/或406上而不被设置在边缘表面128中。
在本文的描述中，扁平无引线封装体被用作引线框架封装体的示例。应该理解的是，本文描述的表面安装结构120可以被安装至包括(一个或多个)暴露的金属引线的任何引线框架封装体。进一步地，所描述的表面安装结构/器件还可以被安装至其它结构，如同印刷电路板(PCB)，这也被包括在本公开中。
上面描述的各个实施例可以被组合以提供进一步的实施例。本说明书中涉及的和/或在申请数据表(包括但不限于[插入列表])中列出的所有美国专利、美国专利申请公开、美国专利申请、外国专利、外国专利申请以及非专利公开通过引用的方式全部并入本文。若需要，可以修改实施例的多个方面以采用各个专利、申请和公开的概念以提供再进一步的实施例。
根据以上详细描述，可以对实施例进行这些和其它改变。通常，在随附的权利要求书中，所使用的术语不应该被解释为将权利要求书限制为在本说明书和权利要求中所公开的特定实施例，而是应该被解释为包括所有可能的实施例以及这些权利要求有权享有的等同的全部范围。因此，权利要求不受本公开的限制。
本公开的示例涉及一种引线框架封装体，该引线框架封装体具有通过耦合介质被耦合至引线框架封装体的暴露的引线的表面安装结构。引线框架封装体的引线框架包括多个暴露的金属引线和引线框架的表面上的管芯焊盘。半导体电路管芯被安装在管芯焊盘上并且被电耦合至暴露的金属引线中的一些暴露的金属引线。表面安装结构包括多个端部，每个端部被耦合至暴露的引线。表面安装结构还包括被耦合在多个端部之间的电气元件，并且通过端部被电耦合至引线框架。
端部可以包括凹陷构件，使得耦合介质可以被接纳在该凹陷构件中，并且使得除了用于耦合的平坦表面之外或者代替用于耦合的平坦表面，表面安装结构的端部还包括用于耦合至暴露的引线的可湿侧壁。

Claims (18)

1.一种器件，其特征在于，包括：
衬底，具有第一多个暴露的金属引线和第二多个暴露的金属引线以及在所述衬底的表面上的焊盘；
半导体电路管芯，被安装在所述焊盘上、并且被电耦合至所述衬底上的所述第一多个暴露的金属引线；以及
表面安装结构，被安装在所述衬底的第一表面上、并且被电耦合至所述衬底的所述第一表面，所述表面安装结构包括被耦合在第一端部与第二端部之间的电气元件，所述第一端部被耦合至所述第二多个暴露的金属引线中的第一暴露的金属引线，并且所述第二端部被耦合至所述第二多个暴露的金属引线中的第二暴露的金属引线，以将所述表面安装结构电连接至所述衬底的所述第一表面，并且所述第一端部包括被定位在耦合边缘周围的凹陷构件，在所述耦合边缘处，所述第一端部被耦合至所述第一暴露的金属引线；以及
耦合介质，在所述第一端部与所述第一暴露的金属引线之间，所述耦合介质被至少部分地定位在所述凹陷构件内。
2.根据权利要求1所述的器件，其特征在于，所述耦合介质包括导电粘合剂。
3.根据权利要求1所述的器件，其特征在于，所述凹陷构件是延伸通过所述第一端部的两个相对侧壁的台阶部分。
4.根据权利要求1所述的器件，其特征在于，所述凹陷构件是被限定在所述第一端部的边缘表面内的腔部。
5.根据权利要求4所述的器件，其特征在于，所述腔部是局部凹坑部分。
6.根据权利要求1所述的器件，其特征在于，所述凹陷构件的高度等于或者大于所述第一端部的高度的一半。
7.根据权利要求1所述的器件，其特征在于，所述凹陷构件在其最宽部分的宽度等于或者大于所述第一端部的宽度的百分之七十五。
8.根据权利要求5所述的器件，其特征在于，所述局部凹坑部分在所述第一端部的底部边缘的宽度等于或者大于所述第一端部的宽度的百分之七十五。
9.根据权利要求1所述的器件，其特征在于，所述表面安装结构内的所述电气元件包括无源半导体元件。
10.根据权利要求1所述的器件，其特征在于，所述第一端部包括所述凹陷构件周围的连接元件。
11.根据权利要求10所述的器件，其特征在于，所述连接元件包括连接焊盘。
12.根据权利要求10所述的器件，其特征在于，所述连接元件包括至少部分地限定所述凹陷构件的金属层。
13.根据权利要求12所述的器件，其特征在于，所述金属层与所述表面安装结构的、与所述衬底的所述表面相对的第一表面部分地重叠，并且所述金属层延伸通过所述凹陷构件。
14.根据权利要求13所述的器件，其特征在于，所述金属层延伸至所述表面安装结构的、与所述第一表面相对的第二表面，并且被耦合至所述第二表面上的所述电气元件。
15.根据权利要求1所述的器件，其特征在于，所述第一多个暴露的金属引线和所述第二多个暴露的金属引线至少部分重叠。
16.一种器件，其特征在于，包括：
引线框架衬底，包括多个暴露的金属引线和表面上的焊盘；
半导体管芯，被附接至所述焊盘；以及
分立半导体器件，被安装在所述表面上、并且包括被耦合至暴露的金属引线的端部，所述端部包括与所述暴露的金属引线邻近的凹陷构件。
17.一种半导体器件，其特征在于，包括：
半导体元件；
衬底，在所述半导体元件下方，所述衬底包括在端部处的凹陷构件；以及
连接元件，被耦合至所述半导体元件、并且被定位在所述衬底的表面上的所述凹陷构件周围。
18.根据权利要求17所述的半导体器件，其特征在于，所述连接元件至少部分地限定所述凹陷构件。
CN201821760553.7U 2017-11-09 2018-10-29 器件和半导体器件 Active CN209087825U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/808,680 2017-11-09
US15/808,680 US10892212B2 (en) 2017-11-09 2017-11-09 Flat no-lead package with surface mounted structure

Publications (1)

Publication Number Publication Date
CN209087825U true CN209087825U (zh) 2019-07-09

Family

ID=66327641

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202310634835.1A Pending CN116741641A (zh) 2017-11-09 2018-10-29 具有表面安装结构的扁平无引线封装体
CN201821760553.7U Active CN209087825U (zh) 2017-11-09 2018-10-29 器件和半导体器件
CN201811271350.6A Active CN109768023B (zh) 2017-11-09 2018-10-29 具有表面安装结构的扁平无引线封装体

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310634835.1A Pending CN116741641A (zh) 2017-11-09 2018-10-29 具有表面安装结构的扁平无引线封装体

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201811271350.6A Active CN109768023B (zh) 2017-11-09 2018-10-29 具有表面安装结构的扁平无引线封装体

Country Status (2)

Country Link
US (3) US10892212B2 (zh)
CN (3) CN116741641A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109768023A (zh) * 2017-11-09 2019-05-17 意法半导体公司 具有表面安装结构的扁平无引线封装体

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3062192B1 (ja) 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
JP3895570B2 (ja) 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
US6828661B2 (en) 2001-06-27 2004-12-07 Matsushita Electric Industrial Co., Ltd. Lead frame and a resin-sealed semiconductor device exhibiting improved resin balance, and a method for manufacturing the same
US7332819B2 (en) * 2002-01-09 2008-02-19 Micron Technology, Inc. Stacked die in die BGA package
US6787884B2 (en) * 2002-05-30 2004-09-07 Matsushita Electric Industrial Co., Ltd. Circuit component, circuit component package, circuit component built-in module, circuit component package production and circuit component built-in module production
JP2004111676A (ja) * 2002-09-19 2004-04-08 Toshiba Corp 半導体装置、半導体パッケージ用部材、半導体装置の製造方法
JP3900093B2 (ja) * 2003-03-11 2007-04-04 日立電線株式会社 モールド金型及びそれを用いた半導体装置の製造方法
JP4359110B2 (ja) * 2003-09-24 2009-11-04 三洋電機株式会社 回路装置
US7005325B2 (en) * 2004-02-05 2006-02-28 St Assembly Test Services Ltd. Semiconductor package with passive device integration
JP2007005637A (ja) * 2005-06-24 2007-01-11 Rohm Co Ltd 面実装型電子部品
US20070093000A1 (en) 2005-10-21 2007-04-26 Stats Chippac Ltd. Pre-molded leadframe and method therefor
US8017445B1 (en) * 2006-05-23 2011-09-13 Cypress Semiconductor Corporation Warpage-compensating die paddle design for high thermal-mismatched package construction
JP2008060427A (ja) * 2006-08-31 2008-03-13 Tdk Corp 受動部品及び電子部品モジュール
US8174127B2 (en) 2007-06-21 2012-05-08 Stats Chippac Ltd. Integrated circuit package system employing device stacking
US8481368B2 (en) 2008-03-31 2013-07-09 Alpha & Omega Semiconductor, Inc. Semiconductor package of a flipped MOSFET and its manufacturing method
US8241965B2 (en) 2009-10-01 2012-08-14 Stats Chippac Ltd. Integrated circuit packaging system with pad connection and method of manufacture thereof
US8519518B2 (en) 2010-09-24 2013-08-27 Stats Chippac Ltd. Integrated circuit packaging system with lead encapsulation and method of manufacture thereof
CN107240496B (zh) * 2010-12-28 2019-06-07 株式会社村田制作所 电子部件
CN202307386U (zh) * 2011-08-03 2012-07-04 四川永星电子有限公司 一种功率型片式电阻器
US8698291B2 (en) 2011-12-15 2014-04-15 Freescale Semiconductor, Inc. Packaged leadless semiconductor device
US8921994B2 (en) * 2012-09-14 2014-12-30 Freescale Semiconductor, Inc. Thermally enhanced package with lid heat spreader
JP5794256B2 (ja) * 2013-03-19 2015-10-14 株式会社村田製作所 電子部品および電子部品連
US20150076675A1 (en) * 2013-09-16 2015-03-19 Stmicroelectronics, Inc. Leadframe package with wettable sides and method of manufacturing same
US20180190575A1 (en) * 2017-01-05 2018-07-05 Stmicroelectronics, Inc. Leadframe with lead protruding from the package
US10109563B2 (en) * 2017-01-05 2018-10-23 Stmicroelectronics, Inc. Modified leadframe design with adhesive overflow recesses
US10204873B2 (en) * 2017-05-08 2019-02-12 Infineon Technologies Americas Corp. Breakable substrate for semiconductor die
US10763194B2 (en) * 2017-09-22 2020-09-01 Stmicroelectronics, Inc. Package with lead frame with improved lead design for discrete electrical components and manufacturing the same
US10892212B2 (en) * 2017-11-09 2021-01-12 Stmicroelectronics, Inc. Flat no-lead package with surface mounted structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109768023A (zh) * 2017-11-09 2019-05-17 意法半导体公司 具有表面安装结构的扁平无引线封装体
CN109768023B (zh) * 2017-11-09 2023-06-16 意法半导体公司 具有表面安装结构的扁平无引线封装体

Also Published As

Publication number Publication date
US20190139875A1 (en) 2019-05-09
US20210111109A1 (en) 2021-04-15
US10892212B2 (en) 2021-01-12
US20210151368A1 (en) 2021-05-20
CN109768023A (zh) 2019-05-17
CN116741641A (zh) 2023-09-12
CN109768023B (zh) 2023-06-16

Similar Documents

Publication Publication Date Title
TWI378550B (en) System in packages (sips) and fabrication methods thereof
US6730544B1 (en) Stackable semiconductor package and method for manufacturing same
US6157074A (en) Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same
TWI565012B (zh) 一種封裝結構及其製造方法
TWI485819B (zh) 封裝結構及其製造方法
JPH06216266A (ja) 電子装置パッケージ・アセンブリー
JPS60227457A (ja) 集積回路パツケ−ジ
US11942263B2 (en) Supportable package device and package assembly
JPH09191060A (ja) 集積回路のプラスチックパッケージング
TWI486105B (zh) 封裝結構及其製造方法
CN101091247B (zh) 双扁平无引脚半导体封装
CN209087825U (zh) 器件和半导体器件
US10964627B2 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
KR100253376B1 (ko) 칩 사이즈 반도체 패키지 및 그의 제조 방법
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH0846084A (ja) 表面実装型半導体パッケージ及びその製造方法並びに半導体装置
CN209880601U (zh) 一种基于qfn框架的封装结构
JP6923299B2 (ja) 半導体装置及び半導体装置の製造方法
CN106298727A (zh) 封装件及其封装基板
JP2017183417A (ja) 半導体装置
KR100705248B1 (ko) 반도체 패키지 및 그 제조방법
TWI495068B (zh) 結合有導腳及基板之半導體封裝件及其製法
TWI409920B (zh) 避免晶片座剝落之無外引腳導線架式晶片封裝構造
CN113097076A (zh) Qfn框架结构、qfn封装结构及制作方法
JP2000277677A (ja) リードフレーム、半導体パッケージ及びその製造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant