CN106298727A - 封装件及其封装基板 - Google Patents

封装件及其封装基板 Download PDF

Info

Publication number
CN106298727A
CN106298727A CN201510402300.7A CN201510402300A CN106298727A CN 106298727 A CN106298727 A CN 106298727A CN 201510402300 A CN201510402300 A CN 201510402300A CN 106298727 A CN106298727 A CN 106298727A
Authority
CN
China
Prior art keywords
circuit structure
layer
dielectric layer
packaging
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510402300.7A
Other languages
English (en)
Other versions
CN106298727B (zh
Inventor
游进暐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN106298727A publication Critical patent/CN106298727A/zh
Application granted granted Critical
Publication of CN106298727B publication Critical patent/CN106298727B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

本申请涉及一种封装件及其封装基板，该封装基板包括具有第一介电层及第一线路层的第一电路结构、以及具有第二介电层及第二线路层的第二电路结构，且藉由该第一电路结构的重量等于该第二电路结构的重量，使中性轴位于该封装基板的形心处或重心处，以减少该封装基板翘曲的形变量。

Description

封装件及其封装基板
技术领域
本发明涉及一种封装基板，尤指一种半导体封装制程所用的封装基板及封装件。
背景技术
于半导体封装发展中，长期使用导线架(lead frame)作为承载主动元件的承载件，其主要原因是其具有较低制造成本与较高可靠度的优点。然而，随着电子产业的蓬勃发展，电子产品在型态上趋于轻薄短小，在功能上则朝高性能、高功能、高速化的研发方向。因此，为满足半导体装置的高积集度(Integration)及微型化(Miniaturization)需求，故封装制程渐以具有高密度及细间距的线路的封装基板取代导线架。
如图1A所示，现有封装基板1包含介电结构10、设于该介电结构10上的第一线路层11以及第二线路层12，且该介电结构10具有核心层100、分别设于该核心层100相对两侧的多个第一介电层101与多个第二介电层102，且该核心层100中具有多个导电通孔120以电性连接该第一及第二线路层11,12。于封装制程时，是将半导体主动元件13设于该第一介电层101上并以打线方式(或覆晶方式)电性连接该第一线路层11，再以封装胶体14包覆该半导体主动元件13以形成封装件。
惟，现有封装基板1的厚度极薄，并于制程中呈现整版面态样，且该第一与第二介电层101,102的材质及厚度为相同，故于封装过程中，该封装基板1于温度循环(temperature cycle)时，其与该半导体主动元件13(或封装胶体14)间容易因热膨胀系数差异(CTEMismatch)，而使该封装基板1容易发生翘曲(warpage)，如上凸情况(图1A所示的虚线轮廓)或下凹情况(图1B所示的封装基板1’的虚线轮廓)，导致封装件平面度不佳，以致于后续接置电路板时，会发生不沾锡(Non wetting)的问题，而使电性连接不佳。
此外，翘曲的情况也会造成该半导体主动元件13发生碎裂，致使产品良率降低。
又，若增加介电层的厚度，虽可减缓翘曲的情况，但会增加该封装基板1的厚度，因而不符合轻薄短小的需求。
因此，如何克服上述现有技术的种种问题，实已成为目前业界亟待克服的难题。
发明内容
鉴于上述现有技术的种种缺失，本发明为提供一种封装件及其封装基板，以减少该封装基板翘曲的形变量。
本发明的封装基板，其包括：第一电路结构，其包含至少一第一介电层及形成于该第一介电层上的第一线路层；以及第二电路结构，其包含至少一第二介电层及形成于该第二介电层上的第二线路层，且该第一电路结构的重量等于该第二电路结构的重量。
前述的封装基板中，该第一电路结构与该第二电路结构相邻接。
本发明还提供一种封装基板，其包括：核心层，其具有相对的第一表面与第二表面；第一电路结构，其设于该核心层的第一表面上并包含至少一第一介电层及形成于该第一介电层上的第一线路层；以及第二电路结构，其设于该核心层的第二表面上并包含至少一第二介电层及形成于该第二介电层上的第二线路层，且该第二电路结构的重量等于该核心层与该第一电路结构的重量总和。
前述的两种封装基板中，该第一电路结构还包含形成于该第一介电层与该第一线路层上的绝缘保护层。
前述的两种封装基板中，该第二电路结构还包含形成于该第二介电层与该第二线路层上的绝缘保护层。
本发明也提供一种封装件，其包括：第一电路结构，其包含至少一第一介电层及形成于该第一介电层上的第一线路层；第二电路结构，其包含至少一第二介电层及形成于该第二介电层上的第二线路层；以及封装结构，其设于该第二电路结构上，且该第一电路结构的重量等于该封装结构与该第二电路结构的重量总和。
前述的封装件中，该第一电路结构与该第二电路结构相邻接。
本发明还提供一种封装件，其包括：核心层，其具有相对的第一表面与第二表面；第一电路结构，其设于该核心层的第一表面上并包含至少一第一介电层及形成于该第一介电层上的第一线路层；第二电路结构，其设于该核心层的第二表面上并包含至少一第二介电层及形成于该第二介电层上的第二线路层；以及封装结构，其设于该第二电路结构上，其中，该第一电路结构的重量等于该核心层、该封装结构与该第二电路结构的重量总和、或者该第一电路结构与该核心层的重量总和等于该封装结构与该第二电路结构的重量总和。
前述的两种封装件中，该第一电路结构还包含形成于该第一介电层与该第一线路层上的绝缘保护层。
前述的两种封装件中，该第二电路结构还包含形成于该第二介电层与该第二线路层上的绝缘保护层。
前述的两种封装件中，该封装结构包含至少一电子元件，其设于该第二电路结构上并电性连接该第二线路层。
前述的两种封装件中，该封装结构还包含包覆该电子元件的封装层。
本发明又提供一种封装件，包括：第一电路结构，其包含至少一第一介电层及形成于该第一介电层上的第一线路层；第一封装结构，其设于该第一电路结构上；第二电路结构，其包含至少一第二介电层及形成于该第二介电层上的第二线路层；以及第二封装结构，其设于该第二电路结构上，且该第一电路结构与该第一封装结构的重量总和等于该第二封装结构与该第二电路结构的重量总和、或者该第一封装结构的重量等于该第一电路结构、该第二封装结构与该第二电路结构的重量总和。
前述的封装件中，该第一电路结构与该第二电路结构相邻接。
本发明另提供一种封装件，其包括：核心层，其具有相对的第一表面与第二表面；第一电路结构，其设于该核心层的第一表面上并包含至少一第一介电层及形成于该第一介电层上的第一线路层；第一封装结构，其设于该第一电路结构上；第二电路结构，其设于该核心层的第二表面上并包含至少一第二介电层及形成于该第二介电层上的第二线路层；以及第二封装结构，其设于该第二电路结构上，其中，该第一电路结构与该第一封装结构的重量总和等于该核心层、该第二封装结构与该第二电路结构的重量总和。
前述的两种封装件中，该第一电路结构还包含形成于该第一介电层与该第一线路层上的绝缘保护层。
前述的两种封装件中，该第二电路结构还包含形成于该第二介电层与该第二线路层上的绝缘保护层。
前述的两种封装件中，该第一封装结构包含至少一电子元件，其设于该第一电路结构上并电性连接该第一线路层。例如，该第一封装结构还包含包覆该电子元件的封装层。
前述的两种封装件中，该第二封装结构包含至少一电子元件，其设于该第二电路结构上并电性连接该第一线路层。例如，该第二封装结构还包含包覆该电子元件的封装层。
由上可知，本发明的封装基板及封装件中，藉由将整体结构分成两部分，且其中一部分的重量等于另一部分的重量，使中性轴位于该封装基板(或封装件)的形心处或重心处，以减少该封装基板(或封装件)翘曲的形变量。
附图说明
图1A为现有半导体封装件的剖视示意图；
图1B为现有封装基板的剖视示意图；
图2及图2’为本发明的封装基板的第一实施例的不同样式的剖视示意图；
图2A至图2C为本发明的封装基板的第二实施例的制法的剖视示意图；
图3A为本发明的封装件的第一实施例的剖视示意图；其中，图3A’及图3A”为图3A的其它实施例；
图3B为本发明的封装件的第二实施例的剖视示意图；以及
图4为本发明的封装件的第三实施例的剖视示意图；其中，图4’为图4的另一实施例。
符号说明
1,1’,2,2’,2”,3,3’,4,4’ 封装基板
10 介电结构
100,20,30,40 核心层
101,210,210’,310,410 第一介电层
102,220,220’,320,420 第二介电层
11,211,211’,311,411 第一线路层
12,221,221’,321,421 第二线路层
120 导电通孔
13 主动元件
14 封装胶体
20a 第一表面
20b 第二表面
200,300,400 导电盲孔
21,21’,31,41 第一电路结构
212,312,412 第一绝缘保护层
22,22’,32,42 第二电路结构
222,322,422 第二绝缘保护层
3a,3a’,3a”,3b,4a,4a’ 封装件
33,33’,33” 封装结构
330,430,440 电子元件
331,431,441 封装层
34 导电凸块
34’ 焊线
35 导电元件
43 第一封装结构
44 第二封装结构
t,d,h,h’,r,r’ 厚度。
具体实施方式
以下藉由特定的具体实施例说明本发明的实施方式，熟悉此技艺的人士可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技艺的人士的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“一”、“第一”及“第二”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2及图2’为本发明的封装基板2,2’的第一实施例的剖面示意图。
如图2所示，该封装基板2为无核心层(coreless)样式，其包括：第一电路结构21以及第二电路结构22，且该第一电路结构21的重量等于该第二电路结构22的重量。
所述的第一电路结构21包含至少一第一介电层210及形成于该第一介电层210上的第一线路层211。
所述的第二电路结构22包含至少一第二介电层220及形成于该第二介电层220上的第二线路层221，且可选择性形成至少一导电盲孔200于该第一与第二介电层210,220中，以电性连接该第一与第二线路层211,221。
于本实施例中，该第一电路结构21具有单一第一介电层210，且该第二电路结构22具有单一第二介电层220，即该封装基板2具有两层介电层，并压合该第一介电层210与该第二介电层220，使该第一电路结构21与该第二电路结构22相邻接。
此外，该第一电路结构21的厚度t与该第二电路结构22的厚度d为相等或不相等。
因此，本实施例的封装基板2藉由该第一电路结构21的重量等于该第二电路结构22的重量(例如，利用调整该第一电路结构21的厚度t与该第二电路结构22的厚度d)，以令中性轴(neutral axis)位于该封装基板2的中间位置，藉此降低该封装基板2发生如图1B所示的翘曲的机率。其中，所述的中间位置为该封装基板2的形心处或重心处。
又，如图2’所示，该封装基板2’可为芯板式(core)态样，其还包括一具有相对的第一表面20a与第二表面20b的核心层20，使该第一电路结构21设于该核心层20的第一表面20a上，且该第二电路结构22设于该核心层20的第二表面20b上，其中，该第二电路结构22的重量等于该核心层20与该第一电路结构21的重量总和。
因此，藉由该第二电路结构22的重量等于该核心层20与该第一电路结构21的重量总和，以令中性轴位于该封装基板2’的中间位置，藉此降低该封装基板2’发生翘曲的机率。其中，所述的中间位置为该封装基板2’的形心处或重心处。
请参阅图2A至图2C，其为本发明的封装基板2”的第二实施例的制法，第二实施例与第一实施例大致相同，主要差异在于电路结构的层数，故以下详述相异处，而不赘述相同处。
如图2A所示，提供一介电结构，如相迭的第一介电层210与第二介电层220。
如图2B所示，形成第一线路层211于该第一介电层210上，且形成第二线路层221于该第二介电层220上。
如图2C所示，重复形成第一介电层210’与第一线路层211’于该第一介电层210与第一线路层211上，使该第一电路结构21’具有多个介电层与线路层，且重复形成第二介电层220’与第二线路层221’于该第二介电层220与第二线路层221上，使该第二电路结构22’具有多个介电层与线路层。
于本实施例中，该第一电路结构21’还包含形成于该第一介电层210’与第一线路层211’上的如防焊层的第一绝缘保护层212，且该第二电路结构22’还包含形成于该第二介电层220’与第二线路层221’上的如防焊层的第二绝缘保护层222。
此外，该第一介电层210,210’的厚度r,r’与该第二介电层220,220’的厚度h,h’为相等或不相等，如下表。
第二介电层220’的厚度h’(微米) 45 45 45
第二介电层220的厚度h(微米) 40 20 60
第一介电层210的厚度r(微米) 40 60 20
第一介电层210’的厚度r’(微米) 45 45 45
因此，藉由该第一电路结构21’的重量等于该第二电路结构22’的重量，以令中性轴位于该封装基板2”的中间位置，藉此降低该封装基板2”发生翘曲的机率。其中，所述的中间位置为该封装基板2”的形心处或重心处。
请参阅图3A、图3A’及图3A”，其为本发明的封装件的第一实施例的剖面示意图。
如图3A及图3A’所示，本发明的封装件3a包括：一封装基板3、以及设于该封装基板3上的封装结构33,33’，且该封装基板3具有第一电路结构31与第二电路结构32。
于本实施例中，该封装基板3为无核心层(coreless)态样，故该第一电路结构31与该第二电路结构32相邻接。
所述的第一电路结构31包含至少一第一介电层310、形成于该第一介电层310上的第一线路层311、及形成于该第一介电层310与该第一线路层311上的第一绝缘保护层312。
于本实施例中，该第一绝缘保护层312外露该第一线路层311，以供外露的该第一线路层311结合如焊球的导电元件35，故该第一电路结构31的外侧作为植球侧。
所述的第二电路结构32包含至少一第二介电层320、形成于该第二介电层320上的第二线路层321、及形成于该第二介电层320与该第二线路层321上的第二绝缘保护层322，且可选择性形成多个导电盲孔300于该第一与第二介电层310,320中，以电性连接该第一与第二线路层311,321。
于本实施例中，该第二绝缘保护层322外露该第二线路层321，以供外露的该第二线路层321电性结合该封装结构33,33’，故该第二电路结构32作为置晶侧。然而，所述的置晶侧与植球侧可依制程而定，并不限于上述。
此外，该第一电路结构31具有多个第一介电层310，且该第二电路结构32具有单一第二介电层320，使该第一电路结构31的厚度与该第二电路结构32的厚度不相等；当然，该第一电路结构31的厚度与该第二电路结构32的厚度可相等。
所述的封装结构33设于该第二电路结构32上，且该第一电路结构31的重量等于该封装结构33,33’与该第二电路结构32的重量总和。
于本实施例中，如图3A所示，该封装结构33包含至少一电子元件330，其设于该第二电路结构32上并电性连接该第二线路层320。具体地，所述的电子元件330为主动元件、被动元件或其组合，其中，该主动元件为例如半导体芯片，且该被动元件为例如电阻、电容及电感。
于另一实施例中，如图3A’所示，该封装结构33’包含至少一电子元件330及包覆该电子元件330的封装层331。具体地，该封装层331形成于该第二电路结构32上，以包覆该电子元件330。
另外，该电子元件330以覆晶方式设于该第二电路结构32上，即藉由多个导电凸块34电性连接该第二线路层321。然而，于其它实施例中，该电子元件330也可利用打线封装方式，如图3A”所示的封装件3a”，即该电子元件330采用焊线34’电性连接该第二线路层321；或者，该电子元件330也可嵌埋于该第二介电层320中(未图示)。
因此，藉由该第一电路结构31的重量等于该封装结构33,33’与该第二电路结构32的重量，以令中性轴位于该封装件3a,3a’,3a”的中间位置，藉此降低该封装件3a,3a’,3a”发生翘曲的机率。其中，所述的中间位置为该封装件3a,3a’,3a”的形心处或重心处。
请参阅图3B，为本发明的封装件的第二实施例的剖面示意图，本实施例与该封装件的第一实施例大致相同，主要差异在于封装基板的态样，故以下详述相异处，而不再赘述相同处。
如图3B所示，该封装件3b的封装基板3’还包括一核心层30，且该第一与第二电路结构31,32分别设于该核心层30的第一与第二表面30a,30b上，并可选择性形成至少一导电盲孔300于该核心层30中，以电性连接该第一与第二线路层311,321。
于本实施例中，该第一电路结构31具有单一第一介电层310，且该第二电路结构32具有多个第二介电层320，使该第一电路结构31的厚度与该第二电路结构32的厚度不相等；当然，该第一电路结构31的厚度与该第二电路结构32的厚度可相等。
此外，该第一电路结构31的重量等于该核心层30、该封装结构33”与该第二电路结构32的重量总和。或者，该第一电路结构31与该核心层30的重量总和等于该封装结构33”与该第二电路结构32的重量总和。
因此，藉由该第一电路结构31的重量等于该核心层30、该封装结构33”与该第二电路结构32的重量总和(或藉由该第一电路结构31与该核心层30的重量总和等于该封装结构33”与该第二电路结构32的重量总和)，以令中性轴位于该封装件3b的中间位置，藉此降低该封装件3b发生翘曲的机率。其中，所述的中间位置为该封装件3b的形心处或重心处。
请参阅图4，其为本发明的封装件的第三实施例的剖面示意图。本实施例与封装件的上述实施例大致相同，主要差异在于第一电路结构上设有封装结构，故以下详述相异处，而不再赘述相同处。
如图4所示，本发明的封装件4a包括：一封装基板4、以及分别设于该封装基板4上、下侧上的第一封装结构43与第二封装结构44，且该封装基板4具有第一电路结构41与第二电路结构42。
于本实施例中，该封装基板4为无核心层(coreless)样式，故该第一电路结构41与该第二电路结构42相邻接。
所述的第一电路结构41包含至少一第一介电层410、形成于该第一介电层410上的第一线路层411、及形成于该第一介电层410与该第一线路层411上的第一绝缘保护层412。
于本实施例中，该第一绝缘保护层412外露该第一线路层411，以供外露的该第一线路层411电性结合该第一封装结构43。
所述的第二电路结构42包含至少一第二介电层420、形成于该第二介电层420上的第二线路层421、及形成于该第二介电层420与该第二线路层421上的第二绝缘保护层422。
于本实施例中，该第二绝缘保护层422外露该第二线路层421，以供外露的该第二线路层421电性结合该第二封装结构44。
所述的第一封装结构43设于该第一电路结构41上。于本实施例中，该第一封装结构43包含至少一电子元件430及包覆该电子元件430的封装层431，且该电子元件430设于该第一电路结构41上并电性连接该第一线路层410。有关电子元件430的型式可参考上述。
所述的第二封装结构44设于该第二电路结构42上。于本实施例中，该第二封装结构44包含至少一电子元件440及包覆该电子元件440的封装层441，且该电子元件440设于该第二电路结构42上并电性连接该第二线路层420。有关电子元件440的型式可参考上述。
此外，该第一电路结构41与该第一封装结构43的重量总和等于该第二封装结构44与该第二电路结构42的重量总和。或者，该第一封装结构43的重量等于该第一电路结构41、该第二封装结构44与该第二电路结构42的重量总和。
因此，藉由该第一电路结构41与该第一封装结构43的重量总和等于该第二封装结构44与该第二电路结构42的重量总和(或藉由该第一封装结构43的重量等于该第一电路结构41、该第二封装结构44与该第二电路结构42的重量总和)，以令中性轴位于该封装件4a的中间位置，藉此降低该封装件4a发生翘曲的机率。其中，所述的中间位置为该封装件4a的形心处或重心处。
另外，如图4’所示，该封装基板4’也可为具芯板(core)的样式，故该封装基板4’还包含一核心层40，其夹设于该第一电路结构41与该第二电路结构42之间，并可选择性形成至少一导电盲孔400于该核心层40中，以电性连接该第一与第二线路层411,421，且该第一电路结构41与该第一封装结构43的重量总和等于该核心层40、该第二封装结构44与该第二电路结构42的重量总和。
因此，藉由该第一电路结构41与该第一封装结构43的重量总和等于该核心层40、该第二封装结构44与该第二电路结构42的重量总和，以令中性轴位于该封装件4a’的中间位置，藉此降低该封装件4a’发生翘曲的机率。其中，所述的中间位置为该封装件4a’的形心处或重心处。
综上所述，本发明的封装件及其封装基板，藉由将整体结构分成两部分，且其中一部分的重量等于另一部分的重量，使中性轴位于该封装基板(或封装件)的形心处或重心处，以减少该封装基板(或封装件)翘曲的形变量。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟习此项技艺的人士均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (21)

1.一种封装基板，其特征为，该封装基板包括：
第一电路结构，其包含至少一第一介电层及形成于该第一介电层上的第一线路层；以及
第二电路结构，其包含至少一第二介电层及形成于该第二介电层上的第二线路层，且该第一电路结构的重量等于该第二电路结构的重量。
2.如权利要求1所述的封装基板，其特征为，该第一电路结构与该第二电路结构相邻接。
3.一种封装基板，其特征为，该封装基板包括：
核心层，其具有相对的第一表面与第二表面；
第一电路结构，其设于该核心层的第一表面上并包含至少一第一介电层及形成于该第一介电层上的第一线路层；以及
第二电路结构，其设于该核心层的第二表面上并包含至少一第二介电层及形成于该第二介电层上的第二线路层，且该第二电路结构的重量等于该核心层与该第一电路结构的重量总和。
4.如权利要求1或3所述的封装基板，其特征为，该第一电路结构还包含形成于该第一介电层与该第一线路层上的绝缘保护层。
5.如权利要求1或3所述的封装基板，其特征为，该第二电路结构还包含形成于该第二介电层与该第二线路层上的绝缘保护层。
6.一种封装件，其特征为，该封装件包括：
第一电路结构，其包含至少一第一介电层及形成于该第一介电层上的第一线路层；
第二电路结构，其包含至少一第二介电层及形成于该第二介电层上的第二线路层；以及
封装结构，其设于该第二电路结构上，且该第一电路结构的重量等于该封装结构与该第二电路结构的重量总和。
7.如权利要求6所述的封装件，其特征为，该第一电路结构与该第二电路结构相邻接。
8.一种封装件，其特征为，该封装件包括：
核心层，其具有相对的第一表面与第二表面；
第一电路结构，其设于该核心层的第一表面上并包含至少一第一介电层及形成于该第一介电层上的第一线路层；
第二电路结构，其设于该核心层的第二表面上并包含至少一第二介电层及形成于该第二介电层上的第二线路层；以及
封装结构，其设于该第二电路结构上，其中，该第一电路结构的重量等于该核心层、该封装结构与该第二电路结构的重量总和、或者该第一电路结构与该核心层的重量总和等于该封装结构与该第二电路结构的重量总和。
9.如权利要求6或8所述的封装件，其特征为，该第一电路结构还包含形成于该第一介电层与该第一线路层上的绝缘保护层。
10.如权利要求6或8所述的封装件，其特征为，该第二电路结构还包含形成于该第二介电层与该第二线路层上的绝缘保护层。
11.如权利要求6或8所述的封装件，其特征为，该封装结构包含至少一电子元件，其设于该第二电路结构上并电性连接该第二线路层。
12.如权利要求11所述的封装件，其特征为，该封装结构还包含包覆该电子元件的封装层。
13.一种封装件，其特征为，该封装件包括：
第一电路结构，其包含至少一第一介电层及形成于该第一介电层上的第一线路层；
第一封装结构，其设于该第一电路结构上；
第二电路结构，其包含至少一第二介电层及形成于该第二介电层上的第二线路层；以及
第二封装结构，其设于该第二电路结构上，且该第一电路结构与该第一封装结构的重量总和等于该第二封装结构与该第二电路结构的重量总和、或者该第一封装结构的重量等于该第一电路结构、该第二封装结构与该第二电路结构的重量总和。
14.如权利要求13所述的封装件，其特征为，该第一电路结构与该第二电路结构相邻接。
15.一种封装件，其特征为，该封装件包括：
核心层，其具有相对的第一表面与第二表面；
第一电路结构，其设于该核心层的第一表面上并包含至少一第一介电层及形成于该第一介电层上的第一线路层；
第一封装结构，其设于该第一电路结构上；
第二电路结构，其设于该核心层的第二表面上并包含至少一第二介电层及形成于该第二介电层上的第二线路层；以及
第二封装结构，其设于该第二电路结构上，其中，该第一电路结构与该第一封装结构的重量总和等于该核心层、该第二封装结构与该第二电路结构的重量总和。
16.如权利要求13或15所述的封装件，其特征为，该第一电路结构还包含形成于该第一介电层与该第一线路层上的绝缘保护层。
17.如权利要求13或15所述的封装件，其特征为，该第二电路结构还包含形成于该第二介电层与该第二线路层上的绝缘保护层。
18.如权利要求13或15所述的封装件，其特征为，该第一封装结构包含至少一电子元件，其设于该第一电路结构上并电性连接该第一线路层。
19.如权利要求18所述的封装件，其特征为，该第一封装结构还包含包覆该电子元件的封装层。
20.如权利要求13或15所述的封装件，其特征为，该第二封装结构包含至少一电子元件，其设于该第二电路结构上并电性连接该第二线路层。
21.如权利要求20所述的封装件，其特征为，该第二封装结构还包含包覆该电子元件的封装层。
CN201510402300.7A 2015-06-26 2015-07-10 封装件及其封装基板 Active CN106298727B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104120682A TWI573230B (zh) 2015-06-26 2015-06-26 封裝件及其封裝基板
TW104120682 2015-06-26

Publications (2)

Publication Number Publication Date
CN106298727A true CN106298727A (zh) 2017-01-04
CN106298727B CN106298727B (zh) 2018-11-02

Family

ID=57650468

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510402300.7A Active CN106298727B (zh) 2015-06-26 2015-07-10 封装件及其封装基板

Country Status (2)

Country Link
CN (1) CN106298727B (zh)
TW (1) TWI573230B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201947722A (zh) * 2018-05-07 2019-12-16 恆勁科技股份有限公司 覆晶封裝基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1741270A (zh) * 2004-08-26 2006-03-01 财团法人工业技术研究院 一种立体堆栈式封装结构
CN102044528A (zh) * 2009-10-13 2011-05-04 三星半导体(中国)研究开发有限公司 层叠封装件及其制造方法
JP2012094840A (ja) * 2010-09-29 2012-05-17 Hitachi Chem Co Ltd 半導体素子搭載用パッケージ基板の製造方法
CN104066281A (zh) * 2014-07-04 2014-09-24 华进半导体封装先导技术研发中心有限公司 奇数层基板的制造方法和奇数层基板
CN104505382A (zh) * 2014-12-30 2015-04-08 华天科技（西安）有限公司 一种圆片级扇出PoP封装结构及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI496254B (zh) * 2010-11-01 2015-08-11 Unimicron Technology Corp 嵌埋半導體元件之封裝結構及其製法
TWI463925B (zh) * 2011-07-08 2014-12-01 Unimicron Technology Corp 封裝基板及其製法
KR20150047879A (ko) * 2013-10-25 2015-05-06 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1741270A (zh) * 2004-08-26 2006-03-01 财团法人工业技术研究院 一种立体堆栈式封装结构
CN102044528A (zh) * 2009-10-13 2011-05-04 三星半导体(中国)研究开发有限公司 层叠封装件及其制造方法
JP2012094840A (ja) * 2010-09-29 2012-05-17 Hitachi Chem Co Ltd 半導体素子搭載用パッケージ基板の製造方法
CN104066281A (zh) * 2014-07-04 2014-09-24 华进半导体封装先导技术研发中心有限公司 奇数层基板的制造方法和奇数层基板
CN104505382A (zh) * 2014-12-30 2015-04-08 华天科技（西安）有限公司 一种圆片级扇出PoP封装结构及其制造方法

Also Published As

Publication number Publication date
TWI573230B (zh) 2017-03-01
CN106298727B (zh) 2018-11-02
TW201701415A (zh) 2017-01-01

Similar Documents

Publication Publication Date Title
US10128214B2 (en) Substrate and the method to fabricate thereof
TWI655729B (zh) 一種封裝結構及其製造方法
KR20080095290A (ko) 반도체 장치 및 그 제조 방법
TWI278081B (en) Electronic carrier board and package structure thereof
CN106328632A (zh) 电子封装件及其制法
CN107785344A (zh) 电子封装件及其制法
CN108122862A (zh) 半导体装置封装及其制造方法
CN110534506A (zh) 半导体器件层叠封装件、半导体器件封装件及其制造方法
TWI717563B (zh) 半導體裝置封裝
CN104867908A (zh) 倒装芯片堆叠封装
CN106158785A (zh) 散热型封装结构及其散热件
US20020093093A1 (en) Semiconductor package with stacked dies
WO2020125155A1 (zh) 芯片的扇出型封装结构和封装方法
CN108074905A (zh) 电子装置及其制法与基板结构
KR20140045461A (ko) 집적회로 패키지
CN106409785A (zh) 一种薄型阵列塑料封装件及其生产方法
CN101290929B (zh) 堆栈式芯片封装结构
CN106298727A (zh) 封装件及其封装基板
CN106158816A (zh) 封装基板
CN108511352A (zh) 电子封装结构及其制法
KR20010063236A (ko) 적층 패키지와 그 제조 방법
CN209087825U (zh) 器件和半导体器件
US7242083B2 (en) Substrate for IC package
TWI252544B (en) Method for continuously fabricating substrates embedded with semiconductor chips
KR20210008266A (ko) 패키지 기판 및 이를 포함하는 반도체 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant