CN106158816A - 封装基板 - Google Patents

封装基板 Download PDF

Info

Publication number
CN106158816A
CN106158816A CN201510207796.2A CN201510207796A CN106158816A CN 106158816 A CN106158816 A CN 106158816A CN 201510207796 A CN201510207796 A CN 201510207796A CN 106158816 A CN106158816 A CN 106158816A
Authority
CN
China
Prior art keywords
dielectric
packaging
base plate
section
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510207796.2A
Other languages
English (en)
Inventor
姚进财
杨志仁
黄富堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN106158816A publication Critical patent/CN106158816A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Abstract

一种封装基板，包括：包含第一介电部与第二介电部的介电结构、以及设于该介电结构上的线路层，藉由该第一介电部的热膨胀系数不同于该第二介电部的热膨胀系数，故于封装过程中，该封装基板于温度循环时，该第一与第二介电部的伸缩量不同，藉以平衡该封装基板与晶片之间的热膨胀系数差异，以减少该封装基板翘曲的形变量。

Description

封装基板
技术领域
本发明涉及一种封装基板，尤指一种半导体封装制程所用的封装基板。
背景技术
于半导体封装发展中，长期使用导线架(lead frame)作为承载晶片的承载件，其主要原因为其具有较低制造成本与较高可靠度的优点。然而，随着电子产业的蓬勃发展，电子产品在型态上趋于轻薄短小，在功能上则朝高性能、高功能、高速化的研发方向。因此，为满足半导体装置的高积集度(Integration)及微型化(Miniaturization)需求，故于封装制程中，渐以具有高密度及细间距的线路的封装基板取代导线架。
如图1A所示，现有封装基板1包含介电结构10、设于该介电结构10上的第一线路层11以及第二线路层12，且该介电结构10具有核心层100、分别设于该核心层100相对两侧的多个第一介电层101与多个第二介电层102。
于封装制程时，通过将半导体晶片13设于该第一介电层101上并以打线方式(或覆晶方式)电性连接该第一线路层11，再以封装胶体14包覆该半导体晶片13以形成封装件。
惟，现有封装基板1的厚度极薄，并于制程中呈现整版面结构，且该第一与第二介电层101,102的材质及厚度为相同，故于封装过程中，该封装基板1于温度循环(temperature cycle)时，其与该半导体晶片13(或封装胶体14)之间容易因热膨胀系数差异(CTE Mismatch)，而使该封装基板1容易发生翘曲(warpage)，如上凸情况(图1A所示的虚线轮廓)或下凹情况(图1B所示的封装基板1’的虚线轮廓)，导致，封装件平面度不佳，以致于后续接置于电路板上时，会发生不沾锡(Non wetting)的问题，而使电性连接不佳。
此外，翘曲的情况也会造成该半导体晶片13发生碎裂，致使产品良率降低。
又，若增加介电层的厚度，虽可减缓翘曲的情况，但会增加该封装基板1的厚度，因而不符合轻薄短小的需求。
因此，如何克服上述现有技术的种种问题，实已成为目前业界亟待克服的难题。
发明内容
鉴于上述现有技术的种种缺失，本发明提供一种封装基板，以减少该封装基板翘曲的形变量。
本发明的封装基板包括：一介电结构，其包含一第一介电部与一第二介电部，其中，该第一介电部的热膨胀系数不同于该第二介电部的热膨胀系数；以及线路层，其设于该介电结构上。
前述的封装基板中，该第一介电部具有多个第一介电层。例如，各该第一介电层的热膨胀系数为相同或不相同；或者，各该第一介电层的厚度相等或不相等。
前述的封装基板中，该第二介电部具有多个第二介电层。例如，各该第二介电层的热膨胀系数为相同或不相同；或者，各该该第二介电层的厚度相等或不相等。或者，该些第二介电层中，离该第一介电部最远的第二介电层的热膨胀系数小于其它该第二介电层的热膨胀系数。
前述的封装基板中，该第一介电部的厚度等于或不等于该第二介电部的厚度。
前述的封装基板中，该第一介电部与该第二介电部相邻接。
前述的封装基板中，还包含核心层，其夹设于该第一介电部与该第二介电部之间。
前述的封装基板中，还包括绝缘保护层，其设于该介电结构上并外露该线路层。
由上可知，本发明的封装基板，主要藉由该第一介电部的热膨胀系数不同于该第二介电部的热膨胀系数，故相较于现有技术，于封装过程中，该封装基板于温度循环时，该第一与第二介电部的伸缩量不同，藉以平衡该封装基板与晶片(或封装胶体)之间的热膨胀系数差异，以减少该封装基板翘曲的形变量。
附图说明
图1A为现有半导体封装件的剖视示意图；
图1B为现有封装基板的剖视示意图；
图2为本发明封装基板的第一实施例的剖视示意图；
图2’为本发明封装基板的第二实施例的剖视示意图；
图3为本发明封装基板的第三实施例的剖视示意图；以及
图4为本发明封装基板的第四实施例的剖视示意图。
符号说明
1,1’,2,2’,3,4 封装基板
10,20,20’,30,40 介电结构
100,400 核心层
101,301a,401a,401b 第一介电层
102,302a,402a,402b 第二介电层
11,21 第一线路层
12,22 第二线路层
13 半导体晶片
14 封装胶体
20a,30a 第一侧
20b,30b 第二侧
200 导电盲孔
201,201’,301,401 第一介电部
202,202’,302,402 第二介电部
33 电子元件
330 导电凸块
34a 第一绝缘保护层
34b 第二绝缘保护层
35 导电元件
400a 第一表面
400b 第二表面
t,d,T,D,T’,D’,h1,h2,h2’ 厚度。
具体实施方式
以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用于配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用于限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用于限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2为本发明的封装基板2的第一实施例的剖面示意图。
如图2所示，该封装基板2为无核心层(coreless)结构，其包括：一介电结构20、第一线路层21以及第二线路层22。
所述的介电结构20具有相对的第一侧20a与第二侧20b，且该介电结构20包含一对应该第一侧20a的第一介电部201与一对应该第二侧20b的第二介电部202，其中，该第一介电部201的热膨胀系数(如5ppm/℃)大于该第二介电部202的热膨胀系数(如1.8ppm/℃)。
所述的第一线路层21设于该第一介电部201上。
所述的第二线路层22设于该第二介电部202上，且藉由导电盲孔200电性连接该第一线路层21与第二线路层22。
于本实施例中，该第一介电部201为单一介电层，且该第二介电部202为单一介电层，即该封装基板2具有两层介电层，并使该第一介电部201与该第二介电部202相压合邻接。
又，该第一介电部201的表面为该第一侧20a的表面，且该第二介电部202的表面为该第二侧20b的表面。
另外，该第一介电部201的厚度t等于该第二介电部202的厚度d，但于其它实施例中，该第一介电部201的厚度可不等于该第二介电部202的厚度。
因此，本实施例的封装基板2为藉由该第一介电部201的热膨胀系数大于该第二介电部202的热膨胀系数，故于封装过程中，该封装基板2于温度循环时，该第一与第二介电部201,202的伸缩量不同，藉以平衡该封装基板2与半导体晶片(或封装胶体)之间的热膨胀系数差异，使该封装基板2发生如图1A所示的上凸翘曲的变形量可减少5％至50％。
另一方面，若该第一介电部201的热膨胀系数小于该第二介电部202的热膨胀系数，则可使该封装基板2发生如图1B所示的下凹翘曲的变形量可减少5％至50％。
图2’为本发明的封装基板2’的第二实施例的剖面示意图。本实施例与第一实施例的差异在于该介电结构20’的构造，其它构造大致相同，故以下详述相异处，而不再赘述相同处。
如图2’所示，该封装基板2’为无核心层结构，且该第一介电部201’的热膨胀系数(如5ppm/℃)大于该第二介电部202’的热膨胀系数(如1.8ppm/℃)。
于本实施例中，该第一介电部201’为两层介电层，且该第二介电部202’为单一介电层，即该封装基板2’具有三层介电层，并使该第一介电部201’与该第二介电部202’相压合邻接。
此外，且该第一介电部201’的每一介电层的厚度可等于或不等于该第二介电部202’的厚度。
又，该第一介电部201’的每一介电层的热膨胀系数相同(如5ppm/℃)；于其它实施例中，该第一介电部201’的每一介电层的热膨胀系数也可不相同，但均大于该第二介电部202’的热膨胀系数。
因此，本实施例的封装基板2’为藉由该第一介电部201’的热膨胀系数小于该第二介电部202’的热膨胀系数，故于封装过程中，该封装基板2’于温度循环时，该第一与第二介电部201’,202’的伸缩量不同，藉以平衡该封装基板2’与半导体晶片(或封装胶体)之间的热膨胀系数差异，使该封装基板2’发生如图1A所示的上凸翘曲的变形量可减少5％至50％。
图3为本发明的封装基板3的第三实施例的剖面示意图。本实施例与第二实施例的差异在于该介电结构30的构造，其它构造大致相同，故以下详述相异处，而不再赘述相同处。
如图3所示，该封装基板3为无核心层结构，该第一介电部301具有多个第一介电层301a，且该第二介电部302具有多个第二介电层302a，即该封装基板3具有四层介电层，而该第一介电部301的厚度T等于该第二介电部302的厚度D。
于本实施例中，各该第一介电层301a的热膨胀系数相同(如5ppm/℃)，且各该第二介电层302a的热膨胀系数为相同(如1.8ppm/℃)，故该第一介电部301的热膨胀系数大于该第二介电部302的热膨胀系数。
此外，各该第一介电层301a的厚度可相同(均为30um)或不相同，且各该第二介电层302a的厚度可相同(均为30um)或不相同。
因此，本实施例的封装基板3为藉由该第一介电部301的热膨胀系数大于该第二介电部302的热膨胀系数，故于封装过程中，该封装基板3于温度循环时，该第一与第二介电部301,302的伸缩量不同，藉以平衡该封装基板3与后述的电子元件33(或封装胶体)之间的热膨胀系数差异，使该封装基板3发生如图1A所示的上凸翘曲的变形量可减少5％至50％。
另外，由第一至第三实施例可知，若该封装基板2,2’,3为无核心层结构，则介电层数量可为单数或偶数。
图4为本发明的封装基板4的第四实施例的剖面示意图。本实施例与第三实施例的差异在于该介电结构40的构造，其它构造大致相同，故以下详述相异处，而不再赘述相同处。
如图4所示，该封装基板4为具有核心层(core)的结构，故该封装基板4还包含一核心层400，其夹设于该第一介电部401与该第二介电部402之间，即该核心层400具有相对的第一表面400a与第二表面400b，该第一介电部401设于该第一表面400a上，且该第二介电部402设于该第二表面400b上。
于本实施例中，该第一介电部401具有多个第一介电层401a,401b，且该第二介电部402具有多个第二介电层402a,402b。
此外，各该第一介电层401a,401b的热膨胀系数均相同，如5ppm/℃。
又，各该第二介电层402a,402b的热膨胀系数为不相同。例如，离该第一介电部401最远(或离该核心层400最远，即最外侧)的第二介电层402b的热膨胀系数(如1.8ppm/℃)小于其它该第二介电层402a的热膨胀系数(如5ppm/℃)。
另外，该第一介电部401的厚度T’不同于该第二介电部402的厚度D’。例如，各该第一介电层401a,401b的厚度h1均为30um，且内侧的第二介电层402a的厚度h2为35um，而最外侧的第二介电层402b的厚度h2’为40um(即h1+h1+h1＜h2+h2+h2’)，故该第一介电部401的厚度T’小于该第二介电部402的厚度D’。
因此，本实施例的封装基板4为藉由最外侧的第二介电层402b的热膨胀系数小于各该第一介电层401a,401b与其它该第二介电层402a的热膨胀系数，且该第一介电部401的厚度T’小于该第二介电部402的厚度D’，故于封装过程中，该封装基板4于温度循环时，各该介电层的伸缩量不同(厚度较厚者，其翘曲程度较小)，藉以平衡该封装基板4与半导体晶片(或封装胶体)之间的热膨胀系数差异，使该封装基板4发生如图1A所示的上凸翘曲的变形量可减少15％至50％。
由第四实施例可知，利用不同的CTE与不同的厚度，可加强调整翘曲的功效，使该封装基板4于温度升降过程中减少翘曲程度，以提高产品良率。
此外，CTE较大的介电层较为便宜，故于三层以上的介电层时，可多选择CTE较大的介电层以降低封装基板的成本。
又，于多层介电层中，各介电层的CTE可由该介电结构的其中一侧向另一侧递减或递增。
于第一至第四实施例中，该封装基板2,2’,3,4可包括如防焊层的绝缘保护层，其设于该介电结构20,20’,30,40上并外露线路层，以供该线路层结合其它元件。
具体地，如图3所示，该封装基板3还包括第一绝缘保护层34a，其设于该第一介电部301上并外露该第一线路层21，以供该第一线路层21结合如焊球的导电元件35。因此，该介电结构30的第一侧30a(或该第一介电部301)是作为植球侧。
或者，该封装基板3还包括第二绝缘保护层34b，其设于该第二介电部302上并外露该第二线路层22，以供该第二线路层22结合电子元件33。因此，该介电结构30的第二侧30b(或该第二介电部302)是作为置晶侧。
于本实施例中，该电子元件33为主动元件、被动元件或其组合，其中，该主动元件为例如半导体晶片，且该被动元件为例如电阻、电容及电感。
此外，该电子元件33为藉由多个导电凸块330结合并电性连接该第二线路层22，但于其它实施例中，该电子元件33也可以打线封装方式或嵌埋方式设于该第二介电部302上。
又，该介电结构30的置晶侧与植球侧为依制程而定，并不限于上述。
综上所述，本发明的封装基板，为藉由该第一介电部的热膨胀系数不同于该第二介电部的热膨胀系数，使各该介电部的伸缩量不同，以减少该封装基板翘曲的形变量。
上述实施例仅用于例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (12)

1.一种封装基板，其特征为，该封装基板包括：
一介电结构，其包含一第一介电部与一第二介电部，其中，该第一介电部的热膨胀系数不同于该第二介电部的热膨胀系数；以及
线路层，其设于该介电结构上。
2.如权利要求1所述的封装基板，其特征为，该第一介电部具有多个第一介电层。
3.如权利要求2所述的封装基板，其特征为，各该第一介电层的热膨胀系数为相同或不相同。
4.如权利要求2所述的封装基板，其特征为，各该该第一介电层的厚度相等或不相等。
5.如权利要求1所述的封装基板，其特征为，该第二介电部具有多个第二介电层。
6.如权利要求5所述的封装基板，其特征为，各该第二介电层的热膨胀系数为相同或不相同。
7.如权利要求5所述的封装基板，其特征为，各该该第二介电层的厚度相等或不相等。
8.如权利要求5所述的封装基板，其特征为，该些第二介电层中，离该第一介电部最远的第二介电层的热膨胀系数小于其它该第二介电层的热膨胀系数。
9.如权利要求1所述的封装基板，其特征为，该第一介电部的厚度等于或不等于该第二介电部的厚度。
10.如权利要求1所述的封装基板，其特征为，该第一介电部与该第二介电部相邻接。
11.如权利要求1所述的封装基板，其特征为，该封装基板还包含核心层，其夹设于该第一介电部与该第二介电部之间。
12.如权利要求1所述的封装基板，其特征为，该封装基板还包括绝缘保护层，其设于该介电结构上并外露该线路层。
CN201510207796.2A 2015-04-07 2015-04-28 封装基板 Pending CN106158816A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104111080 2015-04-07
TW104111080A TWI603505B (zh) 2015-04-07 2015-04-07 封裝基板

Publications (1)

Publication Number Publication Date
CN106158816A true CN106158816A (zh) 2016-11-23

Family

ID=57347708

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510207796.2A Pending CN106158816A (zh) 2015-04-07 2015-04-28 封装基板

Country Status (2)

Country Link
CN (1) CN106158816A (zh)
TW (1) TWI603505B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114521044A (zh) * 2020-11-20 2022-05-20 深南电路股份有限公司 电路板及其电器装置
CN115621242A (zh) * 2022-12-15 2023-01-17 北京唯捷创芯精测科技有限责任公司 低翘曲应力的基板、制备方法、封装结构及电子产品

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258335A (ja) * 2007-04-03 2008-10-23 Sumitomo Bakelite Co Ltd 多層配線板及び半導体パッケージ
CN102347287A (zh) * 2010-08-02 2012-02-08 日本特殊陶业株式会社 多层布线基板
US20130240258A1 (en) * 2012-03-19 2013-09-19 Ibiden Co., Ltd. Printed wiring board

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013239610A (ja) * 2012-05-16 2013-11-28 Sumitomo Bakelite Co Ltd 半導体装置および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258335A (ja) * 2007-04-03 2008-10-23 Sumitomo Bakelite Co Ltd 多層配線板及び半導体パッケージ
CN102347287A (zh) * 2010-08-02 2012-02-08 日本特殊陶业株式会社 多层布线基板
US20130240258A1 (en) * 2012-03-19 2013-09-19 Ibiden Co., Ltd. Printed wiring board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114521044A (zh) * 2020-11-20 2022-05-20 深南电路股份有限公司 电路板及其电器装置
CN115621242A (zh) * 2022-12-15 2023-01-17 北京唯捷创芯精测科技有限责任公司 低翘曲应力的基板、制备方法、封装结构及电子产品

Also Published As

Publication number Publication date
TW201637243A (zh) 2016-10-16
TWI603505B (zh) 2017-10-21

Similar Documents

Publication Publication Date Title
US10037938B2 (en) Semiconductor packages
US9570400B2 (en) Semiconductor package
US8004072B2 (en) Packaging systems and methods
US10141255B2 (en) Circuit boards and semiconductor packages including the same
US8791501B1 (en) Integrated passive device structure and method
US20090261465A1 (en) Semiconductor device and its manufacturing method
CN108122862A (zh) 半导体装置封装及其制造方法
CN106328632A (zh) 电子封装件及其制法
CN104867908A (zh) 倒装芯片堆叠封装
CN110364491A (zh) 电子封装件及其制法
US20130307145A1 (en) Semiconductor package and method of fabricating the same
TWI550814B (zh) 承載體、封裝基板、電子封裝件及其製法
TW200931634A (en) Multi-channel stacked semiconductor device and method for fabricating the same, and stacking substrate applied to the semiconductor device
CN106158816A (zh) 封装基板
CN109860140A (zh) 电子封装件及其制法
JP4635901B2 (ja) モジュールパッケージ
TW201143018A (en) A three dimensional chip stacking electronic package with bonding wires
CN106298727B (zh) 封装件及其封装基板
US11217539B2 (en) Package substrate and semiconductor package including the same
JP2014038880A (ja) 積層集積回路
TWI423405B (zh) 具載板之封裝結構
CN104851870B (zh) 封装基板及封装结构
KR102669257B1 (ko) 패키지 기판 및 이를 포함하는 반도체 패키지
US20200381400A1 (en) Semiconductor package and semiconductor device including the same
TWI415234B (zh) 埋入式晶片基板結構

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20161123