JP2014038880A - 積層集積回路 - Google Patents

積層集積回路 Download PDF

Info

Publication number
JP2014038880A
JP2014038880A JP2012178719A JP2012178719A JP2014038880A JP 2014038880 A JP2014038880 A JP 2014038880A JP 2012178719 A JP2012178719 A JP 2012178719A JP 2012178719 A JP2012178719 A JP 2012178719A JP 2014038880 A JP2014038880 A JP 2014038880A
Authority
JP
Japan
Prior art keywords
chip
coil
stacked
integrated circuit
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012178719A
Other languages
English (en)
Other versions
JP6005438B2 (ja
Inventor
Tadahiro Kuroda
忠広 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Keio University
Original Assignee
Keio University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Keio University filed Critical Keio University
Priority to JP2012178719A priority Critical patent/JP6005438B2/ja
Publication of JP2014038880A publication Critical patent/JP2014038880A/ja
Application granted granted Critical
Publication of JP6005438B2 publication Critical patent/JP6005438B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】チップを積層する場合であっても、各チップの任意の表面位置に電源を供給できて大消費電力の回路にも対応できるとともに、1つの通信チャネルについて各チップには1つ又は2つの誘導結合のためのコイルを形成するだけで、チップ間の高速な通信が可能である積層集積回路を提供すること。
【解決手段】チップ1とチップ2は裏面同士を接着剤12によって接着されて積層され、その際、コイル1とコイル2が誘導結合する位置に配置される。チップ3とチップ4も同様に積層される。チップ2とチップ3は、間に回路基板を挟んで表面同士を向かい合わせて積層される。チップ2とチップ3はパンプ接続する電源線13によって通信する。チップ1、4、及び回路基板への電源供給は、パッケージ基板からのボンディングワイヤ11による。チップ1にはパッケージ基板に空けた穴を通してパッケージ基板の裏側からボンディングワイヤ11で電源線を配線している。
【選択図】図1

Description

本発明は、IC(Integrated Circuit)などのチップを積層した積層集積回路に関し、特にチップ間のデータ転送速度が高速で、かつ、消費電力が大きい回路に好適な積層集積回路に関する。
本発明者は、半導体集積回路のチップの配線により形成されるコイルの誘導結合を用いて、積層されるチップ間でデータ通信を行う電子回路を提案している(特許文献1〜20)。
その場合、誘導結合のためのコイルは両側に磁界を形成するので、多層チップ間でクロストークなくデータ通信するためには、1つの通信チャネルについて各チップに互いに疎結合となる3つ以上のコイルを併置し、かつ、各チップに供給する電源は、積層するチップを順にずらして接着積層し、そのずれによって露出するチップ表面にボンディングワイヤなどによって供給する構成となっている(例えば、特許文献9図8、図11参照。)。
特開2005−228981号公報 特開2005−348264号公報 特開2006−066454号公報 特開2006−173986号公報 国際公開第2009/069532号 特開2009−188468号公報 特開2009−266109号公報 特開2009−277842号公報 特開2009−295699号公報 特開2010−015654号公報 特開2010−045166号公報 特開2010−056593号公報 特開2010−103611号公報 特開2010−153754号公報 特開2010−199280号公報 特開2011−049412号公報 特開2011−066515号公報 特開2011−086738号公報 特願2011−011920号 特願2011−030428号
しかし、上述の従来技術では、1つの通信チャネルについて各チップに3つのコイルを形成しなければならず、構造が複雑になると共にコイルが占める面積が大きく回路設計の自由度が低い。さらに、電源は各チップの1辺に沿って供給することになるので、チップ全体に大電力を供給することができない。通常、例えば、DRAM(Dynamic Random Access Memory)などの大電力を必要とするチップの場合は、電源はチップ表面の中央位置に供給したり、チップ表面の対向する2辺に沿って供給したりするが、上述の従来例では、このような構成を採用することはできず、DRAMなどはチップ間通信を誘導結合とする積層構造とすることができないという問題点があった。
本発明は、上記問題点に鑑み、チップを積層する場合であっても、各チップの任意の表面位置に電源を供給できて大消費電力の回路にも対応できるとともに、1つの通信チャネルについて各チップには1つ又は2つの誘導結合のためのコイルを形成するだけで、チップ間の高速な通信が可能である積層集積回路を提供することを目的とする。
請求項1記載の本発明の積層集積回路は、第1コイルに接続される第1送受信器を有する第1チップと、該第1チップと背中合わせに積層され、前記第1コイルと誘導結合する第2コイルに接続される第2送受信器を有する第2チップと、該第2チップの表面に積層され第2チップに電源を供給する回路基板と、該回路基板を挟んで前記第2チップと向かい合わせに積層され、前記第2送受信器と通信する第3送受信器を有し前記回路基板から電源を供給される第3チップとを備えることを特徴とする。
また、請求項2記載の本発明の積層集積回路は、前記第2送受信器と第3送受信器とは前記回路基板を介して有線により通信することを特徴とする。
また、請求項3記載の本発明の積層集積回路は、前記第2チップは前記第2コイル及び第3コイルと疎結合であり前記第2送受信器と接続される第4コイルを有し、前記第3チップは前記第2コイル及び第3コイルと疎結合であり第4コイルと誘導結合し前記第3送受信器と接続される第5コイルを有し、前記第2送受信器と第3送受信器とは前記回路基板を介して前記第4コイルと第5コイルとの誘導結合により通信することを特徴とする。
また、請求項4記載の本発明の積層集積回路は、前記第1チップと第2チップとは、絶縁性かつ熱伝導性の接着剤により接着され積層されていることを特徴とする。
また、請求項5記載の本発明の積層集積回路は、前記第1チップと第2チップとの間には、絶縁性かつ熱伝導性の材料が挟まれていることを特徴とする。
本発明によれば、チップ間を誘導結合によって通信する積層チップを備える積層集積回路において、コイル間を疎結合にするための回路基板によってチップの任意の位置に電源を供給できる構成であることから、誘導結合によってチップ間通信する簡易な構成をDRAMなどの大消費電力の回路に適用できる。
本発明の実施例1による積層集積回路の構成を示す図である。 本発明の実施例1による積層集積回路の変化例(その1)の構成を示す断面図である。 本発明の実施例1による積層集積回路の変化例(その2)の構成を示す断面図である。 本発明の実施例1による積層集積回路の変化例(その3)の構成を示す断面図である。 本発明の実施例2による積層集積回路の構成を示す断面図である。 本発明の実施例3による積層集積回路の構成を示す断面図である。 本発明の実施例4による積層集積回路の構成を示す図である。 本発明の実施例5による積層集積回路の構成を示す断面図である。 本発明の実施例6による積層集積回路の構成を示す断面図である。 本発明の実施例7による積層集積回路の構成を示す断面図である。 本発明の実施例8による積層集積回路の構成を示す図である。 本発明の実施例9による積層集積回路の構成を示す断面図である。 本発明の実施例10による積層集積回路の構成を示す断面図である。
以下、添付図面を参照しながら本発明を実施するための形態について詳細に説明する。
図1は、本発明の実施例1による積層集積回路の構成を示す図である。図1(a)は、積層集積回路の全体の断面図、図1(b)は、チップの上平面図及び下平面図である。図1(b)に示すチップは、回路が形成される面を表面、基板側の面を裏面として、上向きと下向きとして示した。コイルC1、C2は表面に配線により形成し、送受信器(図示せず)に接続され、パッドP1には電源線13が接続され、電源線13は信号の通信のための配線を兼ねる。チップの向きを上向きと下向きに反転する回転中心の軸(点線)に対して、コイルC1、C2が軸上に並んでいる。したがって、上向きのチップと下向きのチップでコイルC1、C2の中心軸が揃うようにチップを積層すると、チップの位置も揃う。また、チップ2とチップ3を回路基板にバンプ接続するためのパッドP1の位置はチップ上のどこにあっても構わない。上向きのチップと下向きのチップでパッドの位置が異なっても、回路基板の配線で接続できるからである。断面図には、各チップの1つのコイル、すなわち、1つの通信チャネルが見える。本実施例1の積層集積回路は、パッケージ基板、回路基板及び同一構造のチップ1〜4を備える。チップ1とチップ2は裏面同士を接着剤12によって接着されて積層され、その際、コイル1とコイル2が誘導結合する位置に配置される。チップ3とチップ4も同様に積層される。チップ2とチップ3は、間に回路基板を挟んで表面同士を向かい合わせて積層される。チップ2とチップ3はパンプ接続する電源線13によって通信する。チップ1、4、及び回路基板への電源供給は、パッケージ基板からのボンディングワイヤ11による。チップ1にはパッケージ基板に空けた穴を通してパッケージ基板の裏側からボンディングワイヤ11で電源線を配線している。ボンディングワイヤ11は、チップ4からパッケージ基板に直接配線できるし、途中に回路基板を経由して配線することもできる。2つのコイルが誘導結合するためには、コイルの中心軸を揃え、コイル間の距離がコイルの直径の1/2以下であることが望ましい。例えばチップ1から送信されたデータは、コイル1とコイル2の誘導結合でチップ2に転送され、チップ2から配線で回路基板を経由してチップ3に転送され、コイル3とコイル4の誘導結合でチップ4に転送される。このとき、コイル2とコイル3が誘導結合していると、コイル3がコイル4に転送するデータがコイル2にも受信され、高速なデータ転送の妨げとなる。したがって、コイル2とコイル3の間の誘導結合は、コイル1とコイル2の間の誘導結合及びコイル3とコイル4の間の誘導結合に比べて十分に小さいことが必要である。そのために、図1ではコイル2とコイル3の距離をコイル1とコイル2の距離及びコイル3とコイル4の距離(つまり2つのチップの厚さの合計)に比べて十分に大きくなる(典型的には2倍)ように回路基板の厚さを決めている。具体的には、チップの厚さが50μmの場合は、回路基板の厚さが200μm以上である。チップと回路基板の間の接着剤12は絶縁性を有している。チップの基板の電位は一般にグラウンドなので、この点においてチップの背中合わせの接着剤12は絶縁性でなくてもよいが、コイル1とコイル2の誘導結合の妨げとならないように、やはり絶縁性が望ましい。さらに、チップの基板側の面(裏面)は、熱を逃がす必要があるために、チップの背中合わせの接着剤12は高熱伝導性であることが望ましい。このような絶縁性かつ高熱伝導性の接着剤としては例えば、SCOTCH-WELD EW2070(登録商標:スリーエム社)を用いることができる。また、接着剤とは別に絶縁性かつ高熱伝導性のフィルムを挟むようにしてもよい。このような絶縁性かつ高熱伝導性のフィルムとしては例えば、ハイセット(登録商標:日立化成工業)を用いることができる。
チップ2とチップ3との通信は電源線13とは別の配線によって行ってもよい。
図2は、本発明の実施例1による積層集積回路の変化例(その1)の構成を示す断面図である。チップ1はパッケージ基板に対してバンプ14で接続してもよい。
図3は、本発明の実施例1による積層集積回路の変化例(その2)の構成を示す図である。コイル1、2はチップの回転中心軸(点線)上になくても、軸に対して線対称な位置にあればよい。この場合、例えば、上向きチップのコイルC1と下向きチップのコイルC2とによって通信することになる。
図4は、本発明の実施例1による積層集積回路の変化例(その3)の構成を示す図である。コイル1、2はチップの回転中心軸(点線)に対して線対称の位置になくてもよい。このとき、チップの向き(上向きか下向きか)に応じてコイルの位置が変わるので、上向きと下向きに背中合わせした2つのチップのコイルの中心軸を揃えると、チップの位置がずれる。しかし、チップ2とチップ3を回路基板の両面に配置する位置をずらすことで、チップ3の位置をチップ1の位置と揃えることもでき、こうすることで4枚のチップの位置がどんどんずれていかないようにすることができる。その結果、更に多くの枚数のチップを積層しやすくなり、あるいは、実装面積を小さくすることができる。
図5は、本発明の実施例2による積層集積回路の構成を示す断面図である。8枚の同一のチップを積層している。回路基板3とチップ7とチップ8を取り除き、チップ6にチップ8のようなワイヤボンディングをすれば、6枚のチップの積層も同様にできる。このように、任意の偶数枚数のチップ積層に対して、実施例1に説明したことを実現できる。
図6は、本発明の実施例3による積層集積回路の構成を示す断面図である。3枚の同一のチップを積層している。図6(a)は、図1に示した構成からチップ4を取り除いたものである。図6(b)は、図1に示した構成からチップ1を取り除いたものである。図6(c)は、図6(b)に示した構成の回路基板をパッケージ基板として、パッケージ基板を取り除いたものである。
図6の構造と図1の構造を積み重ねることで、任意の奇数枚数のチップ積層に対して、実施例1に説明したことを実現できる。例えば、図5でチップ8を取り除いてチップ7を図6のチップ3と同様にすれば、積層枚数を7枚にできる。
図7は、本発明の実施例4による積層集積回路の構成を示す図である。実施例1においては、コイル2とコイル3の間の誘導結合を十分に小さくするために、コイル2とコイル3の距離をコイル1とコイル2の距離及びコイル3とコイル4の距離に比べて十分に大きくなる(典型的には2倍)ように回路基板を厚くしていた。実施例4では、同じ目的のために、コイル2とコイル3の中心軸を十分に離している。典型的には、中心軸がコイルの直径の2倍以上に離れるとコイルの誘導結合は十分に小さくなる。中心軸が十分に離れているときは、回路基板の厚さを厚くする必要はない。なお、回路基板が十分に薄いとき、コイルC1の近傍領域(ハッチング領域)の回路基板に太い線を配さない方がよい。その配線で渦電流が流れるとコイル2とコイル1及びコイル3とコイル4の誘導結合が低下するからである。本実施例4によると、回路基板を薄くできるので、積層高さを低くできる。また回路基板のコストを低減できる。
図8は、本発明の実施例5による積層集積回路の構成を示す断面図である。実施例4における回路基板としてTAB(Tape Automated Bonding)を用いている。TABは柔らかいので、曲げてパッケージ基板に直接配線できる。ワイヤボンディングが不要になり、製造コストを低減できる。
図9は、本発明の実施例6による積層集積回路の構成を示す断面図である。コイル2とコイル3の間の誘導結合を十分に小さくするために、回路基板に配線によるシールド層21を設けている。シールド層21に渦電流が流れるとコイル2とコイル3の誘導結合が低下する。シールド層はコイル2とコイル3の中央の位置にありコイルよりも大きいことが望ましい。
図10は、本発明の実施例7による積層集積回路の構成を示す断面図である。4枚のチップは同一構造でなくてもよい。この場合、図10(b)に示すように、チップ1を上向きにして電源をボンディングワイヤ11によって供給する構成とすることもできる。
図11は、本発明の実施例8による積層集積回路の構成を示す図である。チップ2とチップ3との通信をコイル4とコイル6を介して誘導結合によって行う。コイルC2であるコイル2、4、6、8の直径をコイルC1であるコイル1、3、5、7の直径よりも十分に大きくして、コイル3とコイル5の間を疎結合、コイル4とコイル6の間を蜜結合にすることによって実現できる。
図12は、本発明の実施例9による積層集積回路の構成を示す断面図である。チップ2とチップ3との通信をコイル4とコイル5を介して誘導結合によって行う。コイル1〜8の直径を同一にし、チップ2の(水平)位置とチップ3の(水平)位置とをずらせて、コイル4とコイル5の中心軸を一致させることによって実現できる。
図13は、本発明の実施例10による積層集積回路の構成を示す断面図である。4枚のチップの構造を異ならせる。図10(b)に示す実施例7に対して、チップ2とチップ3との通信をコイル5とコイル6を介して誘導結合によって行う。
これら実施例8〜10は、すべてのチップ間通信を誘導結合によって実現するものであるので、均一な特性の通信となり、高品質かつ高速な通信が可能である。
なお、本発明は上記実施例に限定されるものではない。
11…ボンディングワイヤ
12…接着剤
13…電源線
14…バンプ
21…シールド層
C1、C2 コイル
P1 パッド

Claims (5)

  1. 第1コイルに接続される第1送受信器を有する第1チップと、
    該第1チップと背中合わせに積層され、前記第1コイルと誘導結合する第2コイルに接続される第2送受信器を有する第2チップと、
    該第2チップの表面に積層され第2チップに電源を供給する回路基板と、
    該回路基板を挟んで前記第2チップと向かい合わせに積層され、前記第2送受信器と通信する第3送受信器を有し前記回路基板から電源を供給される第3チップと
    を備えることを特徴とする積層集積回路。
  2. 前記第2送受信器と第3送受信器とは前記回路基板を介して有線により通信することを特徴とする請求項1記載の積層集積回路。
  3. 前記第2チップは前記第2コイル及び第3コイルと疎結合であり前記第2送受信器と接続される第4コイルを有し、前記第3チップは前記第2コイル及び第3コイルと疎結合であり第4コイルと誘導結合し前記第3送受信器と接続される第5コイルを有し、前記第2送受信器と第3送受信器とは前記回路基板を介して前記第4コイルと第5コイルとの誘導結合により通信することを特徴とする請求項1記載の積層集積回路。
  4. 前記第1チップと第2チップとは、絶縁性かつ熱伝導性の接着剤により接着され積層されていることを特徴とする請求項1乃至3いずれかに記載の積層集積回路。
  5. 前記第1チップと第2チップとの間には、絶縁性かつ熱伝導性の材料が挟まれていることを特徴とする請求項1乃至3いずれかに記載の積層集積回路。
JP2012178719A 2012-08-10 2012-08-10 積層集積回路 Active JP6005438B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012178719A JP6005438B2 (ja) 2012-08-10 2012-08-10 積層集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012178719A JP6005438B2 (ja) 2012-08-10 2012-08-10 積層集積回路

Publications (2)

Publication Number Publication Date
JP2014038880A true JP2014038880A (ja) 2014-02-27
JP6005438B2 JP6005438B2 (ja) 2016-10-12

Family

ID=50286802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012178719A Active JP6005438B2 (ja) 2012-08-10 2012-08-10 積層集積回路

Country Status (1)

Country Link
JP (1) JP6005438B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108738369A (zh) * 2017-02-13 2018-11-02 新电元工业株式会社 电子模块
US10217726B1 (en) 2017-08-31 2019-02-26 Micron Technology, Inc. Stacked semiconductor dies including inductors and associated methods
JP2020080370A (ja) * 2018-11-13 2020-05-28 新光電気工業株式会社 半導体装置及び半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001024150A (ja) * 1999-07-06 2001-01-26 Sony Corp 半導体装置
JP2007318003A (ja) * 2006-05-29 2007-12-06 Nec Electronics Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001024150A (ja) * 1999-07-06 2001-01-26 Sony Corp 半導体装置
JP2007318003A (ja) * 2006-05-29 2007-12-06 Nec Electronics Corp 半導体装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108738369A (zh) * 2017-02-13 2018-11-02 新电元工业株式会社 电子模块
US10217726B1 (en) 2017-08-31 2019-02-26 Micron Technology, Inc. Stacked semiconductor dies including inductors and associated methods
WO2019046019A1 (en) * 2017-08-31 2019-03-07 Micron Technology, Inc. STACKED SEMICONDUCTOR CHIPS COMPRISING INDUCTORS, AND ASSOCIATED METHODS
US10446527B2 (en) 2017-08-31 2019-10-15 Micron Technology, Inc. Stacked semiconductor dies including inductors and associated methods
KR20190119170A (ko) * 2017-08-31 2019-10-21 마이크론 테크놀로지, 인크 인덕터를 포함하는 적층형 반도체 다이 및 연관된 방법
CN110494976A (zh) * 2017-08-31 2019-11-22 美光科技公司 包含电感器的堆叠半导体裸片及相关的方法
TWI691028B (zh) * 2017-08-31 2020-04-11 美商美光科技公司 包括電感器之堆疊的半導體晶粒及相關之方法
KR102136785B1 (ko) 2017-08-31 2020-07-23 마이크론 테크놀로지, 인크 인덕터를 포함하는 적층형 반도체 다이 및 연관된 방법
CN110494976B (zh) * 2017-08-31 2021-08-31 美光科技公司 包含电感器的堆叠半导体裸片及相关的方法
JP2020080370A (ja) * 2018-11-13 2020-05-28 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
JP7251951B2 (ja) 2018-11-13 2023-04-04 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
US11817422B2 (en) 2018-11-13 2023-11-14 Shinko Electric Industries Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP6005438B2 (ja) 2016-10-12

Similar Documents

Publication Publication Date Title
JP5252486B2 (ja) インダクタ素子、集積回路装置、及び、三次元実装回路装置
US9029984B2 (en) Semiconductor substrate assembly
JP2014011169A (ja) シリコンインターポーザ及びこれを備える半導体装置
JP2009026792A (ja) 半導体装置
US9165893B2 (en) Semiconductor device including coupling conductive pattern
TW201635453A (zh) 半導體裝置
KR20100094516A (ko) 전자회로
US8736074B2 (en) Multi chip semiconductor device
JP2014533895A (ja) スタック半導体素子のためのインターポーザー
CN105826300A (zh) 半导体器件
JP2008004714A (ja) チップ積層型半導体装置
JP4445511B2 (ja) マルチチップ半導体装置
JP6005438B2 (ja) 積層集積回路
JP6570954B2 (ja) 半導体チップ及びマルチチップモジュール
JP6449439B2 (ja) 半導体装置
JP2008109094A (ja) 素子搭載用基板および半導体モジュール
KR100605434B1 (ko) 적층형 반도체 디바이스
JP6142800B2 (ja) 半導体装置及びその製造方法
KR20090118747A (ko) 관통 전극을 가지는 반도체 칩 패키지 및 인쇄회로기판
CN106158816A (zh) 封装基板
KR102339899B1 (ko) 반도체 패키지, 모듈 기판 및 이를 포함하는 반도체 패키지 모듈
JP2015177171A (ja) 半導体装置
JP2002033443A (ja) 半導体モジュール
TWI716198B (zh) 晶片封裝元件
JP2010109111A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160530

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20160713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160817

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160907

R150 Certificate of patent or registration of utility model

Ref document number: 6005438

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250