JP6142800B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6142800B2
JP6142800B2 JP2013557394A JP2013557394A JP6142800B2 JP 6142800 B2 JP6142800 B2 JP 6142800B2 JP 2013557394 A JP2013557394 A JP 2013557394A JP 2013557394 A JP2013557394 A JP 2013557394A JP 6142800 B2 JP6142800 B2 JP 6142800B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
main surface
chip
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013557394A
Other languages
English (en)
Other versions
JPWO2013118426A1 (ja
Inventor
青井 信雄
信雄 青井
笹子 勝
勝 笹子
義弘 森
義弘 森
毅 川端
毅 川端
油井 隆
油井  隆
藤井 俊夫
俊夫 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2013118426A1 publication Critical patent/JPWO2013118426A1/ja
Application granted granted Critical
Publication of JP6142800B2 publication Critical patent/JP6142800B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3185Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92Specific sequence of method steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • H01L2224/0237Disposition of the redistribution layers
    • H01L2224/02379Fan-out arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • H01L2224/0237Disposition of the redistribution layers
    • H01L2224/02381Side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05541Structure
    • H01L2224/05548Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13005Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13025Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141Disposition
    • H01L2224/1412Layout
    • H01L2224/1413Square or rectangular array
    • H01L2224/14131Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141Disposition
    • H01L2224/1412Layout
    • H01L2224/1413Square or rectangular array
    • H01L2224/14134Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14135Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73259Bump and HDI connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/9202Forming additional connectors after the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92222Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92224Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06513Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06541Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06555Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

本発明は、半導体装置及びその製造方法に関し、特に、チップ−チップ積層、又はチップ−ウエハ積層された半導体装置である。
近年、半導体集積回路装置の高集積化、高機能化及び高速化に伴って、チップ積層による3次元集積化が提案されている(例えば、特許文献1および非特許文献1参照)。
これは、従来のSoC(システム・オン・チップ)のような2次元的な微細化では、配線断面積の縮小による配線抵抗の上昇と、配線長の増大による配線遅延の増加とに起因して、データ伝送特性が劣化してしまうからである。
そこで、半導体集積回路装置を3次元的に積層する3次元集積化技術を用いて、線断面積の増大と配線長の短縮とを可能としている。すなわち、集積度を高めつつ性能を向上することができる。
積層した上下のチップ間のデータ転送速度を高めるためには、上下チップ間のデバイス面同士を配線と電気的に接続された外部電極(例えば、マイクロバンプ)により接合(フェイス−to−フェイス)する方法がある。この方法によって、最も配線長が短くなり、伝送速度的には有効である。具体的には、図22Aに、下側チップの主面の面積が上側チップの主面の面積より大きい場合を、図22Bおよび22Cに、下側チップの主面の面積が上側チップの主面の面積と同程度の場合における、従来の代表的な配線引き出し方法を示す。
図22Aは下側チップの主面の面積が上側チップの主面の面積より大きい場合を示している。また、図22Bおよび22Cは下側チップの主面の面積が上側チップの主面の面積と同程度の場合を示している。いずれの場合も、上側チップと下側チップとの間は、例えばマイクロバンプで接合されている。なお、図面において点線で示した下側チップの中央部から引き出される再配線301は、上側チップの電極と下側チップのパッドとを接続している。
特開2006−080145号公報
ITRS 2007 Assembly and Package Chapter p.41
しかしながら、従来の積層チップでは、チップの裏面から外部へ信号を取り出すことができない。従来の積層チップから外部へ信号を取り出すためには、下側チップは、上側チップよりはみ出した領域にパッドが形成される必要がある。そして、上側チップよりはみ出した、下側チップの周辺部に、再配線により配線を引き出す必要がある。よって、下側チップの面積が上側チップの面積と同等以上であることが必要となる。また、この方式では、下側チップからワイヤーボンドでプリント基板に配線を引き出すことが必要であり、下側チップの配線層が上向きであることが要求される。
このため、図22A〜22Cに示す従来技術のいずれにおいても、下側チップの中央部から下側チップの周辺部まで引き出される再配線301の配線長が長くなり、IRドロップの影響が懸念される。特に、IRドロップは電流値が大きくなるほど顕著となるため、低消費電力チップ以外にはこの接続方法は適用できない。
そのため、下側チップの再配線の配線長を短くすると共に、下側チップと上側チップのデータ転送速度の劣化が少ない積層方法が要望されている。
本発明は、上記課題に鑑みてなされたものであり、IRドロップを抑制しつつ、上下チップ間のデータ転送速度を高める積層構造および積層方法を提供する。
上記の課題を解決するために、本発明の半導体装置は、以下の構成である。素子が形成された主面と、主面に対向する裏面と、主面と裏面との間を貫通する貫通電極とを有する第1の半導体チップを有する。素子が形成された主面と、主面に対向する裏面とを有する第2の半導体チップを有する。第1の半導体チップと第2の半導体チップとは、第1の半導体チップの裏面側と第2の半導体チップの主面側が互いに対向するように接合部を介して積層されている。第1の半導体チップの側面の少なくとも一部は第1の樹脂で覆われている。第1の半導体チップの主面と第1の樹脂の表面とで形成される平面上に配線層が形成されている。第2の半導体チップの主面内にある電極の少なくとも一部は、第1の半導体チップを貫通する貫通電極を介して、配線層上に形成された第1の外部電極の少なくとも一部に電気的に接続されている。
また、第1の半導体チップの主面の面積は、第2の半導体チップの主面の面積と異なる。
また、第1の半導体チップの主面の面積は、第2の半導体チップの主面の面積よりも小さい。
また、第1の半導体チップと第2の半導体チップとは厚さが異なる。
また、第1の半導体チップは第2の半導体チップよりも薄い。
また、第1の外部電極は、配線層における第1の半導体チップの主面上および第1の樹脂の表面上のいずれの領域にも配置されている。
また、第1の外部電極は、配線層における第1の樹脂の表面上のみに配置されている。
また、第1の半導体チップと第2の半導体チップとの接合部は、第1の外部電極のうちで最も内側に配置された第1の外部電極よりも更に内側に配置されている。
また、貫通電極は、第1の外部電極のうちで最も内側に配置された第1の外部電極よりも更に内側に配置されている。
また、第1の半導体チップと第2の半導体チップとの接合部の接合ピッチと貫通電極の電極間ピッチとは同じである。
また、第1の樹脂は、更に、第1の半導体チップの裏面の一部および第2の半導体チップの周囲を覆うように形成されている。
また、第1の樹脂は、第1の半導体チップの裏面の一部および第2の半導体チップの主面を覆い、第2の半導体チップの裏面もしくは側面の少なくとも一部を露出するように形成されている。
また、第1のチップの向かい合う2つの側面は、第1の樹脂から露出されている。
また、第1の半導体チップと第2の半導体チップとの接合部の周辺領域を覆う第2の樹脂をさらに有する。
また、第1の半導体チップの裏面に再配線層が形成されている。
また、第1の外部電極の間の最小ピッチが150μm以上である。
また、表裏面をつなぐ電気配線を有し、表面側において、前記第1の外部電極が前記電気配線に接続され、裏面側において、外部接続電極を有する配線基板をさらに有し、外部接続電極の間の最小ピッチが300μm以上である。
また、第2の半導体チップが複数層積層して形成されている。
また、積層された第2の半導体チップのうち、最上層に形成された第2の半導体チップの裏面側が第1の樹脂から露出している。
また、第1の半導体チップは素子領域にロジック回路が搭載されたロジックチップであり、第2の半導体チップは素子領域にメモリ回路が搭載されたメモリチップである。
また、本発明の半導体装置の製造方法は、以下のものである。第1の半導体基板の主面上に素子領域を形成するとともに、主面側から裏面側に第1の半導体基板を貫通する貫通電極を形成する工程(a)を有する。第1の半導体基板の裏面側に露出した貫通電極の端部と電気的に接続された第1の電極を形成する工程(b)と、第1の半導体基板を切断して個片化し、第1の半導体チップとする工程(c)とを有する。第2の半導体基板の主面上に素子領域を形成する工程(d)と、第1の半導体チップの裏面側に形成された第1の電極と、第2の半導体基板の主面側の素子領域に形成された第2の電極とを接合して第1の積層体を形成する工程(e)とを有する。第1の積層体における第2の半導体基板を切断して個片化し、第2の積層体とする工程(f)と、第2の積層体における第1の半導体チップの主面側を、支持基板上に貼り合わせる工程(g)とを有する。支持基板上に貼り合わせた第2の積層体の周囲を、樹脂を用いてモールドする工程(h)と、第2の積層体をその周囲の樹脂とともに前記支持基板から剥がす工程(i)とを有する。第2の積層体における第1の半導体チップの主面と樹脂の表面とで形成される平面上に、配線層と配線層に接続された外部電極とを形成する工程(j)を有する。
また、本発明の半導体装置の製造方法は、以下のものである。第1の半導体基板の主面上に素子領域を形成するとともに、主面側から裏面側に第1の半導体基板を貫通する貫通電極を形成する工程(a)を有する。第1の半導体基板の裏面側に露出した貫通電極の端部と電気的に接続された第1の電極を形成する工程(b)と、第1の半導体基板を切断して個片化し、第1の半導体チップとする工程(c)とを有する。第2の半導体基板の主面上に素子領域を形成する工程(d)と、第1の半導体チップの裏面側に形成された第1の電極と、第2の半導体基板の主面側の素子領域に形成された第2の電極とを接合して第1の積層体を形成する工程(e)とを有する。第1の積層体の周囲を、樹脂を用いてモールドする工程(k)と、樹脂の上部を除去して、第1の積層体における第1の半導体チップの主面を露出するとともに、第1の半導体チップの主面と樹脂の表面とで平面を形成する工程(l)とを有する。第1の積層体における第1の半導体チップの主面と樹脂の表面とで形成される平面上に、配線層と配線層に接続された外部電極とを形成する工程(m)を有する。第1の積層体における第2の半導体基板を切断して個片化し、第2の積層体とする工程(n)を有する。
本発明に係る半導体装置およびその製造方法によれば、チップ・オン・チップのチップ積層パッケージにおいて、シリコン貫通ビアにより上下チップ間の信号の高速伝送を可能とする。また、下側チップに樹脂拡張領域を形成して外部出力端子をファンアウト構造とすることで、上側チップと下側チップの両チップから外部へ引き出される配線のうち、配線遅延、IRドロップの影響を受けやすい配線を最短距離に配置でき、配線長を短くするレイアウトが可能となる。
図1は、本発明の第1の実施形態に係る半導体装置を示す断面図である。 図2は、本発明の第1の実施形態に係る半導体装置における第1の外部電極の配置の第1例を示す断面図および下面図である。 図3は、本発明の第1の実施形態に係る半導体装置における第1の外部電極の配置の第2例を示す断面図および下面図である。 図4は、本発明の第1の実施形態に係る半導体装置における第1の外部電極の配置の第3例を示す断面図および下面図である。 図5は、本発明の第1の実施形態に係る半導体装置の第1変形例を示す断面図である。 図6は、本発明の第1の実施形態に係る半導体装置の第2変形例を示す断面図である。 図7は、本発明の第1の実施形態に係る半導体装置の第3変形例を示す断面図である。 図8は、本発明の第1の実施形態に係る半導体装置の第4変形例を示す断面図である。 図9は、本発明の第1の実施形態に係る半導体装置の第5変形例を示す断面図である。 図10は、本発明の第2の実施形態に係る第1の半導体装置の製造方法を示す工程断面図である。 図11は、本発明の第2の実施形態に係る第1の半導体装置の製造方法を示す工程断面図である。 図12は、本発明の第2の実施形態に係る第1の半導体装置の製造方法を示す工程断面図である。 図13は、本発明の第2の実施形態に係る第1の半導体装置の製造方法を示す工程断面図である。 図14は、本発明の第2の実施形態に係る第1の半導体装置の製造方法を示す工程断面図である。 図15は、本発明の第2の実施形態に係る第1の半導体装置の製造方法を示す工程断面図である。 図16は、本発明の第2の実施形態に係る第1の半導体装置の製造方法を示す工程断面図である。 図17は、本発明の第2の実施形態に係る第1の半導体装置の製造方法を示す工程断面図である。 図18Aは、本発明の第2の実施形態に係る第1の半導体装置の製造方法を示す工程断面図である。 図18Bは、本発明の第2の実施形態に係る第1の半導体装置の製造方法を示す工程断面図である。 図19は、本発明の第2の実施形態に係る第1の半導体装置の製造方法を示す工程断面図である。 図20は、本発明の第3の実施形態に係る第2の半導体装置の製造方法を示す工程断面図である。 図21は、本発明の第3の実施形態に係る第2の半導体装置の製造方法を示す工程断面図である。 図22Aは、従来の技術に係る半導体装置を示す断面図および上面図である。 図22Bは、従来の技術に係る半導体装置を示す上面図である。 図22Cは、従来の技術に係る半導体装置を示す上面図である。
以下、本発明の実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。
(第1の実施形態:半導体装置)
図1は、本実施形態に係る半導体装置を示す断面図である。
図1に示すように、例えばシリコンからなり、主面が6mm□の第1の半導体チップ101を準備する。第1の半導体チップ101の主面(表面側)には、例えばトランジスタ等の素子(図示せず)と、配線層104とが形成されている。配線層104は、当該素子と電気的に接続する配線102、および、当該素子を覆う層間絶縁膜103とを有する。また、第1の半導体チップ101には、例えば配線102の一部と接続され、例えば、直径5μm、深さ50μmのシリコン貫通電極105が形成されている。
第1の半導体チップ101は、裏面側のシリコンを研磨することにより、例えば、厚さ50μm以下に薄化されている。第1の半導体チップ101の裏面には、シリコン貫通電極105の底部の導電面が露出している。第1の半導体チップ101の厚みを50μmまで薄化されているため、シリコン貫通電極105の開口径を5μm程度に微細化することが可能である。これは、アスペクト比10を越えるシリコン貫通ビアを形成することが、加工技術的に困難であるためである。
第1の半導体チップ101を薄化することで可能となる、微細なシリコン貫通ビアにより、第1の半導体チップ101と第2の半導体チップ108とを電気的に接続する。これにより、データ転送速度の劣化が少ないチップ・オン・チップ構造が可能になる。さらに、第1の半導体チップ101に占めるシリコン貫通ビアの領域を小さくすることができ、第1の半導体チップ101のチップ面積の増加を抑制できる。そのため、チップコストを低減することが可能である。
さらに、第1の半導体チップ101の裏面側のうち、シリコン貫通電極105の底部の導電面以外は、絶縁膜106で被覆され、絶縁性が保持されている。絶縁膜106は、例えば、厚さは100nmであり、窒化膜を材料とする。
また、シリコン貫通電極105の露出した導電面には、直接または再配線を介して接続された、第1の電極107が形成されている。第2の半導体チップ108は、第1の半導体チップ101に積層され、主面が9mm□である。第2の半導体チップ108の主面(表面側)に形成されたデバイス(図示せず)は、例えばWide I/O DRAMである。この場合、第1の電極107は、チップ中央に配置された標準インターフェースに準拠した配列となる。第2の半導体チップ108としては、その他のメモリ回路が搭載されたメモリチップでも構わない。
第1の電極107は、例えば、高さ10μm、直径10μm、ピッチ20μmである。第1の電極107は、第2の半導体チップ108の主面側に予め形成された第2の電極109と接合可能なように配置されている。
第1の半導体チップ101の裏面の第1の電極107と第2の半導体チップ108の主面上の第2の電極109とがフェイス−to−フェイスで貼り合わされている。これにより、第1の半導体チップ101と第2の半導体チップ108とは、第1の積層体110となる。第1の半導体チップ101と第2の半導体チップ108との間の空隙には、例えば接着剤111が充填されている。
第1の半導体チップ101の主面を除いて、第1の積層体110の周囲は第1の樹脂112でモールドされている。第1の半導体チップ101の主面上には、その周囲に形成された第1の樹脂112の表面上にまで延伸した再配線層113が形成されている。再配線層113のうち、第1の樹脂112の表面上にまで延伸した部分には、第1の外部電極114が形成されている。
第1の外部電極114は、第1の積層体110の外部接続端子であり、信号線、電源ライン、または、接地ラインに接続されている。第1の半導体チップ101の主面とその周囲に形成された再配線層113を含む第1の樹脂112の表面とでファンアウト領域を形成している。
このように、チップ配線層と樹脂拡張領域とを含む領域を再配線層とすることで、インターポーザーとしての機能を備える。そのため、専用のインターポーザーが不要となり、コスト低減が可能である。
ファンアウト領域内で第1の外部電極114のレイアウトを最適化することにより、IRドロップと伝送速度を最適化することが可能となる。すなわち、第1の半導体チップ(下側チップ)101の樹脂拡張領域を外部電極を形成する領域として使用する。これにより、第1の半導体チップ(下側チップ)101と第2の半導体チップ(上側チップ)108の両チップから外部へ引き出される配線のうち、配線遅延とIRドロップの影響を受けやすい配線を最短距離に配置できる。これにより、外部に信号を取り出すための配線を短くするレイアウトが可能となる。
また、積層される第1の半導体チップ(下側チップ)101と第2の半導体チップ(上側チップ)108とは、主面の面積が同一の構成でも異なる構成であってもよい。これにより、半導体装置の取り扱い性や適用されるアプリケーション等からの要求に対して、所望の半導体装置の実現が可能になる。
さらに具体的に、本実施形態において、第1の半導体チップ(下側チップ)101は、第2の半導体チップ(上側チップ)108より主面の面積が小さい構成の場合について説明する。再配線層113は、第1の半導体チップ(下側チップ)101の主面とその周辺の第1の樹脂112とで形成される平面上に形成される。再配線層113によって、第1の外部電極114を形成できる領域は第2の半導体チップ(上側チップ)108よりも大きくすることができる。これにより、積層する半導体チップのサイズによる制限がなくなり、所望の外部電極の配置が可能となる。
また、第1の半導体チップ(下側チップ)101と第2の半導体チップ(上側チップ)108とは、そのチップ厚が異なる構成であってもよい。これにより、半導体装置の取り扱いの制限や適用されるアプリケーション等からの要求に対して、所望の半導体装置の実現が可能になる。
但し、第1の半導体チップ(下側チップ)101の厚さは、第2の半導体チップ(上側チップ)108の厚さよりも薄いことが望ましい。更に、より具体的には、シリコン貫通電極105を有する第1の半導体チップ(下側チップ)101の厚さは50μm以下の厚みが望ましい。これにより、直径5μm程度の微細なシリコン貫通電極105の加工が容易となる。その場合、第2の半導体チップ(上側チップ)108の厚さは100μm以上が望ましい。それにより、第1の積層体110としての半導体装置全体の剛性を保つことができる。
(第1の外部電極114の配置の第1例)
また、第1の外部電極114の配置場所は、図1に示す再配線層113における第1の樹脂112の表面上に延伸した領域に限定されるものではない。例えば、図2に示すように、第1の半導体チップ101上およびその周囲の第1の樹脂112上の全面に配置しても構わない。
このような構成にすることで、より多くの端子を配置することができ、半導体装置の端子収納力を向上することができる。
(第1の外部電極114の配置の第2例)
また、図3に示すように、平面視における第1の外部電極114の配置場所を、第1の半導体チップ101と重畳しない第1の樹脂112上に限定して配置しても良い。
(第1の外部電極114の配置の第3例)
また、図4に示すように、少なくともシリコン貫通電極105と重畳しない第1の半導体チップ101上およびその周囲の第1の樹脂112上に限定して配置しても良い。
通常、シリコン貫通電極105は第1の半導体チップ101の中心付近の5nm×0.8mm程度の領域に20μmピッチ程度で集中的に配置されることが多い。そのため、図3や図4のように配置すれば、シリコン貫通電極105と第1の外部電極114とを重畳しないように配置することができる。これにより、第1の外部電極114が配線基板等に実装される際に、微細ピッチのシリコン貫通電極105およびその接合部に生じる応力の影響を極力回避することができる。
(第1の実施形態の第1変形例)
また、図5に示すように、第2の半導体チップ108の裏面、側面を露出させても構わない。これは、封止形成後に裏面研削する、あるいは、封止形成時にあらかじめ裏面をシートで保護してから封止後にシートを引き剥がす等の処理により容易に実現することができる。なお、図1〜4においても、第2の半導体チップ108の裏面を露出させても構わない。
このような構成とすることで、チップ裏面を通して熱を周囲(空気中)に直接放熱することが可能となる。さらに、放熱板やヒートシンク、フィンをチップ裏面に接着することができるため、より大きい放熱経路を確保できる。その結果、放熱性に優れた半導体装置を提供することができる。
(第1の実施形態の第2変形例)
また、図6に示すように、第1の半導体チップ101のうち、向かい合う2つの側面を第1の樹脂112から露出させることも可能である。このとき、露出される向かい合う2辺とは異なる向かい合う2つの側面は第1の樹脂112によって覆われている。図6では、第2の半導体チップ108の裏面を第1の樹脂112で覆い、第2の半導体チップ108の側面を露出させている。しかし、第1変形例のように、第2の半導体チップ108の裏面を露出させても構わない。(図示せず)また、第2の半導体チップ108の側面を第1の樹脂112で覆っていても構わない(図示せず)。
(第1の実施形態の第3変形例)
また、図7に示すように、図1における接着剤111は、第2の樹脂116としてもよい。このとき、第1の樹脂112と第2の樹脂116とは同一の材料で、かつ、同時に形成しても良い。また、第1の樹脂112と第2の樹脂とは同一の材料とし、別々に形成しても良い。また、第1の樹脂112と第2の樹脂116は、異なる材料で、別々に形成しても良い。
このような構成とすることで、第1の積層体110からなる半導体装置を別の配線基板に搭載する際の取り扱いが容易になる。また、搭載後における第1の半導体チップ101と第2の半導体チップ108との接合部の接続信頼性の確保が容易となる。
(第1の実施形態の第4変形例)
また、図8に示すように、第1の半導体チップ101の裏面にも再配線層117が施されていてもよい。再配線層117は、第1の半導体チップ101の裏面の貫通電極部からCu配線で再配線するものである。再配線の端部上に第2の外部電極118が形成され、第2の外部電極118が第2の半導体チップ108の外部電極と接合されている。Cu配線上ではポリイミドやソルダーレジスト等の保護用絶縁膜が形成されていても良い。
このような構成とすることで、第2の半導体チップ108の外部電極のピッチを変更することなく、第1の半導体チップ101の第2の外部電極118と第2の半導体チップ108の外部電極とを容易に接合することができる。
(第1の実施形態の第5変形例)
また、図9に示すように、例えば、第1の外部電極114のピッチが150μm以上の場合には、その半導体装置を実装する基板としては、例えばサブトラクト法のような低コストプロセスで製造される比較的安価な基板、また、表面処理に電解めっきが施された基板を配線基板119として用いることができる。配線基板119は、表面と裏面をつなぐ電気配線を有する。表面では、第1の外部電極114が電気配線と接続され、裏面では、電気配線と接続された外部接続電極を有する。外部接続電極の間の最小ピッチが300μm以上である。その際には、線膨張係数が低い基板、例えばα=3〜15ppm/℃の基板を用いればよい。
また、配線基板119の厚みを、第1の半導体チップ101の厚さを50μm、第2の半導体チップ108の厚さを250μmの厚みの合計である0.3mmより薄くしても構わない。また、配線基板119の厚みを、第1の半導体チップ101の厚さを50μm、第2の半導体チップ108の厚さを150μmの厚みの合計である0.2mmより薄くしても構わない。
このような構成とすることで、第1の積層体110としての総厚が薄く、配線基板119および完成品全体の反りが少ない半導体装置を提供することができる。また、第1の積層体110としてのチップ総厚が配線基板119厚に比べて厚くなり、剛性を保つことができる。そのため、配線基板119の反りに追従することなく、シリコン貫通電極105や第1の外部電極114の接合部の接合品質を保つことができる。
これまで、第2の半導体チップ108を単層で説明してきたが、第2の半導体チップは、半導体チップが複数層積層されているものでも構わない。その場合は、第2の半導体チップの裏面とは、最上層の半導体チップの裏面を表す。また、第2の半導体チップの主面とは、最下層の半導体チップの主面を表す。
また、第1の半導体チップはロジック回路が搭載されたロジックチップであってもよい。
(第2の実施形態:半導体装置の製造方法1)
図10〜図19は、本実施形態に係る第1の半導体装置の製造方法を示す工程断面図である。
まず、図10に示すように、例えばシリコンからなる第1のシリコン基板201を準備する。第1のシリコン基板201の表面側には、例えばトランジスタ等の素子(図示せず)と、配線層が設けられている。配線層は、トランジスタ等の素子と電気的に接続される配線および当該素子を覆う層間絶縁膜を有する。また、第1のシリコン基板201には、配線層の一部と接続された、例えば、直径5μm、深さ50μmのシリコン貫通電極202が形成されている。第1のシリコン基板201の裏面側は、シリコンの研磨により、例えば、厚さ50μm以下に薄化されている。第1のシリコン基板201の裏面には、シリコン貫通電極202の底部の導電面が露出している。第1のシリコン基板201の裏面のうち、シリコン貫通電極202の底部の導電面以外は、絶縁膜203で被覆され、絶縁性が保持されている。絶縁膜203は、例えば、厚みが100nmで、シリコン窒化膜を材料とする。このように、第1のシリコン基板201の厚みを例えば50μmと薄化することで、シリコン貫通電極202を形成するシリコン貫通ビアの開口の径を例えば、5μmと微細化できる。これは、アスペクト比10を越えるシリコン貫通ビアを形成することが、加工技術的に困難であるためである。微細化することで、第1の半導体チップに占めるシリコン貫通電極202の領域を小さくすることが可能である。このことにより、第1の半導体チップのチップ面積の増加を抑えることができ、チップコストを低減できる。
次に、図11に示すように、シリコン貫通電極202が露出した底部の導電面に、直接または再配線を介して接続した第1の電極204を形成する。第1の電極204は、第1のシリコン基板201上に形成される。第1のシリコン基板201は、後の工程で分割されて複数の第1の半導体チップ209となり、第1の半導体チップ209それぞれは、第1の電極204を有する。第1の電極204は、以降の工程で積層される第2の半導体チップ212の第2の電極208と接続される。
例えば、第2の半導体チップ212がWide I/O DRAMの場合、第1の電極204は、チップ中央に配置され、標準インターフェースに準拠した配列となる。第1の電極204は、例えば、高さ10μm、直径10μm、ピッチ20μmで形成される。
次に、図12に示すように、第1のシリコン基板201をダイシングで個片化し、複数の第1の半導体チップ209とする。
次に、図13に示すように、例えばシリコンからなる第2のシリコン基板206を準備する。第2のシリコン基板206の表面側には、一部図示を省略するが、例えばトランジスタ等の素子と、配線層を有する。配線層は、トランジスタ等の素子と電気的に接続する配線および、当該素子を覆う層間絶縁膜を有する。これらによって第2の半導体チップ212が形成されている。なお、第2の半導体チップ212上には第2の電極208が形成されている。
次に、図14に示すように、第1の電極204と第2の電極208とが接続されるように、複数の第1の半導体チップ209を第2のシリコン基板206上にチップ−to−ウエハで貼り合わせる。この際、互いに対向する第1の半導体チップ209と第2の半導体チップ212との間に形成される空隙には、例えば、接着剤210を充填して空隙を埋め込む。
次に、図15に示すように、互いに接続された第1の半導体チップ209と第2の半導体チップ212とを一対として、第2のシリコン基板206をダイシングで個片化し、第1の積層体211を形成する。このように、薄化された第1の半導体チップ209と厚さが厚い第2の半導体チップ212を積層することで、第2の半導体チップ212が第1の半導体チップ209の支持体としての役割を果たす。これにより、パッケージにより発生する応力が第1の半導体チップ209に及ぼす影響を低減することができる。
次に、図16に示すように、第1の積層体211における第1の半導体チップ209の配線層側を、接着層213が形成された支持基板214上に所望の間隔で貼り付ける。この貼り付ける間隔によって第1の積層体211のファンアウト領域の面積を設定することができる。
次に、図17に示すように、第1の積層体211を貼り付けた支持基板214ごと第1の樹脂215でモールドする。
次に、図18Aに示すように、複数の第1の積層体211を含む第1の樹脂215を支持基板214から剥離し、複数の第1の積層体211からなる第1の再構成ウエハ216を形成する。その後、図18Bに示すように、第1の積層体211の配線層上から第1の積層体211の周辺の第1の樹脂215上にかけて、この配線層と接続した第1の再配線層217を形成する。さらに、第1の再配線層217に接続した第1の外部電極218を形成する。
次に、図19に示すように、第1の再構成ウエハ216を個々の第1の積層体211ごとに個片化する。
本実施形態では、個片化した第1の半導体チップ209を第2のシリコン基板206にチップ−to−ウエハで積層する方法について記載したが、これに限られるものではない。まず、第2のシリコン基板206を予め個片化して複数の第2の半導体チップ212を形成する。次に、個々の第1の半導体チップ209と個々の第2の半導体チップ212とをチップ−to−チップで積層することも可能である。チップ−to−チップで積層する場合は、第2のシリコン基板206のサイズによる製造装置の限定がないため、製造コストを低減することが可能となる。チップ−to−ウエハでは基板サイズに合せた製造装置が必要となるが、積層工程のスループットはチップ−to−チップに比べて高くなる。
(第3の実施形態:半導体装置の製造方法2)
図10〜図14および図20、図21は、本実施形態に係る第2の半導体装置の製造方法を示す工程断面図である。図10〜図14については第2の実施形態と同様の製造方法であるため、ここでの説明は省略する。
次に、第2の実施形態で説明した図14の製造工程に続いて、図20に示すように、チップ−to−ウエハで貼り合わされた第2のシリコン基板206ごと樹脂でモールドし、第2の再構成ウエハ219を形成する。その後、第2の再構成ウエハ219における第1の半導体チップ209の配線層側の第1の樹脂220を研削することで、第1の半導体チップ209の配線層を露出させる。第1の半導体チップ209の周囲に形成された樹脂拡張部分を含む第1の半導体チップ209の配線層上に、配線層と接続する第2の再配線層221を形成する。さらに、第2の再配線層221に接続した第3の外部電極222を形成する。薄化された第1の半導体チップ209と厚さが厚い第2の半導体チップ212を積層することで、第2の半導体チップ212が第1の半導体チップ209の支持体としての役割を果たす。これにより、パッケージにより発生する応力が第1の半導体チップ209に及ぼす影響を低減することが可能となる。
次に、図21に示すように、第2の再構成ウエハ219をダイシングで個片化して、第2の積層体223を形成する。ここで、第3の外部電極222は、第2の積層体223の外部接続端子であり、信号線、電源ライン、または接地ラインに接続されている。第2の積層体223における第1の半導体チップ209の主面とその周囲に形成された第2の再配線層221を含む第1の樹脂220の表面とでファンアウト領域を形成している。
ファンアウト領域内で第2の積層体223の外部接続端子である第3の外部電極222のレイアウトを最適化することにより、IRドロップと伝送速度を最適化することが可能となる。
本実施形態では、樹脂拡張領域を含むファンアウト領域は、第2のシリコン基板206に形成されている第2の半導体チップ212のサイズ以下に限定される。しかし、樹脂の際に、第2のシリコン基板206を樹脂の支持基板として使用するため製造コストの低減が可能である。
以上に説明したように、本発明に係る半導体装置およびその製造方法は、チップ・オン・チップのチップ積層パッケージにおいて、シリコン貫通電極により上下チップ間の信号の高速伝送を可能とする。また、下側チップに樹脂拡張領域を形成して外部出力端子をファンアウト構造とする。これにより、上側チップと下側チップの両チップから外部へ引き出される配線のうち、配線遅延やIRドロップの影響を受けやすい配線を最短距離に配置でき、配線長を短くするレイアウトが可能となる。このため、特に、高速信号処理が必要な集積回路素子等において有用である。
101 第1の半導体チップ
102 配線
103 層間絶縁膜
104 配線層
105 シリコン貫通電極
106 絶縁膜
107 第1の電極
108 第2の半導体チップ
109 第2の電極
110 第1の積層体
111 接着剤
112 第1の樹脂
113 再配線層
114 第1の外部電極
116 第2の樹脂
117 再配線層
118 第2の外部電極
119 配線基板
201 第1のシリコン基板
202 シリコン貫通電極
203 絶縁膜
204 第1の電極
206 第2のシリコン基板
208 第2の電極
209 第1の半導体チップ
210 接着剤
211 第1の積層体
212 第2の半導体チップ
213 接着層
214 支持基板
215 第1の樹脂
216 第1の再構成ウエハ
217 第1の再配線層
218 第1の外部電極
219 第2の再構成ウエハ
220 第1の樹脂
221 第2の再配線層
222 第3の外部電極
223 第2の積層体
301 再配線

Claims (20)

  1. 素子および配線層が形成された主面と、前記主面に対向する裏面と、前記主面と前記裏面との間を貫通する貫通電極とを有する第1の半導体チップと、
    素子が形成された主面と、前記主面に対向する裏面とを有する第2の半導体チップとを備え、
    前記第1の半導体チップと前記第2の半導体チップとは、前記第1の半導体チップの裏面側と前記第2の半導体チップの主面側が互いに対向するように接合部を介して積層されており、
    前記第1の半導体チップの側面の少なくとも一部は第1の樹脂で覆われており、
    前記第1の半導体チップの主面の最表面となる前記配線層の表面と前記第1の樹脂の表面とで形成される平面上に再配線層が形成され、
    前記再配線層は前記配線層に含まれる配線と直接接続されており、
    前記第2の半導体チップの主面内にある電極の少なくとも一部は、前記第1の半導体チップを貫通する前記貫通電極を介して、前記配線層上に形成された第1の外部電極の少なくとも一部に電気的に接続されており、
    前記貫通電極は、前記第1の外部電極のうちで最も内側に配置された第1の外部電極よりも更に内側に配置されている半導体装置。
  2. 前記第1の半導体チップの主面の面積は、前記第2の半導体チップの主面の面積と異なる請求項1に記載の半導体装置。
  3. 前記第1の半導体チップの主面の面積は、前記第2の半導体チップの主面の面積よりも小さい請求項1に記載の半導体装置。
  4. 前記第1の半導体チップと前記第2の半導体チップとは厚さが異なる請求項1〜3のいずれか1項に記載の半導体装置。
  5. 前記第1の半導体チップは前記第2の半導体チップよりも薄い請求項1〜3のいずれか1項に記載の半導体装置。
  6. 前記第1の外部電極は、前記配線層における前記第1の半導体チップの主面上および前記第1の樹脂の表面上のいずれの領域にも配置されている請求項1〜5のいずれか1項に記載の半導体装置。
  7. 前記第1の外部電極は、前記配線層における前記第1の樹脂の表面上のみに配置されている請求項1〜5のいずれか1項に記載の半導体装置。
  8. 前記第1の半導体チップと前記第2の半導体チップとの接合部の接合ピッチと前記貫通電極の電極間ピッチとは同じである請求項1〜のいずれか1項に記載の半導体装置。
  9. 前記第1の樹脂は、更に、前記第1の半導体チップの裏面の一部および前記第2の半導体チップの周囲を覆うように形成されている請求項1〜のいずれか1項に記載の半導体装置。
  10. 前記第1の樹脂は、前記第1の半導体チップの裏面の一部および前記第2の半導体チップの主面を覆い、前記第2の半導体チップの裏面もしくは側面の少なくとも一部を露出するように形成されている請求項1〜のいずれか1項に記載の半導体装置。
  11. 前記第1のチップの向かい合う2つの側面は、前記第1の樹脂から露出されている請求項1〜10のいずれか1項に記載の半導体装置。
  12. 前記第1の半導体チップと前記第2の半導体チップとの接合部の周辺領域を覆う第2の樹脂をさらに備える請求項1〜11のいずれか1項に記載の半導体装置。
  13. 前記第1の半導体チップの裏面に再配線層が形成されている請求項1〜12のいずれか1項に記載の半導体装置。
  14. 前記第1の外部電極の間の最小ピッチが150μm以上である請求項1〜13のいずれか1項に記載の半導体装置。
  15. 表裏面をつなぐ電気配線を有し、
    表面側において、前記第1の外部電極が前記電気配線に接続され、
    裏面側において、外部接続電極を有する配線基板をさらに有し、
    前記外部接続電極の間の最小ピッチが300μm以上である請求項1〜14のいずれか1項に記載の半導体装置。
  16. 前記第2の半導体チップが複数層積層して形成されている請求項1〜15のいずれか1項に記載の半導体装置。
  17. 積層された前記第2の半導体チップのうち、最上層に形成された前記第2の半導体チップの裏面側が前記第1の樹脂から露出している請求項16に記載の半導体装置。
  18. 前記第1の半導体チップは素子領域にロジック回路が搭載されたロジックチップであり、前記第2の半導体チップは素子領域にメモリ回路が搭載されたメモリチップである請求項1〜17のいずれか1項に記載の半導体装置。
  19. 第1の半導体基板の主面上に素子領域を形成するとともに、主面側から裏面側に前記第1の半導体基板を貫通する貫通電極を形成する工程(a)と、
    前記第1の半導体基板の裏面側に露出した前記貫通電極の端部と電気的に接続された第1の電極を形成する工程(b)と、
    前記第1の半導体基板を切断して個片化し、第1の半導体チップとする工程(c)と、
    第2の半導体基板の主面上に素子領域を形成する工程(d)と、
    前記第1の半導体チップの裏面側に形成された前記第1の電極と、前記第2の半導体基板の主面側の前記素子領域に形成された第2の電極とを接合して第1の積層体を形成する工程(e)と、
    前記第1の積層体における前記第2の半導体基板を切断して個片化し、第3の積層体とする工程(f)と、
    前記第3の積層体における前記第1の半導体チップの主面側を、支持基板上に貼り合わせる工程(g)と、
    前記支持基板上に貼り合わせた前記第3の積層体の周囲を、樹脂を用いてモールドする工程(h)と、
    前記第3の積層体をその周囲の前記樹脂とともに前記支持基板から剥がす工程(i)と、
    前記第3の積層体における前記第1の半導体チップの主面と前記樹脂の表面とで形成される平面上に、配線層と前記配線層に接続された外部電極とを形成する工程(j)とを備える半導体装置の製造方法。
  20. 第1の半導体基板の主面上に素子領域を形成するとともに、主面側から裏面側に前記第1の半導体基板を貫通する貫通電極を形成する工程(a)と、
    前記第1の半導体基板の裏面側に露出した前記貫通電極の端部と電気的に接続された第1の電極を形成する工程(b)と、
    前記第1の半導体基板を切断して個片化し、第1の半導体チップとする工程(c)と、
    第2の半導体基板の主面上に素子領域を形成する工程(d)と、
    前記第1の半導体チップの裏面側に形成された前記第1の電極と、
    前記第2の半導体基板の主面側の前記素子領域に形成された第2の電極とを接合して第1の積層体を形成する工程(e)と、
    前記第1の積層体の周囲を、樹脂を用いてモールドする工程(k)と、
    前記樹脂の上部を除去して、前記第1の積層体における前記第1の半導体チップの主面を露出するとともに、前記第1の半導体チップの主面と前記樹脂の表面とで平面を形成する工程(l)と、
    前記第1の積層体における前記第1の半導体チップの主面と前記樹脂の表面とで形成される平面上に、配線層と前記配線層に接続された外部電極とを形成する工程(m)と、
    前記第1の積層体における前記第2の半導体基板を切断して個片化し、第2の積層体とする工程(n)とを備える半導体装置の製造方法。
JP2013557394A 2012-02-09 2013-01-11 半導体装置及びその製造方法 Active JP6142800B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012025777 2012-02-09
JP2012025777 2012-02-09
PCT/JP2013/000071 WO2013118426A1 (ja) 2012-02-09 2013-01-11 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2013118426A1 JPWO2013118426A1 (ja) 2015-05-11
JP6142800B2 true JP6142800B2 (ja) 2017-06-07

Family

ID=48947208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013557394A Active JP6142800B2 (ja) 2012-02-09 2013-01-11 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US9917066B2 (ja)
JP (1) JP6142800B2 (ja)
WO (1) WO2013118426A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105428327B (zh) * 2014-08-28 2018-03-23 联华电子股份有限公司 扇出型晶片级封装结构
KR20210020640A (ko) 2019-08-16 2021-02-24 삼성전자주식회사 반도체 패키지
CN113725095A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617682B1 (en) * 2000-09-28 2003-09-09 Intel Corporation Structure for reducing die corner and edge stresses in microelectronic packages
JP3854054B2 (ja) * 2000-10-10 2006-12-06 株式会社東芝 半導体装置
JP2004140037A (ja) * 2002-10-15 2004-05-13 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法
JP4241284B2 (ja) * 2003-09-19 2009-03-18 カシオ計算機株式会社 半導体装置
JP2006080145A (ja) 2004-09-07 2006-03-23 Nec Electronics Corp チップオンチップ型半導体集積回路装置
US20070126085A1 (en) 2005-12-02 2007-06-07 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
JP2007180529A (ja) * 2005-12-02 2007-07-12 Nec Electronics Corp 半導体装置およびその製造方法
JP2008283127A (ja) * 2007-05-14 2008-11-20 Cmk Corp 半導体装置とその製造方法
US8237259B2 (en) * 2007-06-13 2012-08-07 Infineon Technologies Ag Embedded chip package
TWI332790B (en) * 2007-06-13 2010-11-01 Ind Tech Res Inst Image sensor module with a three-dimensional dies-stacking structure
US8253230B2 (en) * 2008-05-15 2012-08-28 Micron Technology, Inc. Disabling electrical connections using pass-through 3D interconnects and associated systems and methods
US8803332B2 (en) * 2009-09-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Delamination resistance of stacked dies in die saw
JP5581064B2 (ja) * 2010-01-14 2014-08-27 パナソニック株式会社 半導体装置
US9735113B2 (en) * 2010-05-24 2017-08-15 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming ultra thin multi-die face-to-face WLCSP
US9087701B2 (en) * 2011-04-30 2015-07-21 Stats Chippac, Ltd. Semiconductor device and method of embedding TSV semiconductor die within substrate for vertical interconnect in POP
US8916481B2 (en) * 2011-11-02 2014-12-23 Stmicroelectronics Pte Ltd. Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
US9209156B2 (en) * 2012-09-28 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional integrated circuits stacking approach
US20150187608A1 (en) * 2013-12-26 2015-07-02 Sanka Ganesan Die package architecture with embedded die and simplified redistribution layer

Also Published As

Publication number Publication date
JPWO2013118426A1 (ja) 2015-05-11
US20140327157A1 (en) 2014-11-06
WO2013118426A1 (ja) 2013-08-15
US9917066B2 (en) 2018-03-13

Similar Documents

Publication Publication Date Title
TWI757526B (zh) 具有橫向偏移堆疊之半導體晶粒之半導體裝置及製造其之方法
TWI621228B (zh) 半導體封裝及用於形成該半導體封裝的方法
JP6259737B2 (ja) 半導体装置及びその製造方法
TWI441285B (zh) 用於封裝裝置之凹陷的半導體基底及其方法
US7215018B2 (en) Stacked die BGA or LGA component assembly
US20150262989A1 (en) Semiconductor device and manufacturing method thereof
US20130277855A1 (en) High density 3d package
KR20180071138A (ko) 칩들 사이에 열 전달 블록을 배치한 반도체 패키지 및 제조 방법
US20110285014A1 (en) Packaging structure and package process
US8860215B2 (en) Semiconductor device and method of manufacturing the same
TW202245206A (zh) 晶圓級堆疊晶片封裝及製造其之方法
JP2005340389A (ja) 半導体装置及びその製造方法
WO2010035376A1 (ja) 半導体装置の製造方法
JP2006210745A (ja) 半導体装置及びその製造方法
TW200812051A (en) Stacked structure of chips and wafer structure for making same
JP2010103195A (ja) 積層型半導体装置、積層型半導体装置の製造方法
JP5358089B2 (ja) 半導体装置
JP6871512B2 (ja) 半導体装置及びその製造方法
JP6142800B2 (ja) 半導体装置及びその製造方法
JP6496389B2 (ja) 半導体装置及びその製造方法
KR20210072181A (ko) 반도체 패키지 및 그의 제조 방법
CN110854093A (zh) 一种三维叠层封装结构及其制造方法
CN114203562A (zh) 多层堆叠高宽带存储器封装方法及封装结构
JP2004214285A (ja) 部品内蔵モジュール
KR20110038561A (ko) 멀티칩 모듈들을 위한 개선된 전기적 연결들

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160714

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170228

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170424

R150 Certificate of patent or registration of utility model

Ref document number: 6142800

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250