JP3900093B2 - モールド金型及びそれを用いた半導体装置の製造方法 - Google Patents
モールド金型及びそれを用いた半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3900093B2 JP3900093B2 JP2003064566A JP2003064566A JP3900093B2 JP 3900093 B2 JP3900093 B2 JP 3900093B2 JP 2003064566 A JP2003064566 A JP 2003064566A JP 2003064566 A JP2003064566 A JP 2003064566A JP 3900093 B2 JP3900093 B2 JP 3900093B2
- Authority
- JP
- Japan
- Prior art keywords
- mold
- opening
- semiconductor device
- semiconductor chip
- insulating resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 74
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000000034 method Methods 0.000 title description 3
- 239000011347 resin Substances 0.000 claims description 40
- 229920005989 resin Polymers 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 40
- 239000013013 elastic material Substances 0.000 claims description 18
- 239000004020 conductor Substances 0.000 claims description 16
- 238000000465 moulding Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 238000001721 transfer moulding Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000007789 sealing Methods 0.000 description 4
- 229920001971 elastomer Polymers 0.000 description 3
- 239000000806 elastomer Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- MKYBYDHXWVHEJW-UHFFFAOYSA-N N-[1-oxo-1-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)propan-2-yl]-2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carboxamide Chemical compound O=C(C(C)NC(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)N1CC2=C(CC1)NN=N2 MKYBYDHXWVHEJW-UHFFFAOYSA-N 0.000 description 1
- NIPNSKYNPDTRPC-UHFFFAOYSA-N N-[2-oxo-2-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)ethyl]-2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carboxamide Chemical compound O=C(CNC(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)N1CC2=C(CC1)NN=N2 NIPNSKYNPDTRPC-UHFFFAOYSA-N 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、モールド金型及びそれを用いた半導体装置の製造方法に関し、特に、配線板に弾性体材料を介在させて実装された半導体チップ及び配線板の開口部をトランスファモールドで封止するときの金型に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
従来、ＢＧＡ（Ball Grid Array）と呼ばれる形態の半導体装置には、絶縁基板上に導体パターンを設けたインターポーザ（配線板）と半導体チップの間に、応力緩衝用の弾性体材料（エラストマ）を設けた半導体装置がある。以下、特別なことわりがないときには、半導体装置とは、前記弾性体材料を設けた半導体装置のことを指すものとする。
【０００３】
前記半導体装置は、例えば、図９に示すように、前記絶縁基板１０１上に導体パターン１０２を設けたインターポーザ及び前記弾性体材料２に開口部４が設けられており、前記開口部４上で前記導体パターン１０２と前記半導体チップ３の外部電極３０１が電気的に接続されている。
【０００４】
また、前記絶縁基板１０１には、前記開口部４とは別に、外部接続端子６を形成するための開口部（図示しない）も設けられている。以下、前記導体パターン１０２と半導体チップ３の外部電極３０１とが接続されている開口部４をボンディング用開口部と称し、前記外部接続端子６を形成するための開口部を外部端子用開口部と称する。
【０００５】
また、前記半導体装置は、例えば、図９に示したように、前記半導体チップ３の周囲が絶縁樹脂５で封止されている。またこのとき、前記ボンディング用開口部４も、前記絶縁樹脂５で封止されている。
【０００６】
このとき、前記半導体チップ３の周囲、及び前記ボンディング用開口部４は、例えば、トランスファモールドで封止する。
【０００７】
前記トランスファモールドを行うときには、例えば、図１０に示すように、あらかじめ定められた形状の凹部７Ａを有する第１金型（以下、上型と称する）７と、平板状の第２金型（以下、下型と称する）８とで、前記半導体チップ３を実装したインターポーザ（絶縁基板１０１）を挟み、そのときにできる空間に絶縁樹脂４を流し込み、硬化させる（例えば、特許文献１を参照。）。
【０００８】
また、前記半導体装置と類似した形態の半導体装置として、前記導体パターン１０２と前記半導体チップ３の外部電極３０１を、ボンディングワイヤで電気的に接続した半導体装置がある。前記ボンディングワイヤを用いた半導体装置をトランスファモールドする場合、前記ボンディングワイヤのループを確実に封止するために、前記インターポーザの前記ボンディング用開口部４と重なる部分に溝（凹部）を設ける場合もある（例えば、特許文献２を参照。）。
【０００９】
【特許文献１】
特開２００２−３５３３６１号公報
【特許文献２】
特開２０００−０５８７１１号公報（第６図）
【００１０】
【発明が解決しようとする課題】
しかしながら、前記従来の技術では、前記下型８は、前記絶縁基板１０１と接触する面８Ａが平坦である。そのため、前記絶縁基板１０１に反りや歪みが生じると、図１１に示すように、前記上型７と下型８で前記絶縁基板１０１を挟んだときに隙間ができることがある。特に、前記絶縁基板１０１の各開口部は、一般に、金型を用いた打ち抜き加工で形成するので、前記開口部の周囲に反りや歪みが生じることが多い。また、前記ボンディング用開口部４の場合、前記導体パターン１０２を前記半導体チップ３の外部電極３０１と電気的に接続するために荷重をかける。そのため、前記ボンディング用開口部４の周囲には、反りや歪みが生じやすい。
【００１１】
前記ボンディング用開口部４の周囲に反りや歪みが生じた状態でトランスファモールドを行うと、図１１に示したように、前記ボンディング用開口部４に流れ込んだ絶縁樹脂５が、前記下型８と前記絶縁基板１０１の隙間に漏れ出してしまう。このとき、前記絶縁基板１０１が薄いと、前記絶縁樹脂５を流し込むときの注入圧力に耐えきれずに前記絶縁基板１０１が浮いてしまい、図１２に示すように、前記絶縁樹脂５が前記絶縁基板１０１の表面上に広がってしまう。
【００１２】
前記絶縁基板１０１には、例えば、図１２に示したように、前記ボンディング用開口部４の外側に、前記外部端子用開口部１０１Ａが設けられている。そのため、前記トランスファモールドを行ったときに、前記ボンディング用開口部４に流れ込んだ絶縁樹脂５が漏れ出すと、前記漏れ出た絶縁樹脂５の先端部５Ａが前記外部端子用開口部１０１Ａのある領域まで広がり、前記外部端子用開口部１０１Ａに流れ込んでしまうことがある。前記外部端子用開口部１０１Ａに前記絶縁樹脂５が流れ込むと、前記外部接続端子５を形成するときに、前記導体パターン１０２との導通不良の原因となる。
【００１３】
特に、近年の半導体装置は、小型化、高密度化が進んでおり、前記ボンディング用開口部４と前記外部端子用開口部１０１Ａの距離が近くなっている。また、前記外部端子用開口部１０１Ａの面積も小さくなっている。そのため、前記漏れ出た絶縁樹脂による導通不良が起こりやすい。
【００１４】
以上のようなことから、従来のトランスファモールドを用いた前記半導体装置の製造方法では、前記半導体装置の製造歩留まりが低下するという問題があった。
【００１５】
本発明の目的は、トランスファモールドでインターポーザの開口部を封止するときに、前記開口部から絶縁樹脂が漏れるのを防ぎ、半導体装置の製造歩留まりを向上させることが可能な技術を提供することにある。
【００１６】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００１７】
【課題を解決するための手段】
本願において開示される発明の概要を説明すれば、以下の通りである。
【００１８】
（１）あらかじめ定められた形状の凹部を有する第1金型と、平板状の第2金型とを備え、複数の開口部を有し、且つ弾性体材料を介在させて半導体チップが実装されている配線板の前記半導体チップが実装された面に前記第1金型を配置し、前記配線板の前記半導体チップが実装された面の裏面に第2金型を配置して、前記半導体チップの周囲及び前記配線板の開口部のうちの少なくとも1つの開口部を絶縁樹脂で封止するモールド金型であって、平板状の前記第2金型は、前記絶縁樹脂で封止する開口部と重なる領域の周囲に沿って環状の突起が設けられているモールド金型である。
【００１９】
前記（１）の手段によれば、前記第１金型と前記第２金型で前記配線板を挟んだときに、前記第２金型の突起が前記配線板（絶縁基板）を押し上げる。また、前記突起で前記配線板を押し上げたときに、前記弾性体材料は変形するので、元の形状に戻ろうとする力が働く。このとき、前記配線板（絶縁基板）は、前記弾性体材料から、前記第２金型の突起からの力とは逆向きの力を受ける。そのため、前記第２金型と前記配線板（絶縁基板）の密着度が高くなり、前記開口部に流し込んだ絶縁樹脂が前記配線板（絶縁基板）と前記第２金型の間に漏れ出すのを防ぐことができる。
【００２０】
（２）複数の開口部を有する絶縁基板上に導体パターンが形成された配線板に弾性体材料を介在させて実装された半導体チップ、及び前記開口部のうちの少なくとも１つの開口部を、金型を用いたトランスファモールドで封止する半導体装置の製造方法であって、前記配線板の前記半導体チップが実装された面の裏面側には、前記封止する開口部と重なる領域の周囲に沿って環状の突起を有する金型を用いる半導体装置の製造方法である。
【００２１】
前記（２）の手段は、前記（１）の手段を用いた半導体装置の製造方法であり、前記（１）の手段のモールド金型を用いることにより、前記開口部に流し込んだ絶縁樹脂が漏れ出し、前記絶縁樹脂で封止しない開口部に流れ込むのを防ぐことができる。そのため、前記半導体装置の製造歩留まりが向上する。
【００２２】
以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
【００２３】
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。
【００２４】
【発明の実施の形態】
本発明についての実施例を説明する前に、まず、本発明に関わる半導体装置の概略構成を説明する。
【００２５】
図１及び図２は、本発明に関わる半導体装置の概略構成を示す模式図であり、図１は半導体装置の平面図、図２は図１のＡ−Ａ’線での断面図である。
【００２６】
本発明に関わる半導体装置は、例えば、図１及び図２に示すように、絶縁基板１０１の表面に導体パターン１０２が設けられたインターポーザ（配線板）と、前記インターポーザ上に弾性体材料（エラストマ）２を介在させて接着された半導体チップ３とを備える。このとき、前記インターポーザの導体パターン１０２と前記半導体チップ３の外部電極３０１とは、図１（ｂ）に示したように、前記インターポーザ（絶縁基板１０１）及び弾性体材料２に設けられた開口部４上で電気的に接続されている。以下、前記開口部４をボンディング用開口部と称する。
【００２７】
また、前記半導体装置は、図２に示したように、前記半導体チップ３の周囲が絶縁樹脂５で封止されている。またこのとき、前記ボンディング用開口部４も前記絶縁樹脂５で封止されている。
【００２８】
また、前記インターポーザの導体パターン１０２は、例えば、図２に示すように、前記半導体チップ３が接着された面に設けられている。このとき、前記導体パターン１０２は、例えば、マザーボードやドータボードと呼ばれるプリント配線板と接続するための端子部を有する。またこのとき、前記インターポーザの絶縁基板１０１は、前記端子部がある領域が開口しており、図２に示したように、接合材をボール状に成形した外部接続端子６が設けられている。以下、前記外部接続端子６を設けるための開口部を外部端子用開口部と称する。
【００２９】
また、前記弾性体材料２は、例えば、ＰＴＦＥ（poly-tetrafluoroethylen）などが用いられる。またこのとき、前記弾性体材料２の厚さは、例えば、１５０μｍ程度であるとする。
【００３０】
前記半導体装置を製造するときには、前記弾性体材料２を介在させて前記インターポーザ上に前記半導体チップ３を接着した後、前記インターポーザの導体パターン１０２と前記半導体チップ３の外部電極３０１とを電気的に接続する。その後、トランスファモールドにより、前記半導体チップ３の周囲、及び前記ボンディング用開口部４を絶縁樹脂５で封止する。その後、前記外部端子用開口部に前記外部接続端子６を形成する。
【００３１】
以下、前記トランスファモールドで用いる金型（以下、モールド金型と称する）の構成についての実施例を説明する。
【００３２】
（実施例１）
図３及び図４は、本発明による一実施例のモールド金型の概略構成を示す模式図であり、図３はモールド金型の全体的な構成を示す断面図であり、図４はモールド金型の特徴部分の拡大断面図である。
【００３３】
本実施例のモールド金型は、図３に示したように、前記半導体チップ３が実装されたインターポーザを挟む一対の上型７と下型８により構成されている。このとき、前記上型７には、前記半導体チップ３の周囲を封止するための絶縁樹脂を流し込む凹部空間７Ａが設けられている。
【００３４】
また、前記下型８は、図３及び図４に示すように、前記絶縁基板１０１と密着させる面（以下、基準接触面と称する）８Ａに、あらかじめ定められた形状の突起８Ｂが設けられている。前記突起８Ｂは、例えば、前記ボンディング用開口部４のように、前記絶縁樹脂５で封止する矩形の開口部の周囲に環状に設ける。このとき、前記突起８Ｂの幅は、例えば、図４に示したように、前記開口部４と外部接続端子形成用の開口部１０１Ａの間で前記絶縁基板１０１と接触するような幅にする。また、前記突起８Ｂの高さは、例えば、１０μｍ程度にする。
【００３５】
図５乃至図７は、本実施例１のモールド金型の作用効果を説明するための模式断面図であり、図５はモールド時の状態を示す断面図、図６はモールド後の半導体装置の断面図、図７はモールド後の半導体装置の裏面図である。なお、図５は、断面を示すハッチング（平行斜線）を省略しているが、図４と同じ断面を示しているものとする。また、図７は図１の裏面から見た図であるとする。
【００３６】
本実施例１のモールド金型を用いて、トランスファモールドを行うときには、図４に示したように、前記半導体チップ３が実装されたインターポーザを、前記上型７と前記下型８の間に配置した後、例えば、前記上型７と前記下型８で前記絶縁基板１０１を挟み、あらかじめ定められた圧力で固定する。このとき、前記絶縁基板１０１と前記下型８の突起８Ｂとの接触部分では、図５に示したように、前記下型８の突起８Ｂからの力Ｆ１を受けて前記絶縁基板１０１が変形する。
【００３７】
また、前記絶縁基板１０１は、前記下型８の突起８Ａで押された部分が変形するので、それにともない、前記弾性体材料２も変形する。このとき、前記弾性体材料２は縮んだ状態であり、元の状態に戻ろうとする。すなわち、前記絶縁基板１０１は、図５に示したように、前記弾性体材料２から、前記下型８の突起８Ｂから受ける力Ｆ１と逆向きの力Ｆ２も受けることになる。
【００３８】
以上のようなことから、前記絶縁基板１０１と前記下型８の突起８Ｂ部分の密着度は、例えば、前記絶縁基板１０１と前記下型８の基準接触面８Ａの密着度よりも高くなる。
【００３９】
また、前記下型８に突起８Ｂを設けることにより、例えば、図１１に示したように、前記ボンディング用開口部４の周囲の絶縁基板１０１に反りや歪みが生じている場合でも、前記反りや歪みが生じた部分に隙間ができるのを防ぐことができる。
【００４０】
以上の理由により、本実施例１のモールド金型を用いることで、前記ボンディング用開口部４に流し込んだ絶縁樹脂５が、前記絶縁基板１０１と前記下型８の間から漏れ出すのを防げる。そのため、例えば、図６及び図７に示すように、前記ボンディング用開口部４に流し込んだ絶縁樹脂５の先端部５Ａの広がりを抑えることができ、外部接続端子形成用の開口部１０１Ａに前記絶縁樹脂５が流れ込むのを防げる。
【００４１】
また、前記下型８の突起８Ｂを、図４に示したように、前記ボンディング用開口部４の縁よりも外側に設けた場合、前記ボンディング用開口部４に流れ込んだ絶縁樹脂５が、前記絶縁基板１０１の表面、言い換えると前記半導体チップ３が接着された面の裏面側に回り込み、図６及び図７に示したように、前記絶縁樹脂５の先端部５Ａが前記ボンディング用開口部４の縁よりも外側になる。そのため、前記ボンディング用開口部４の周囲での前記絶縁基板１０１と前記絶縁樹脂４の界面剥離を起こりにくくすることができる。
【００４２】
以上説明したように、本実施例１のモールド金型によれば、インターポーザに設けられたボンディング用開口部４の周囲と前記下型８の密着度を高くすることができ、前記ボンディング用開口部４に流し込んだ絶縁樹脂５が、前記絶縁基板１０１と前記下型８の間に漏れ出すことを防げる。そのため、例えば、図１２に示したように、前記絶縁基板１０１の表面に広がった絶縁樹脂５が外部接続端子形成用の開口部１０１Ａに流れ込むのを防げ、半導体装置の製造歩留まりを向上させることができる。
【００４３】
図８は、前記実施例の応用例を示す模式断面図である。
【００４４】
前記実施例１のモールド金型で用いる下型８は、図３に示したように、前記突起８Ｂの内側の領域が前記基準接触面８Ａと同じ高さになっているが、これに限らず、図８に示すように、前記突起８Ｂの内側の領域に凹部８Ｃを設けてもよい。このとき、前記凹部８Ｃは、例えば、前記基準接触面８Ａからの深さが７０μｍ程度になるように設ける。
【００４５】
前記凹部８Ｃが設けられた下型８の場合も、前記凹部８Ｃの周囲に、前記基準接触面８Ａからの高さが１０μｍ程度の突起８Ｂを設けることで、前記ボンディング開口部４の周囲の絶縁基板１０１と前記下型８との密着度を高くすることができる。そのため、前記ボンディング用開口部４に流し込んだ絶縁樹脂５が、前記インターポーザ（絶縁基板１０１）と前記下型８の間に漏れ出すのを防ぐことができる。
【００４６】
また、前記凹部８Ｃを設けた場合、前記ボンディング用開口部４に流れ込んだ絶縁樹脂５は前記凹部８Ｃに流出する。その状態で前記絶縁樹脂５を硬化させると、完成した半導体装置では、図６に示したような、前記絶縁樹脂５の先端部５Ａの厚さが前記実施例の場合に比べて厚くなる。また、前記実施例で示した下型８の場合は、前記ボンディング用開口部４の縁の部分が前記下型８の基準接触面８Ａと接触することがあり、前記絶縁樹脂５の先端部５Ａの形状にばらつきが生じることがある。一方、図８に示したような下型８の場合、前記凹部８Ｃは前記基準接触面８Ａよりも低いので、前記ボンディング用開口部４の縁の部分が前記下型８と接触するのを防げる。そのため、前記絶縁樹脂５の先端部５Ａの形状（厚み）のばらつきを少なくすることができ、前記絶縁基板１０１と前記絶縁樹脂５の界面剥離をさらに起こりにくくすることができる。
【００４７】
また、前記実施例では、前記導体パターン１０２を変形させて前記半導体チップ３の外部電極３０１と電気的に接続した半導体装置を例に挙げて説明したが、これに限らず、例えば、前記導体パターン１０２と前記半導体チップ３の外部電極３０１をボンディングワイヤで接続した半導体装置であってもよい。その場合は、前記ボンディングワイヤを確実に封止するために、前記実施例で説明した下型８よりも、図８に示したような、前記凹部８Ｃを設けた下型を用いることが好ましい。
【００４８】
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。
【００４９】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【００５０】
すなわち、トランスファモールドでインターポーザの開口部を封止するときに、前記開口部から絶縁樹脂が漏れるのを防ぐことができ、漏れた絶縁樹脂による外部接続端子の導通不良を低減することができる。そのため、半導体装置の製造歩留まりを向上させることができる。
【図面の簡単な説明】
【図１】本発明に関わる半導体装置の概略構成を示す模式平面図である。
【図２】本発明に関わる半導体装置の概略構成を示す模式図であり、図１のＡ−Ａ’線での断面図である。
【図３】本発明による一実施例のモールド金型の概略構成を示す模式図である。
【図４】本実施例のモールド金型の概略構成を示す模式図であり、特徴部分の拡大断面図である。
【図５】本実施例のモールド金型の作用効果を説明するための模式図であり、モールド時の状態を示す断面図である。
【図６】本実施例のモールド金型の作用効果を説明するための模式図であり、モールド後の半導体装置の断面図である。
【図７】本実施例のモールド金型の作用効果を説明するための模式図であり、モールド後の半導体装置の裏面図である。
【図８】前記実施例の応用例を示す模式断面図である。
【図９】従来のＢＧＡ型半導体装置の概略構成の一例を示す模式断面図である。
【図１０】従来のモールド金型の概略構成を示す模式図である。
【図１１】従来のモールド金型の課題を説明するための模式図である。
【図１２】従来のモールド金型の課題を説明するための模式図である。
【符号の説明】
１０１ 絶縁基板
１０１Ａ 外部端子用開口部
１０２ 導体パターン
２ 弾性体材料（エラストマ）
３ 半導体チップ
３０１ 半導体チップの外部電極
４ ボンディング用開口部
５ 絶縁樹脂
６ 外部接続端子
７ 第１金型（上型）
８ 第２金型（下型）
８Ａ 下型の基準接触面
８Ｂ 下型の突起
８Ｃ 下型の凹部
【発明の属する技術分野】
本発明は、モールド金型及びそれを用いた半導体装置の製造方法に関し、特に、配線板に弾性体材料を介在させて実装された半導体チップ及び配線板の開口部をトランスファモールドで封止するときの金型に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
従来、ＢＧＡ（Ball Grid Array）と呼ばれる形態の半導体装置には、絶縁基板上に導体パターンを設けたインターポーザ（配線板）と半導体チップの間に、応力緩衝用の弾性体材料（エラストマ）を設けた半導体装置がある。以下、特別なことわりがないときには、半導体装置とは、前記弾性体材料を設けた半導体装置のことを指すものとする。
【０００３】
前記半導体装置は、例えば、図９に示すように、前記絶縁基板１０１上に導体パターン１０２を設けたインターポーザ及び前記弾性体材料２に開口部４が設けられており、前記開口部４上で前記導体パターン１０２と前記半導体チップ３の外部電極３０１が電気的に接続されている。
【０００４】
また、前記絶縁基板１０１には、前記開口部４とは別に、外部接続端子６を形成するための開口部（図示しない）も設けられている。以下、前記導体パターン１０２と半導体チップ３の外部電極３０１とが接続されている開口部４をボンディング用開口部と称し、前記外部接続端子６を形成するための開口部を外部端子用開口部と称する。
【０００５】
また、前記半導体装置は、例えば、図９に示したように、前記半導体チップ３の周囲が絶縁樹脂５で封止されている。またこのとき、前記ボンディング用開口部４も、前記絶縁樹脂５で封止されている。
【０００６】
このとき、前記半導体チップ３の周囲、及び前記ボンディング用開口部４は、例えば、トランスファモールドで封止する。
【０００７】
前記トランスファモールドを行うときには、例えば、図１０に示すように、あらかじめ定められた形状の凹部７Ａを有する第１金型（以下、上型と称する）７と、平板状の第２金型（以下、下型と称する）８とで、前記半導体チップ３を実装したインターポーザ（絶縁基板１０１）を挟み、そのときにできる空間に絶縁樹脂４を流し込み、硬化させる（例えば、特許文献１を参照。）。
【０００８】
また、前記半導体装置と類似した形態の半導体装置として、前記導体パターン１０２と前記半導体チップ３の外部電極３０１を、ボンディングワイヤで電気的に接続した半導体装置がある。前記ボンディングワイヤを用いた半導体装置をトランスファモールドする場合、前記ボンディングワイヤのループを確実に封止するために、前記インターポーザの前記ボンディング用開口部４と重なる部分に溝（凹部）を設ける場合もある（例えば、特許文献２を参照。）。
【０００９】
【特許文献１】
特開２００２−３５３３６１号公報
【特許文献２】
特開２０００−０５８７１１号公報（第６図）
【００１０】
【発明が解決しようとする課題】
しかしながら、前記従来の技術では、前記下型８は、前記絶縁基板１０１と接触する面８Ａが平坦である。そのため、前記絶縁基板１０１に反りや歪みが生じると、図１１に示すように、前記上型７と下型８で前記絶縁基板１０１を挟んだときに隙間ができることがある。特に、前記絶縁基板１０１の各開口部は、一般に、金型を用いた打ち抜き加工で形成するので、前記開口部の周囲に反りや歪みが生じることが多い。また、前記ボンディング用開口部４の場合、前記導体パターン１０２を前記半導体チップ３の外部電極３０１と電気的に接続するために荷重をかける。そのため、前記ボンディング用開口部４の周囲には、反りや歪みが生じやすい。
【００１１】
前記ボンディング用開口部４の周囲に反りや歪みが生じた状態でトランスファモールドを行うと、図１１に示したように、前記ボンディング用開口部４に流れ込んだ絶縁樹脂５が、前記下型８と前記絶縁基板１０１の隙間に漏れ出してしまう。このとき、前記絶縁基板１０１が薄いと、前記絶縁樹脂５を流し込むときの注入圧力に耐えきれずに前記絶縁基板１０１が浮いてしまい、図１２に示すように、前記絶縁樹脂５が前記絶縁基板１０１の表面上に広がってしまう。
【００１２】
前記絶縁基板１０１には、例えば、図１２に示したように、前記ボンディング用開口部４の外側に、前記外部端子用開口部１０１Ａが設けられている。そのため、前記トランスファモールドを行ったときに、前記ボンディング用開口部４に流れ込んだ絶縁樹脂５が漏れ出すと、前記漏れ出た絶縁樹脂５の先端部５Ａが前記外部端子用開口部１０１Ａのある領域まで広がり、前記外部端子用開口部１０１Ａに流れ込んでしまうことがある。前記外部端子用開口部１０１Ａに前記絶縁樹脂５が流れ込むと、前記外部接続端子５を形成するときに、前記導体パターン１０２との導通不良の原因となる。
【００１３】
特に、近年の半導体装置は、小型化、高密度化が進んでおり、前記ボンディング用開口部４と前記外部端子用開口部１０１Ａの距離が近くなっている。また、前記外部端子用開口部１０１Ａの面積も小さくなっている。そのため、前記漏れ出た絶縁樹脂による導通不良が起こりやすい。
【００１４】
以上のようなことから、従来のトランスファモールドを用いた前記半導体装置の製造方法では、前記半導体装置の製造歩留まりが低下するという問題があった。
【００１５】
本発明の目的は、トランスファモールドでインターポーザの開口部を封止するときに、前記開口部から絶縁樹脂が漏れるのを防ぎ、半導体装置の製造歩留まりを向上させることが可能な技術を提供することにある。
【００１６】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００１７】
【課題を解決するための手段】
本願において開示される発明の概要を説明すれば、以下の通りである。
【００１８】
（１）あらかじめ定められた形状の凹部を有する第1金型と、平板状の第2金型とを備え、複数の開口部を有し、且つ弾性体材料を介在させて半導体チップが実装されている配線板の前記半導体チップが実装された面に前記第1金型を配置し、前記配線板の前記半導体チップが実装された面の裏面に第2金型を配置して、前記半導体チップの周囲及び前記配線板の開口部のうちの少なくとも1つの開口部を絶縁樹脂で封止するモールド金型であって、平板状の前記第2金型は、前記絶縁樹脂で封止する開口部と重なる領域の周囲に沿って環状の突起が設けられているモールド金型である。
【００１９】
前記（１）の手段によれば、前記第１金型と前記第２金型で前記配線板を挟んだときに、前記第２金型の突起が前記配線板（絶縁基板）を押し上げる。また、前記突起で前記配線板を押し上げたときに、前記弾性体材料は変形するので、元の形状に戻ろうとする力が働く。このとき、前記配線板（絶縁基板）は、前記弾性体材料から、前記第２金型の突起からの力とは逆向きの力を受ける。そのため、前記第２金型と前記配線板（絶縁基板）の密着度が高くなり、前記開口部に流し込んだ絶縁樹脂が前記配線板（絶縁基板）と前記第２金型の間に漏れ出すのを防ぐことができる。
【００２０】
（２）複数の開口部を有する絶縁基板上に導体パターンが形成された配線板に弾性体材料を介在させて実装された半導体チップ、及び前記開口部のうちの少なくとも１つの開口部を、金型を用いたトランスファモールドで封止する半導体装置の製造方法であって、前記配線板の前記半導体チップが実装された面の裏面側には、前記封止する開口部と重なる領域の周囲に沿って環状の突起を有する金型を用いる半導体装置の製造方法である。
【００２１】
前記（２）の手段は、前記（１）の手段を用いた半導体装置の製造方法であり、前記（１）の手段のモールド金型を用いることにより、前記開口部に流し込んだ絶縁樹脂が漏れ出し、前記絶縁樹脂で封止しない開口部に流れ込むのを防ぐことができる。そのため、前記半導体装置の製造歩留まりが向上する。
【００２２】
以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
【００２３】
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。
【００２４】
【発明の実施の形態】
本発明についての実施例を説明する前に、まず、本発明に関わる半導体装置の概略構成を説明する。
【００２５】
図１及び図２は、本発明に関わる半導体装置の概略構成を示す模式図であり、図１は半導体装置の平面図、図２は図１のＡ−Ａ’線での断面図である。
【００２６】
本発明に関わる半導体装置は、例えば、図１及び図２に示すように、絶縁基板１０１の表面に導体パターン１０２が設けられたインターポーザ（配線板）と、前記インターポーザ上に弾性体材料（エラストマ）２を介在させて接着された半導体チップ３とを備える。このとき、前記インターポーザの導体パターン１０２と前記半導体チップ３の外部電極３０１とは、図１（ｂ）に示したように、前記インターポーザ（絶縁基板１０１）及び弾性体材料２に設けられた開口部４上で電気的に接続されている。以下、前記開口部４をボンディング用開口部と称する。
【００２７】
また、前記半導体装置は、図２に示したように、前記半導体チップ３の周囲が絶縁樹脂５で封止されている。またこのとき、前記ボンディング用開口部４も前記絶縁樹脂５で封止されている。
【００２８】
また、前記インターポーザの導体パターン１０２は、例えば、図２に示すように、前記半導体チップ３が接着された面に設けられている。このとき、前記導体パターン１０２は、例えば、マザーボードやドータボードと呼ばれるプリント配線板と接続するための端子部を有する。またこのとき、前記インターポーザの絶縁基板１０１は、前記端子部がある領域が開口しており、図２に示したように、接合材をボール状に成形した外部接続端子６が設けられている。以下、前記外部接続端子６を設けるための開口部を外部端子用開口部と称する。
【００２９】
また、前記弾性体材料２は、例えば、ＰＴＦＥ（poly-tetrafluoroethylen）などが用いられる。またこのとき、前記弾性体材料２の厚さは、例えば、１５０μｍ程度であるとする。
【００３０】
前記半導体装置を製造するときには、前記弾性体材料２を介在させて前記インターポーザ上に前記半導体チップ３を接着した後、前記インターポーザの導体パターン１０２と前記半導体チップ３の外部電極３０１とを電気的に接続する。その後、トランスファモールドにより、前記半導体チップ３の周囲、及び前記ボンディング用開口部４を絶縁樹脂５で封止する。その後、前記外部端子用開口部に前記外部接続端子６を形成する。
【００３１】
以下、前記トランスファモールドで用いる金型（以下、モールド金型と称する）の構成についての実施例を説明する。
【００３２】
（実施例１）
図３及び図４は、本発明による一実施例のモールド金型の概略構成を示す模式図であり、図３はモールド金型の全体的な構成を示す断面図であり、図４はモールド金型の特徴部分の拡大断面図である。
【００３３】
本実施例のモールド金型は、図３に示したように、前記半導体チップ３が実装されたインターポーザを挟む一対の上型７と下型８により構成されている。このとき、前記上型７には、前記半導体チップ３の周囲を封止するための絶縁樹脂を流し込む凹部空間７Ａが設けられている。
【００３４】
また、前記下型８は、図３及び図４に示すように、前記絶縁基板１０１と密着させる面（以下、基準接触面と称する）８Ａに、あらかじめ定められた形状の突起８Ｂが設けられている。前記突起８Ｂは、例えば、前記ボンディング用開口部４のように、前記絶縁樹脂５で封止する矩形の開口部の周囲に環状に設ける。このとき、前記突起８Ｂの幅は、例えば、図４に示したように、前記開口部４と外部接続端子形成用の開口部１０１Ａの間で前記絶縁基板１０１と接触するような幅にする。また、前記突起８Ｂの高さは、例えば、１０μｍ程度にする。
【００３５】
図５乃至図７は、本実施例１のモールド金型の作用効果を説明するための模式断面図であり、図５はモールド時の状態を示す断面図、図６はモールド後の半導体装置の断面図、図７はモールド後の半導体装置の裏面図である。なお、図５は、断面を示すハッチング（平行斜線）を省略しているが、図４と同じ断面を示しているものとする。また、図７は図１の裏面から見た図であるとする。
【００３６】
本実施例１のモールド金型を用いて、トランスファモールドを行うときには、図４に示したように、前記半導体チップ３が実装されたインターポーザを、前記上型７と前記下型８の間に配置した後、例えば、前記上型７と前記下型８で前記絶縁基板１０１を挟み、あらかじめ定められた圧力で固定する。このとき、前記絶縁基板１０１と前記下型８の突起８Ｂとの接触部分では、図５に示したように、前記下型８の突起８Ｂからの力Ｆ１を受けて前記絶縁基板１０１が変形する。
【００３７】
また、前記絶縁基板１０１は、前記下型８の突起８Ａで押された部分が変形するので、それにともない、前記弾性体材料２も変形する。このとき、前記弾性体材料２は縮んだ状態であり、元の状態に戻ろうとする。すなわち、前記絶縁基板１０１は、図５に示したように、前記弾性体材料２から、前記下型８の突起８Ｂから受ける力Ｆ１と逆向きの力Ｆ２も受けることになる。
【００３８】
以上のようなことから、前記絶縁基板１０１と前記下型８の突起８Ｂ部分の密着度は、例えば、前記絶縁基板１０１と前記下型８の基準接触面８Ａの密着度よりも高くなる。
【００３９】
また、前記下型８に突起８Ｂを設けることにより、例えば、図１１に示したように、前記ボンディング用開口部４の周囲の絶縁基板１０１に反りや歪みが生じている場合でも、前記反りや歪みが生じた部分に隙間ができるのを防ぐことができる。
【００４０】
以上の理由により、本実施例１のモールド金型を用いることで、前記ボンディング用開口部４に流し込んだ絶縁樹脂５が、前記絶縁基板１０１と前記下型８の間から漏れ出すのを防げる。そのため、例えば、図６及び図７に示すように、前記ボンディング用開口部４に流し込んだ絶縁樹脂５の先端部５Ａの広がりを抑えることができ、外部接続端子形成用の開口部１０１Ａに前記絶縁樹脂５が流れ込むのを防げる。
【００４１】
また、前記下型８の突起８Ｂを、図４に示したように、前記ボンディング用開口部４の縁よりも外側に設けた場合、前記ボンディング用開口部４に流れ込んだ絶縁樹脂５が、前記絶縁基板１０１の表面、言い換えると前記半導体チップ３が接着された面の裏面側に回り込み、図６及び図７に示したように、前記絶縁樹脂５の先端部５Ａが前記ボンディング用開口部４の縁よりも外側になる。そのため、前記ボンディング用開口部４の周囲での前記絶縁基板１０１と前記絶縁樹脂４の界面剥離を起こりにくくすることができる。
【００４２】
以上説明したように、本実施例１のモールド金型によれば、インターポーザに設けられたボンディング用開口部４の周囲と前記下型８の密着度を高くすることができ、前記ボンディング用開口部４に流し込んだ絶縁樹脂５が、前記絶縁基板１０１と前記下型８の間に漏れ出すことを防げる。そのため、例えば、図１２に示したように、前記絶縁基板１０１の表面に広がった絶縁樹脂５が外部接続端子形成用の開口部１０１Ａに流れ込むのを防げ、半導体装置の製造歩留まりを向上させることができる。
【００４３】
図８は、前記実施例の応用例を示す模式断面図である。
【００４４】
前記実施例１のモールド金型で用いる下型８は、図３に示したように、前記突起８Ｂの内側の領域が前記基準接触面８Ａと同じ高さになっているが、これに限らず、図８に示すように、前記突起８Ｂの内側の領域に凹部８Ｃを設けてもよい。このとき、前記凹部８Ｃは、例えば、前記基準接触面８Ａからの深さが７０μｍ程度になるように設ける。
【００４５】
前記凹部８Ｃが設けられた下型８の場合も、前記凹部８Ｃの周囲に、前記基準接触面８Ａからの高さが１０μｍ程度の突起８Ｂを設けることで、前記ボンディング開口部４の周囲の絶縁基板１０１と前記下型８との密着度を高くすることができる。そのため、前記ボンディング用開口部４に流し込んだ絶縁樹脂５が、前記インターポーザ（絶縁基板１０１）と前記下型８の間に漏れ出すのを防ぐことができる。
【００４６】
また、前記凹部８Ｃを設けた場合、前記ボンディング用開口部４に流れ込んだ絶縁樹脂５は前記凹部８Ｃに流出する。その状態で前記絶縁樹脂５を硬化させると、完成した半導体装置では、図６に示したような、前記絶縁樹脂５の先端部５Ａの厚さが前記実施例の場合に比べて厚くなる。また、前記実施例で示した下型８の場合は、前記ボンディング用開口部４の縁の部分が前記下型８の基準接触面８Ａと接触することがあり、前記絶縁樹脂５の先端部５Ａの形状にばらつきが生じることがある。一方、図８に示したような下型８の場合、前記凹部８Ｃは前記基準接触面８Ａよりも低いので、前記ボンディング用開口部４の縁の部分が前記下型８と接触するのを防げる。そのため、前記絶縁樹脂５の先端部５Ａの形状（厚み）のばらつきを少なくすることができ、前記絶縁基板１０１と前記絶縁樹脂５の界面剥離をさらに起こりにくくすることができる。
【００４７】
また、前記実施例では、前記導体パターン１０２を変形させて前記半導体チップ３の外部電極３０１と電気的に接続した半導体装置を例に挙げて説明したが、これに限らず、例えば、前記導体パターン１０２と前記半導体チップ３の外部電極３０１をボンディングワイヤで接続した半導体装置であってもよい。その場合は、前記ボンディングワイヤを確実に封止するために、前記実施例で説明した下型８よりも、図８に示したような、前記凹部８Ｃを設けた下型を用いることが好ましい。
【００４８】
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。
【００４９】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【００５０】
すなわち、トランスファモールドでインターポーザの開口部を封止するときに、前記開口部から絶縁樹脂が漏れるのを防ぐことができ、漏れた絶縁樹脂による外部接続端子の導通不良を低減することができる。そのため、半導体装置の製造歩留まりを向上させることができる。
【図面の簡単な説明】
【図１】本発明に関わる半導体装置の概略構成を示す模式平面図である。
【図２】本発明に関わる半導体装置の概略構成を示す模式図であり、図１のＡ−Ａ’線での断面図である。
【図３】本発明による一実施例のモールド金型の概略構成を示す模式図である。
【図４】本実施例のモールド金型の概略構成を示す模式図であり、特徴部分の拡大断面図である。
【図５】本実施例のモールド金型の作用効果を説明するための模式図であり、モールド時の状態を示す断面図である。
【図６】本実施例のモールド金型の作用効果を説明するための模式図であり、モールド後の半導体装置の断面図である。
【図７】本実施例のモールド金型の作用効果を説明するための模式図であり、モールド後の半導体装置の裏面図である。
【図８】前記実施例の応用例を示す模式断面図である。
【図９】従来のＢＧＡ型半導体装置の概略構成の一例を示す模式断面図である。
【図１０】従来のモールド金型の概略構成を示す模式図である。
【図１１】従来のモールド金型の課題を説明するための模式図である。
【図１２】従来のモールド金型の課題を説明するための模式図である。
【符号の説明】
１０１ 絶縁基板
１０１Ａ 外部端子用開口部
１０２ 導体パターン
２ 弾性体材料（エラストマ）
３ 半導体チップ
３０１ 半導体チップの外部電極
４ ボンディング用開口部
５ 絶縁樹脂
６ 外部接続端子
７ 第１金型（上型）
８ 第２金型（下型）
８Ａ 下型の基準接触面
８Ｂ 下型の突起
８Ｃ 下型の凹部
Claims (2)
- あらかじめ定められた形状の凹部を有する第１金型と、平板状の第２金型とを備え、複数の開口部を有し、且つ弾性体材料を介在させて半導体チップが実装されている配線板の前記半導体チップが実装された面に前記第１金型を配置し、前記配線板の前記半導体チップが実装された面の裏面に第２金型を配置して、前記半導体チップの周囲及び前記配線板の開口部のうちの少なくとも１つの開口部を絶縁樹脂で封止するモールド金型であって、平板状の前記第２金型は、前記絶縁樹脂で封止する開口部と重なる領域の周囲に沿って環状の突起が設けられていることを特徴とするモールド金型。
- 複数の開口部を有する絶縁基板上に導体パターンが形成された配線板に弾性体材料を介在させて実装された半導体チップ、及び前記開口部のうちの少なくとも１つの開口部を、金型を用いたトランスファモールドで封止する半導体装置の製造方法であって、前記配線板の前記半導体チップが実装された面の裏面側には、前記封止する開口部と重なる領域の周囲に沿って環状の突起を有する金型を用いることを特徴とする半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003064566A JP3900093B2 (ja) | 2003-03-11 | 2003-03-11 | モールド金型及びそれを用いた半導体装置の製造方法 |
| SG200401516A SG127716A1 (en) | 2003-03-11 | 2004-03-01 | Mold die and method for manufacturing semiconductor device using the same |
| TW093105947A TWI349342B (en) | 2003-03-11 | 2004-03-05 | Mold die and method for manufacturing semiconductor device using the same |
| US10/797,003 US7355278B2 (en) | 2003-03-11 | 2004-03-11 | Mold die for a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003064566A JP3900093B2 (ja) | 2003-03-11 | 2003-03-11 | モールド金型及びそれを用いた半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004273882A JP2004273882A (ja) | 2004-09-30 |
| JP3900093B2 true JP3900093B2 (ja) | 2007-04-04 |
Family
ID=32959157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003064566A Expired - Fee Related JP3900093B2 (ja) | 2003-03-11 | 2003-03-11 | モールド金型及びそれを用いた半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7355278B2 (ja) |
| JP (1) | JP3900093B2 (ja) |
| SG (1) | SG127716A1 (ja) |
| TW (1) | TWI349342B (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7915085B2 (en) | 2003-09-18 | 2011-03-29 | Cree, Inc. | Molded chip fabrication method |
| JP5028968B2 (ja) * | 2006-11-17 | 2012-09-19 | 日立電線株式会社 | 半導体装置、積層型半導体装置およびインターポーザ基板 |
| US9159888B2 (en) | 2007-01-22 | 2015-10-13 | Cree, Inc. | Wafer level phosphor coating method and devices fabricated utilizing method |
| US9024349B2 (en) * | 2007-01-22 | 2015-05-05 | Cree, Inc. | Wafer level phosphor coating method and devices fabricated utilizing method |
| US9041285B2 (en) | 2007-12-14 | 2015-05-26 | Cree, Inc. | Phosphor distribution in LED lamps using centrifugal force |
| US8878219B2 (en) | 2008-01-11 | 2014-11-04 | Cree, Inc. | Flip-chip phosphor coating method and devices fabricated utilizing method |
| JP4787296B2 (ja) * | 2008-07-18 | 2011-10-05 | Ｔｄｋ株式会社 | 半導体内蔵モジュール及びその製造方法 |
| US10546846B2 (en) | 2010-07-23 | 2020-01-28 | Cree, Inc. | Light transmission control for masking appearance of solid state light sources |
| US9166126B2 (en) | 2011-01-31 | 2015-10-20 | Cree, Inc. | Conformally coated light emitting devices and methods for providing the same |
| US9662812B2 (en) * | 2012-02-14 | 2017-05-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for molding integrated circuits |
| US9030000B2 (en) * | 2013-06-14 | 2015-05-12 | Freescale Semiconductor, Inc. | Mold cap for semiconductor device |
| JP6354285B2 (ja) * | 2014-04-22 | 2018-07-11 | オムロン株式会社 | 電子部品を埋設した樹脂構造体およびその製造方法 |
| US20220189864A1 (en) * | 2014-05-24 | 2022-06-16 | Broadpak Corporation | 3d integrations and methods of making thereof |
| JP6668973B2 (ja) * | 2016-06-28 | 2020-03-18 | 株式会社デンソー | 電子装置、及び、電子装置の製造方法 |
| US10892212B2 (en) * | 2017-11-09 | 2021-01-12 | Stmicroelectronics, Inc. | Flat no-lead package with surface mounted structure |
| KR20230023834A (ko) * | 2020-12-09 | 2023-02-20 | 주식회사 솔루엠 | 에어포켓 방지 기판, 에어포켓 방지 기판 모듈, 이를 포함하는 전기기기 및 이를 포함하는 전기기기의 제조 방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0936155A (ja) * | 1995-07-18 | 1997-02-07 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2787907B2 (ja) * | 1995-12-15 | 1998-08-20 | 日本電気株式会社 | 半導体装置用樹脂封止金型 |
| JP3055669B2 (ja) * | 1997-10-16 | 2000-06-26 | 日本電気株式会社 | 樹脂封止型ｂｇａおよびｂｇａ用樹脂封止金型 |
| US6495083B2 (en) * | 1997-10-29 | 2002-12-17 | Hestia Technologies, Inc. | Method of underfilling an integrated circuit chip |
| TW411537B (en) | 1998-07-31 | 2000-11-11 | Siliconware Precision Industries Co Ltd | Semiconductor package with CSP-BGA structure |
| JP2002057265A (ja) * | 2000-08-10 | 2002-02-22 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP4103342B2 (ja) | 2001-05-22 | 2008-06-18 | 日立電線株式会社 | 半導体装置の製造方法 |
-
2003
- 2003-03-11 JP JP2003064566A patent/JP3900093B2/ja not_active Expired - Fee Related
-
2004
- 2004-03-01 SG SG200401516A patent/SG127716A1/en unknown
- 2004-03-05 TW TW093105947A patent/TWI349342B/zh not_active IP Right Cessation
- 2004-03-11 US US10/797,003 patent/US7355278B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TWI349342B (en) | 2011-09-21 |
| US20040180475A1 (en) | 2004-09-16 |
| US7355278B2 (en) | 2008-04-08 |
| JP2004273882A (ja) | 2004-09-30 |
| SG127716A1 (en) | 2006-12-29 |
| TW200428607A (en) | 2004-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3900093B2 (ja) | モールド金型及びそれを用いた半導体装置の製造方法 | |
| US6861734B2 (en) | Resin-molded semiconductor device | |
| JP5039058B2 (ja) | 半導体素子の実装構造体 | |
| US9087924B2 (en) | Semiconductor device with resin mold | |
| JP5066529B2 (ja) | 半導体素子の実装構造体及び半導体素子の実装方法 | |
| US10804118B2 (en) | Resin encapsulating mold and method of manufacturing semiconductor device | |
| KR20180082318A (ko) | 반도체 장치와 반도체 장치의 제조 방법 | |
| TW201401459A (zh) | 半導體裝置之製造方法及半導體裝置 | |
| US6563209B1 (en) | Lead frame for semiconductor device | |
| CN107978582B (zh) | 芯片封装结构及相关引脚接合方法 | |
| KR20000053570A (ko) | 비.지.에이.용 테이프 캐리어 및 그것을 이용한 반도체장치 | |
| JP2019102467A (ja) | 半導体装置 | |
| JP2006210941A (ja) | 半導体装置 | |
| KR100818530B1 (ko) | 반도체 패키지 금형 및 반도체 칩 패키지의 제조 방법 | |
| JP2003218163A (ja) | 半導体装置及びその製造方法 | |
| JP4050200B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2001035886A (ja) | 半導体装置及びその製造方法 | |
| JP2005303107A (ja) | リードフレームおよび半導体装置並びにそれらの製造方法 | |
| JP5271982B2 (ja) | 半導体装置 | |
| JP5477260B2 (ja) | 電子装置およびその製造方法 | |
| JP4840305B2 (ja) | 半導体装置の製造方法 | |
| JP2007043014A (ja) | 半導体装置およびその製造方法 | |
| JP3798303B2 (ja) | 半導体装置及びその製造方法 | |
| JP4615360B2 (ja) | 半導体装置 | |
| JP2002305219A (ja) | テープキャリアパッケージ半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050415 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20050415 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050912 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060919 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061110 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061218 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140112 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |