JP5477260B2 - 電子装置およびその製造方法 - Google Patents
電子装置およびその製造方法 Download PDFInfo
- Publication number
- JP5477260B2 JP5477260B2 JP2010251120A JP2010251120A JP5477260B2 JP 5477260 B2 JP5477260 B2 JP 5477260B2 JP 2010251120 A JP2010251120 A JP 2010251120A JP 2010251120 A JP2010251120 A JP 2010251120A JP 5477260 B2 JP5477260 B2 JP 5477260B2
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- electronic component
- resin
- heat
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- 229920005989 resin Polymers 0.000 claims description 174
- 239000011347 resin Substances 0.000 claims description 174
- 238000007789 sealing Methods 0.000 claims description 52
- 238000000034 method Methods 0.000 claims description 36
- 230000017525 heat dissipation Effects 0.000 claims description 21
- 239000000945 filler Substances 0.000 claims description 20
- 239000002245 particle Substances 0.000 claims description 14
- 238000001721 transfer moulding Methods 0.000 claims description 13
- 230000002093 peripheral effect Effects 0.000 claims description 9
- 239000000919 ceramic Substances 0.000 claims description 6
- 238000009751 slip forming Methods 0.000 claims description 5
- 230000005855 radiation Effects 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 description 21
- 238000004088 simulation Methods 0.000 description 16
- 230000008569 process Effects 0.000 description 13
- 238000005520 cutting process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000002706 hydrostatic effect Effects 0.000 description 6
- 238000005304 joining Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000003825 pressing Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
一体化部材(110)の形成工程では、両ヒートシンク(20、30)の少なくとも一方のヒートシンク(20)の外面(22)に、当該外面(22)よりも凹んだ凹部(1)を設けるとともに、当該少なくとも一方のヒートシンク(20)において、凹部(1)を当該ヒートシンク(20)の外面(22)の内周部から当該ヒートシンク(20)の端面(23)まで連続して形成するようにし、
樹脂(40)の封止工程では、金型(100)内にて樹脂(40)を、両ヒートシンク(20、30)の内面(21、31)間だけでなく、凹部(1)が設けられているヒートシンク(20)の外面(22)側にも流すことにより、樹脂(40)によって、電子部品(10)および両ヒートシンク(20、30)の内面(21、31)間を封止するとともに、樹脂(40)を凹部(1)に充填するようにしたことを特徴とする。
両ヒートシンク(20、30)の少なくとも一方のヒートシンク(20)は板状のものであり、その外面(22)には、当該外面(22)よりも凹んだ凹部(1)が設けられており、当該少なくとも一方のヒートシンク(20)において、凹部(1)は当該ヒートシンク(20)の外面(22)の内周部から当該ヒートシンク(20)の端面(23)まで連続して形成されており、樹脂(40)は、電子部品(10)および両ヒートシンク(20、30)の内面(21、31)間を封止するとともに、凹部(1)に充填されており、樹脂(40)は、当該樹脂中にセラミックよりなるフィラーを含有するものであり、凹部(1)の深さは、フィラーの平均粒径の3倍以上の大きさであって、且つ、凹部(1)を設けるヒートシンク(20)の板厚の1/2以下の大きさであることを特徴とする。
図1は、本発明の第1実施形態に係る電子装置の概略断面構成を示す図である。なお、この図1は、樹脂封止直後の状態を示しているが、最終的には、第1のヒートシンク20の外面22上の樹脂部分40aを削って除去し、当該外面22を樹脂40より露出させるものである。本実施形態の電子装置は、大きくは、電子部品10の両端面11、12の外側にヒートシンク20、30を設けたものを、樹脂40で封止してなる。
図6は、本発明の第2実施形態に係る電子装置の概略断面構成を示す図である。図7(a)は図6中の電子部品10の一方の端面11の概略平面図、(b)は図6中の電子部品10と中間部材60との接合部の拡大図である。
図13は、本発明の第3実施形態に係る電子装置の概略断面構成を示す図である。本実施形態は、上記第1実施形態に比べて、第1のヒートシンク20に、凹部1の代わりに貫通穴2を設けて、樹脂封止時に静水圧平衡を実現することによって、樹脂封止時における電子部品10へのダメージを適切に低減するようにしたことが相違するものであり、ここでは、その相違点を中心に述べることとする。
なお、上記第1実施形態、第3実施形態では、それぞれ凹部1や貫通穴2が第1のヒートシンク20にのみ設けられていたが、これらは第2のヒートシンク30のみに設けられていてもよいし、両方のヒートシンク20、30に設けられていてもよい。その場合にも、樹脂封止工程では、凹部1や貫通穴2が設けられているヒートシンクの外面側に樹脂40を流すようにすることはもちろんである。
2 貫通穴
10 電子部品
11 電子部品の一方の端面
12 電子部品の他方の端面
20 第1のヒートシンク
21 第1のヒートシンクの内面
22 第1のヒートシンクの外面
23 第1のヒートシンクの端面
30 第2のヒートシンク
31 第2のヒートシンクの内面
32 第2のヒートシンクの外面
40 樹脂
50 はんだ
60 中間部材
100 金型
110 一体化部材
Claims (4)
- 電子部品(10)の一方の端面(11)側、当該一方の端面(11)とは反対側の他方の端面(12)側に、前記電子部品(10)よりも平面サイズの大きい第1のヒートシンク(20)、前記電子部品(10)よりも平面サイズの大きい第2のヒートシンク(30)を設けて、これら両ヒートシンク(20、30)の対向する内面(21、31)間に前記電子部品(10)を挟んだ状態とした一体化部材(110)を形成した後、この一体化部材(110)を金型(100)に投入し、トランスファーモールド法により樹脂(40)で封止するようにした電子装置の製造方法において、
前記一体化部材(110)の形成工程では、前記両ヒートシンク(20、30)の少なくとも一方のヒートシンク(20)の外面(22)に、当該外面(22)よりも凹んだ凹部(1)を設けるとともに、当該少なくとも一方のヒートシンク(20)において、前記凹部(1)を当該ヒートシンク(20)の外面(22)の内周部から当該ヒートシンク(20)の端面(23)まで連続して形成するようにし、
前記樹脂(40)の封止工程では、前記金型(100)内にて前記樹脂(40)を、前記両ヒートシンク(20、30)の内面(21、31)間だけでなく、前記凹部(1)が設けられている前記ヒートシンク(20)の外面(22)側にも流すことにより、前記樹脂(40)によって、前記電子部品(10)および前記両ヒートシンク(20、30)の内面(21、31)間を封止するとともに、前記樹脂(40)を前記凹部(1)に充填するようにしており、
前記凹部(1)を設ける前記ヒートシンク(20)を板状のものとし、当該ヒートシンク(20)を外面(22)側から凹まして内面(21)側を薄肉とすることで、前記凹部(1)を形成するものであり、
前記樹脂(40)を、当該樹脂中にセラミックよりなるフィラーを含有するものとし、
前記凹部(1)の深さは、前記フィラーの平均粒径の3倍以上の大きさであって、且つ、前記凹部(1)を設ける前記ヒートシンク(20)の板厚の1/2以下の大きさとすることを特徴とする電子装置の製造方法。 - 前記凹部(1)を、前記ヒートシンク(20)の端面(23)のうち前記電子部品(10)からの距離が最も遠い部位に、少なくとも設けることを特徴とする請求項1に記載の電子装置の製造方法。
- 前記凹部(1)が設けられている前記ヒートシンク(20)において、その内面(21)のうち前記電子部品(10)が接続されている領域を部品接続領域としたとき、この部品接続領域から、当該ヒートシンク(20)の内面(21)に対して45°の角度で当該ヒートシンク(20)の外面(22)まで放射状に拡がる領域が放熱領域とされており、
前記凹部(1)を前記放熱領域より外れて位置させるようにしたことを特徴とする請求項1または2に記載の電子装置の製造方法。 - 電子部品(10)の一方の端面(11)側、当該一方の端面(11)とは反対側の他方の端面(12)側に、前記電子部品(10)よりも平面サイズの大きい第1のヒートシンク(20)、前記電子部品(10)よりも平面サイズの大きい第2のヒートシンク(30)を設けて、これら両ヒートシンク(20、30)の対向する内面(21、31)間に前記電子部品(10)を挟んだ状態としたものを、トランスファーモールド法により樹脂(40)で封止してなり、前記電子部品(10)の熱を前記両ヒートシンク(20、30)の外面(22、32)にて放熱するようにした電子装置において、
前記両ヒートシンク(20、30)の少なくとも一方のヒートシンク(20)は板状のものであり、その外面(22)には、当該外面(22)よりも凹んだ凹部(1)が設けられており、
当該少なくとも一方のヒートシンク(20)において、前記凹部(1)は当該ヒートシンク(20)の外面(22)の内周部から当該ヒートシンク(20)の端面(23)まで連続して形成されており、
前記樹脂(40)は、前記電子部品(10)および前記両ヒートシンク(20、30)の内面(21、31)間を封止するとともに、前記凹部(1)に充填されており、
前記樹脂(40)は、当該樹脂中にセラミックよりなるフィラーを含有するものであり、
前記凹部(1)の深さは、前記フィラーの平均粒径の3倍以上の大きさであって、且つ、前記凹部(1)を設ける前記ヒートシンク(20)の板厚の1/2以下の大きさであることを特徴とする電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010251120A JP5477260B2 (ja) | 2010-11-09 | 2010-11-09 | 電子装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010251120A JP5477260B2 (ja) | 2010-11-09 | 2010-11-09 | 電子装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012104606A JP2012104606A (ja) | 2012-05-31 |
JP5477260B2 true JP5477260B2 (ja) | 2014-04-23 |
Family
ID=46394675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010251120A Active JP5477260B2 (ja) | 2010-11-09 | 2010-11-09 | 電子装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5477260B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113785393A (zh) * | 2021-07-28 | 2021-12-10 | 广东省科学院半导体研究所 | 扇出型封装及扇出型封装的制备方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1117082A (ja) * | 1997-06-24 | 1999-01-22 | Hitachi Ltd | 樹脂封止型半導体装置 |
JP3601432B2 (ja) * | 2000-10-04 | 2004-12-15 | 株式会社デンソー | 半導体装置 |
JP4407489B2 (ja) * | 2004-11-19 | 2010-02-03 | 株式会社デンソー | 半導体装置の製造方法ならびに半導体装置の製造装置 |
JP2007073583A (ja) * | 2005-09-05 | 2007-03-22 | Denso Corp | 半導体装置の製造方法 |
JP4935765B2 (ja) * | 2008-06-13 | 2012-05-23 | 株式会社デンソー | 半導体装置の製造方法 |
-
2010
- 2010-11-09 JP JP2010251120A patent/JP5477260B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012104606A (ja) | 2012-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5039058B2 (ja) | 半導体素子の実装構造体 | |
TWI464833B (zh) | 經熱增強之薄型半導體封裝件 | |
JP6293030B2 (ja) | 電力用半導体装置 | |
JP2009518875A (ja) | 頂部及び底部露出化パッケージ化半導体デバイス及び組立方法 | |
JP4086774B2 (ja) | 半導体装置 | |
JP6150866B2 (ja) | 電力半導体装置 | |
JP2019067885A (ja) | 半導体装置 | |
JP6048238B2 (ja) | 電子装置 | |
US20200335474A1 (en) | Chip Packaging Structure and Related Inner Lead Bonding Method | |
JP5131148B2 (ja) | 半導体装置 | |
JP2008016469A (ja) | 半導体装置 | |
JP5708044B2 (ja) | 半導体装置、金属ブロック体及びその製造方法 | |
JP5477260B2 (ja) | 電子装置およびその製造方法 | |
JP4537774B2 (ja) | リードフレームの製造方法 | |
JP6702431B2 (ja) | 半導体装置 | |
JP2012195497A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5273265B2 (ja) | 電力用半導体装置 | |
JP6560496B2 (ja) | 半導体装置 | |
JP7400293B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5308979B2 (ja) | 半導体パッケージ | |
JP5119092B2 (ja) | 半導体装置の製造方法 | |
US20180211930A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2005311099A (ja) | 半導体装置及びその製造方法 | |
JP2010040846A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4476977B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140127 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5477260 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |