JP4086774B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4086774B2
JP4086774B2 JP2003429022A JP2003429022A JP4086774B2 JP 4086774 B2 JP4086774 B2 JP 4086774B2 JP 2003429022 A JP2003429022 A JP 2003429022A JP 2003429022 A JP2003429022 A JP 2003429022A JP 4086774 B2 JP4086774 B2 JP 4086774B2
Authority
JP
Japan
Prior art keywords
dimple
heat spreader
semiconductor device
mold
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003429022A
Other languages
English (en)
Other versions
JP2005191178A (ja
Inventor
泰 中島
直樹 吉松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2003429022A priority Critical patent/JP4086774B2/ja
Publication of JP2005191178A publication Critical patent/JP2005191178A/ja
Application granted granted Critical
Publication of JP4086774B2 publication Critical patent/JP4086774B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、樹脂モールド型の半導体装置に関し、特に、リードフレームやヒートスプレッダ等の金属部材とモールド樹脂との密着性を向上させた半導体装置に関する。
樹脂モールド型の半導体装置では、リードフレームやヒートスプレッダ等の金属部材がモールド樹脂で封止される。かかる金属部材とモールド樹脂との密着性を向上させるために、その側壁を逆メサ形状として返り部を設けたディンプルを金属部材の表面に形成し、その中にモールド樹脂を充填して、両者の密着性の向上を図っている（例えば、特許文献１）。
特開平７−２７３２７０号公報
金属部材とモールド樹脂との密着性を向上させるためにはディンプルの返り部を大きくするのが有効であるが、一方で、返り部の下方にモールド樹脂が充填されないボイドが形成されやすく、かえって接続強度が低下するという問題があった。
また、かかるボイドの発生を抑えるためには高粘度のモールド樹脂が使用できず、生産性が低下するという問題もあった。
更に、真空状態でトランスファモールドを行なう真空モールドではボイドの発生を抑えられるが、真空装置等が必要となり、製造コストが高くなるという問題もあった。
そこで、本発明は、ボイドを形成することなく、モールド樹脂を返り部の下側に充填でき、モールド樹脂と金属部材との密着性を向上させた樹脂モールド型の半導体装置の提供を目的とする。
本発明は、ディンプルがヒートスプレッダに形成され、ヒートスプレッダのディンプルを有する面の上に半導体素子が載置され、半導体素子とリードフレームとが電気的に接続され、ヒートスプレッダがモールド樹脂で封止された樹脂モールド型の半導体装置である。ディンプルの側壁は内方に突き出した返り部を有し、ヒートスプレッダに設けられた溝部とディンプルとは連通されている。ディンプルはリードフレームに形成されても良い。
本発明にかかる樹脂モールド型の半導体装置では、ボイドを形成することなく金属部材に形成したディンプル中にモールド樹脂を充填でき、金属部材とモールド樹脂との密着性を向上させることができる。
図１は、全体が１００で表される、本実施の形態にかかる樹脂モールド型半導体装置の断面図である。半導体装置１００は、例えば銅からなるヒートスプレッダ１を含む。ヒートスプレッダ１の上には、ＩＧＢＴ等のパワー半導体チップ２が、はんだ３で接合されている。また、半導体装置１００は、リードフレーム４、５を含む。リードフレーム４は、ヒートスプレッダ１に例えば超音波接合されている。リードフレーム５は、アルミニウムワイヤ６により、パワー半導体チップ２に接続されている。ヒートスプレッダ１は、例えばエポキシ樹脂からなる絶縁シート７の上に搭載されている。絶縁シート７の裏面には、例えば銅からなる保護膜８が設けられている。
ヒートスプレッダ１等は、トランスファモールド法を用いて、例えばエポキシ樹脂からなるモールド樹脂９で封止されている。絶縁シート７と保護膜８もヒートスプレッダ１と同時に封止され、モールド樹脂９の底面に保護膜８が露出した構造となっている。
なお、トランスファモールド法でヒートスプレッダ１を樹脂封止した後に、ヒートスプレッダ１の裏面に絶縁シート７を取り付けることも可能である。
半導体装置１００では、更に、ヒートスプレッダ１の表面に、複数のディンプル１０が設けられている。
図２は、ヒートスプレッダ１上に設けられた複数のディンプル１０の上面図である。また、図３は、図２に含まれる１つのディンプル１０の斜視図であり、図４は、図３をIII−III方向に見た場合の断面図である。。
図２〜４に示すように、ディンプル１０は、第１底部１１と、第１底部１１より深さの深い第２底部１２とを含む。図４に示すように、第１底部１１は逆メサ形状で第２底部１２から立ち上がり、ディンプル１０の側壁から内方に突出した返り部１３を形成している。
また、隣接するディンプル１０の間は、溝部１４により連通されている。溝部１４の深さは、第２底部１２と同程度である。
本実施の形態にかかる半導体装置１００では、ヒートスプレッダ１の表面に、返り部１３を有するディンプル１０が複数個設けられているとともに、隣接するディンプル１０間は溝部１４で接続されている。
かかる構造では、トランスファモールド法でヒートスプレッダ１を樹脂封止する場合、返り部１３の下側にボイド（空気たまり）が発生しても、溝部１４を通ってディンプル１０の外にボイドを逃がすことができる。この結果、返り部１３の下側にも、ボイドを発生させることなくモールド樹脂が充填でき、ヒートスプレッダ１とモールド樹脂９との密着性を向上させることができる。
なお、リードレーム４がヒートスプレッダ１に超音波溶接される場合には、リードフレーム４が、ヒートスプレッダ１の表面に形成されたディンプル１０上に溶接されるのが好ましい。ディンプル１０が形成されたヒートスプレッダ１の表面は、超音波溶接の初期接触面積が小さいため、接続性が向上するためである。
なお、溝部１４の深さは、トランスファモールド法に用いるモールド樹脂の粘度との関係で、返り部１３の下側に発生したボイドを逃がせるような深さであれば、第２底部１２と同程度でなくても良い。
また、ここでは、トランスファモールド法を用いた場合について説明したが、インジェクションモールド法を用いた場合でも同様の効果を得ることが出来る。更に、樹脂のコストが安価であるため、半導体装置１００の低コスト化に寄与することができる。
次に、図５〜７を用いて、本実施の形態にかかるディンプル１０の形成方法について簡単に説明する。なお、図５〜７は、図３のIII−IIIと同じ方向に見た場合の断面図である。
まず、図５に示すように、平坦な表面を有するヒートスプレッダ１を準備する。第１金型５０がヒートスプレッダ１の表面上に配置され、第１金型５０でヒートスプレッダ１をプレスする。
図６に、第１金型５０を用いたプレス加工により形成した凹部１５を示す。凹部１５の底面は第２底面１２となる。
次に、図７に示すように、第１金型５０より幅の広い第２金型５１が、ヒートスプレッダ１に形成された凹部１５上に配置され、第２金型５１でヒートスプレッダ１をプレスする。第２金型５１で形成される凹部の深さは凹部１５より浅く、第２金型５１の底面で、第１底面１１が形成される。
以上の工程により、図４に示すような断面を有するディンプル１０が形成される。図４からわかるように、第２金型５１を用いてプレスする工程で、第１底面１１の端部が内方に突き出る。この結果、第２底面１２から側壁が逆メサ状に立ち上がり、ディンプル１０の側壁から内方に突出した返り部１３が形成される。
かかるディンプル１０を用いることにより、返り部１３の下側にモールド樹脂９が充填され、いわゆるアンカー効果により、ヒートスプレッダ１とモールド樹脂９との密着性が向上する。例えば、半導体装置の使用中や周囲の温度変化により、ヒートスプレッダ１とモールド樹脂９とを剥がすような応力が負荷されても、返り部１３の下側に入り込んだモールド樹脂９により、両者の剥離が防止できる。
また、溝部１４も、ディンプル１０と同様に、プレス加工により形成される。プレス加工において、順送金型を用いれば、誤差が数１０μｍ以下の精度で溝部１４の形成が可能となる。
溝部１４の形成は、ディンプル１０のプレス加工と別に行なってもよく、また同時に行なっても良い。
図８は、本実施の形態にかかる半導体装置１００に含まれる他のディンプル２０の断面図である。図８のディンプル２０では、凹部が１つの底部２１を含み、底部２１から側壁が逆メサ状に立ち上がり、内方に突出した返り部２２を形成している。
かかるディンプル２０は、図６のようにプレス加工でヒートスプレッダ１に凹部を形成した後、ヒートスプレッダ１の表面全体を再度プレスすることにより返り部２２を形成して作製する。
ディンプル２０においても、返り部２２の下部にモールド樹脂が充填され、ヒートスプレッダ１とモールド樹脂９との密着性が向上する。
なお、ディンプル１０の構造に対して更にプレス加工を行い、第３底部を有するディンプルとしても良い。かかる構造では、返り部が２段に形成され、ヒートスプレッダ１とモールド樹脂９との密着性を更に向上させることができる。
図９は、本実施の形態にかかるディンプルの他の配置を示す上面図である。図９では、ヒートスプレッダ１の上に載置されたパワー半導体チップ３０を囲むように複数のディンプル１０が設けられている。また、ヒートスプレッダ１には溝部１４が３重に形成され、かかる溝部１４により、隣接するディンプル１０が連通するように接続されている。溝部１４は、パワー半導体チップ３０の各辺に略平行に配置されている。
パワー半導体チップ３０をヒートスプレッダ１にはんだで接合する場合、はんだが周囲に流れることがある。これに対して、パワー半導体チップ３０を囲むように溝部１４を形成すると、溝部１４にはんだが達した場合でも、溝部１４の端部で濡れ角が略９０度となるため、更にはんだが流れるのを防止できる。例え溝部１４にはんだが流れ込んだ場合でも、溝部１４が充填されるまで、溝部１４から外部にはんだは広がらない。
このように、パワー半導体チップ３０を溝部１４で囲むことにより、はんだの広がりを防止できる。図９のように、溝部１４を３重に設けることにより、はんだの広がり防止をより確実にできる。なお、溝部１４は、３重以外の数で設けても構わない。
本実施の形態では、ヒートスプレッダ１にディンプル１０を設ける場合について説明したが、モールド樹脂９で封止される、例えばリードフレームのような他の金属部材にディンプル１０を設けても良い。
また、ヒートスプレッダ１等の金属部材上に形成されるディンプル１０の数や配置は、金属部材とモールド樹脂９との間に必要とされる強度に応じて、適宜選択することができる。
また、ディンプル１０に接続される溝部１４の数は、ディンプル１０の配置等に基づき適宜選択できるが、少なくとも１つの溝部１４がディンプル１０に接続するように設けることにより、ボイドの排除効果を得ることができる。なお、溝部１４は必ずしも複数のディンプル１０間を連通する必要はなく、一端をディンプル１０に接続し、他端にはディンプル１０を設けないことも可能である。
本発明の実施の形態にかかる半導体装置の断面図である。 本発明の実施の形態にかかるディンプルの上面図である。 本発明の実施の形態にかかるディンプルの斜視図である。 本発明の実施の形態にかかるディンプルの断面図である。 本発明の実施の形態にかかるディンプルの製造工程の断面図である。 本発明の実施の形態にかかるディンプルの製造工程の断面図である。 本発明の実施の形態にかかるディンプルの製造工程の断面図である。 本発明の実施の形態にかかる他のディンプルの断面図である。 本発明の実施の形態にかかる他のディンプルの上面図である。
符号の説明
１ ヒートスプレッダ、２ パワー半導体チップ、３ はんだ、４、５ リードフレーム、６ アルミニウムワイヤ、７ 絶縁シート、８ 保護膜、９ モールド樹脂、１０ ディンプル、１１ 第１底部、１２ 第２底部、１３ 返り部、１４ 溝部、１５ 凹部、１００ 半導体装置。

Claims (5)

  1. ディンプルがヒートスプレッダに形成され、該ヒートスプレッダの該ディンプルを有する面の上に半導体素子が載置され、該半導体素子とリードフレームとが電気的に接続され、該ヒートスプレッダがモールド樹脂で封止された樹脂モールド型の半導体装置であって、
    該ディンプルの側壁が内方に突き出した返り部を有し、該ヒートスプレッダに設けられた溝部と該ディンプルとが連通したことを特徴とする半導体装置。
  2. ディンプルがリードフレームに形成され、該リードフレームと半導体素子が電気的に接続され、該リードフレームがモールド樹脂で封止された樹脂モールド型の半導体装置であって、
    該ディンプルの側壁が内方に突き出した返り部を有し、該リードフレームに設けられた溝部と該ディンプルとが連通したことを特徴とする半導体装置。
  3. 上記溝部が、複数の上記ディンプルの間を連通したことを特徴とする請求項１又は２に記載の半導体装置。
  4. 上記溝部の深さが、上記ディンプルの深さと同程度であることを特徴とする請求項３に記載の半導体装置。
  5. 複数の上記ディンプルが上記半導体素子の周囲に設けられ、該ディンプルと該ディンプルの間を連通する上記溝部が、該半導体素子を囲むことを特徴とする請求項１に記載の半導体装置。
JP2003429022A 2003-12-25 2003-12-25 半導体装置 Expired - Lifetime JP4086774B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003429022A JP4086774B2 (ja) 2003-12-25 2003-12-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003429022A JP4086774B2 (ja) 2003-12-25 2003-12-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2005191178A JP2005191178A (ja) 2005-07-14
JP4086774B2 true JP4086774B2 (ja) 2008-05-14

Family

ID=34787804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003429022A Expired - Lifetime JP4086774B2 (ja) 2003-12-25 2003-12-25 半導体装置

Country Status (1)

Country Link
JP (1) JP4086774B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011088442B4 (de) 2011-01-17 2022-06-23 Mitsubishi Electric Corporation Halbleitervorrichtung

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4764159B2 (ja) * 2005-12-20 2011-08-31 富士通セミコンダクター株式会社 半導体装置
JP4569473B2 (ja) * 2006-01-04 2010-10-27 株式会社日立製作所 樹脂封止型パワー半導体モジュール
TW200812023A (en) * 2006-08-22 2008-03-01 Advanced Semiconductor Eng Heat slug for package structure
JP5125530B2 (ja) * 2008-01-16 2013-01-23 日産自動車株式会社 電力変換装置
JP2010245417A (ja) 2009-04-09 2010-10-28 Renesas Electronics Corp 半導体装置およびその製造方法
JP5256177B2 (ja) * 2009-11-27 2013-08-07 新電元工業株式会社 半導体パッケージ
JP5251991B2 (ja) 2011-01-14 2013-07-31 トヨタ自動車株式会社 半導体モジュール
CN104412382B (zh) 2012-07-05 2017-10-13 三菱电机株式会社 半导体装置
TWI539872B (zh) * 2013-01-09 2016-06-21 聯京光電股份有限公司 基板、半導體結構以及其相關製造方法
JP2014216459A (ja) * 2013-04-25 2014-11-17 三菱電機株式会社 半導体装置
JP6195771B2 (ja) * 2013-10-02 2017-09-13 株式会社三井ハイテック リードフレーム及びその製造方法並びにそれを用いた半導体装置
JP2015211157A (ja) * 2014-04-28 2015-11-24 三菱電機株式会社 パワー半導体モジュールおよびその製造方法
JP6370257B2 (ja) * 2015-04-27 2018-08-08 三菱電機株式会社 半導体装置
JP6408431B2 (ja) * 2015-06-11 2018-10-17 Ｓｈプレシジョン株式会社 リードフレーム、リードフレームの製造方法、および半導体装置
WO2018105075A1 (ja) * 2016-12-08 2018-06-14 三菱電機株式会社 半導体装置および電力変換装置
CN110945651B (zh) 2017-07-10 2023-11-10 日立能源有限公司 在端子的脚部下方的金属化层中具有凹陷的功率半导体模块
JPWO2019065077A1 (ja) * 2017-09-29 2020-11-05 パナソニックＩｐマネジメント株式会社 電解コンデンサ
JP6625774B1 (ja) * 2019-02-20 2019-12-25 中央電子工業株式会社 中空パッケージ構造およびその製造方法、ならびに半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011088442B4 (de) 2011-01-17 2022-06-23 Mitsubishi Electric Corporation Halbleitervorrichtung

Also Published As

Publication number Publication date
JP2005191178A (ja) 2005-07-14

Similar Documents

Publication Publication Date Title
JP4086774B2 (ja) 半導体装置
CN108281407B (zh) 具有粘合剂溢流凹部的经修改的引线框架设计
US7781262B2 (en) Method for producing semiconductor device and semiconductor device
US7410834B2 (en) Method of manufacturing a semiconductor device
US8133759B2 (en) Leadframe
JP2008153432A (ja) 半導体装置およびその製造方法
JP6314433B2 (ja) 半導体装置及びその製造方法
CN108198790A (zh) 具有引脚侧壁爬锡功能的堆叠封装结构及其制造工艺
JP3650596B2 (ja) 半導体装置の製造方法
JP4537774B2 (ja) リードフレームの製造方法
JP4769965B2 (ja) 半導体装置およびその製造方法
JP5708044B2 (ja) 半導体装置、金属ブロック体及びその製造方法
JP2010118577A (ja) 樹脂封止型半導体装置およびその製造方法
JP6080305B2 (ja) 半導体装置の製造方法、半導体装置及びリードフレーム
JP2016146458A (ja) 半導体装置
JP5056105B2 (ja) 半導体装置およびその製造方法
CN210668336U (zh) 一种半导体器件封装结构
JP2021022709A (ja) 半導体装置
JP5569097B2 (ja) 半導体装置及びリードフレーム
JPH11163238A (ja) 半導体装置
JP5477260B2 (ja) 電子装置およびその製造方法
JP4254487B2 (ja) 半導体装置
CN207834289U (zh) 具有引脚侧壁爬锡功能的半导体封装结构
TW201707166A (zh) 導線架構造體、導線架構造體之製造方法、及半導體裝置
JPH09129813A (ja) リードフレームおよびこれを用いた半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080219

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4086774

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130228

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130228

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140228

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term