WO2018105075A1 - 半導体装置および電力変換装置 - Google Patents

半導体装置および電力変換装置 Download PDF

Info

Publication number
WO2018105075A1
WO2018105075A1 PCT/JP2016/086473 JP2016086473W WO2018105075A1 WO 2018105075 A1 WO2018105075 A1 WO 2018105075A1 JP 2016086473 W JP2016086473 W JP 2016086473W WO 2018105075 A1 WO2018105075 A1 WO 2018105075A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
conductive layer
gap
concave pattern
resin
Prior art date
Application number
PCT/JP2016/086473
Other languages
English (en)
French (fr)
Inventor
田中　貢
祐介 石山
明稔 白尾
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to DE112016007511.1T priority Critical patent/DE112016007511T5/de
Priority to CN201680091343.0A priority patent/CN110036476B/zh
Priority to PCT/JP2016/086473 priority patent/WO2018105075A1/ja
Priority to US16/465,089 priority patent/US10734300B2/en
Priority to JP2018555394A priority patent/JP6689406B2/ja
Publication of WO2018105075A1 publication Critical patent/WO2018105075A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H02M7/53875—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration

Definitions

  • the present invention relates to a semiconductor device and a power conversion device.
  • Semiconductor devices equipped with a plurality of semiconductor elements such as switching elements are used in inverters for controlling motors of electric vehicles, trains, etc., and converters for energy regeneration.
  • the inside of such a semiconductor device is generally sealed with resin.
  • a configuration is used in which a plurality of semiconductor elements are arranged adjacent to each other on a conductive layer, and electrodes are bonded in common to the upper surfaces of the adjacent semiconductor elements (see, for example, Patent Document 1).
  • the conventional semiconductor device has a problem that bubbles remain inside the resin, thereby causing a decrease in reliability and insulation of the semiconductor device.
  • the step of injecting the resin it is possible to improve the fluidity of the resin by using a reduced pressure atmosphere. Further, the fluidity can be increased by heating the resin.
  • the equipment cost increases and the manufacturing process becomes complicated in the manufacture of the semiconductor device.
  • the present invention has been made to solve the above-described problems, and provides a semiconductor device and a power conversion device in which bubbles are prevented from being generated inside a resin that seals a constituent member with a simple configuration. Objective.
  • a semiconductor device includes a first semiconductor element and a second semiconductor element that are bonded to a surface of the conductive layer opposite to the insulating substrate with a gap between the conductive layer disposed on the insulating substrate.
  • An electrode member joined across a gap on the surface of the first semiconductor element opposite to the conductive layer and the surface of the second semiconductor element opposite to the conductive layer, the conductive layer, and the first semiconductor element And a second semiconductor element and a resin that seals the electrode member, and a concave pattern is formed along the gap on a surface corresponding to the gap on the side opposite to the insulating substrate of the conductive layer.
  • the concave pattern is formed on the upper surface of the conductive layer along the gap between the first switching element and the second switching element, so that the conductive layer, the first and second layers are formed.
  • the tunnel-shaped space surrounded by the switching elements and the electrode members becomes wider. Therefore, when the resin is injected into the semiconductor device, the resin flow path is widened in the tunnel-like space, so that bubbles remain in the resin in the gap between the first switching element and the second switching element. This can be suppressed. Accordingly, since bubbles are prevented from remaining inside the resin, it is possible to suppress a decrease in reliability and insulation of the semiconductor device.
  • the semiconductor device of the present invention it is possible to suppress bubbles from remaining inside the resin with a simple configuration of the semiconductor device itself. Therefore, in the manufacturing process of the semiconductor device, a process for improving the fluidity of the resin is not necessary, so that an increase in manufacturing cost can be suppressed.
  • FIG. 1 is a plan view of a semiconductor device according to a first embodiment.
  • FIG. 3 is an enlarged plan view of a part of the semiconductor device according to the first embodiment.
  • 1 is a cross-sectional view of a semiconductor device according to a first embodiment. It is sectional drawing of the semiconductor device which concerns on a comparative example.
  • FIG. 3 is an enlarged plan view of a part of the semiconductor device according to the first embodiment.
  • 7 is a cross-sectional view of a semiconductor device according to a first modification of the first embodiment.
  • FIG. 7 is a plan view of a semiconductor device according to a second modification of the first embodiment.
  • FIG. FIG. 10 is a cross-sectional view of a semiconductor device according to a third modification example of the first embodiment.
  • FIG. 10 is a cross-sectional view of a semiconductor device according to a fourth modification example of the first embodiment.
  • FIG. 6 is a plan view of a semiconductor device according to a second embodiment.
  • FIG. 6 is a cross-sectional view of a semiconductor device according to a second embodiment.
  • FIG. 6 is a cross-sectional view of a semiconductor device according to a third embodiment.
  • FIG. 10 is a cross-sectional view of a semiconductor device according to a modification example of the third embodiment. It is a figure which shows the structure of the power conversion system which concerns on Embodiment 4.
  • FIG. 10 is a cross-sectional view of a semiconductor device according to a fourth modification example of the first embodiment.
  • FIG. 6 is a plan view of a semiconductor device according to a second embodiment.
  • FIG. 6 is a cross-sectional view of a semiconductor device according to a second embodiment.
  • FIG. 6 is a cross-sectional view of a semiconductor device according to a third embodiment.
  • FIG. 1 is a plan view of the semiconductor device according to the first embodiment.
  • the semiconductor device according to the first embodiment is, for example, a three-phase (U-phase, V-phase, W-phase) integrated semiconductor module used for driving a motor (that is, a semiconductor device on which six switching elements are mounted). is there.
  • the semiconductor device includes an insulating substrate 1, a plurality of conductive layers 11 to 14 arranged on the insulating substrate 1 separately from each other, six switching elements S1 to S6, Freewheel diodes D1 to D6 and a plurality of electrode members 21, 24 to 26 are provided.
  • the conductive layers 11 to 14, the switching elements S1 to S6, and the free wheel diodes D1 to D6 are sealed with the resin 2.
  • the resin 2 is not shown around the conductive layers 11 to 14 for easy viewing.
  • Each of the conductive layers 11 to 14 is, for example, aluminum or an alloy containing aluminum.
  • Main electrodes are provided on the upper and lower surfaces of the switching elements S1 to S6.
  • a control electrode is provided on a part of the upper surface of each of the switching elements S1 to S6.
  • Each of the switching elements S1 to S6 is, for example, an IGBT (Insulated Gate Bipolar Transistor), a MOSFET (metal-oxide-semiconductor field-effect transistor), or the like.
  • Each of the switching elements S1 to S6 is formed of a wide band gap semiconductor such as SiC or GaN.
  • Main electrodes are provided on the upper and lower surfaces of the free-wheeling diodes D1 to D6.
  • Each of the freewheeling diodes D1 to D6 is, for example, an SBD (Schottky Barrier Diode), a PN junction diode, or the like.
  • Each of the free-wheeling diodes D1 to D6 is formed of, for example, a wide band gap semiconductor such as SiC or GaN.
  • the U-phase, V-phase, and W-phase circuit configurations are similar to each other, so the U-phase circuit configuration will be described below.
  • Switching element S1 and switching element S4 are connected in series to form a U-phase upper and lower arm.
  • a free-wheeling diode D1 is connected in antiparallel to the switching element S1.
  • a free-wheeling diode D4 is connected in antiparallel to the switching element S4.
  • the switching element S1 is also referred to as a first semiconductor element S1.
  • the reflux diode D1 is also referred to as a first semiconductor element S1.
  • the switching element S1 and the reflux diode D1 are joined with a gap therebetween.
  • the electrode member 21 is joined to the upper surface electrode of the switching element S1 and the upper surface electrode of the free-wheeling diode D1 across the gap.
  • the upper surface electrode of the switching element S1 is a main electrode provided on the surface of the switching element S1 opposite to the conductive layer 11.
  • the upper surface electrode of the free-wheeling diode D1 is a main electrode provided on the surface of the free-wheeling diode D1 opposite to the conductive layer 11.
  • the switching element S4 and the free wheel diode D4 are joined to the upper surface of the conductive layer 14 (that is, the surface opposite to the insulating substrate 1) with a gap therebetween.
  • the electrode member 24 is joined to the upper surface electrode of the switching element S4 and the upper surface electrode of the reflux diode D4 across the gap.
  • the upper surface electrode of the switching element S4 is a main electrode provided on the surface of the switching element S4 opposite to the conductive layer 11.
  • the upper surface electrode of the free-wheeling diode D4 is a main electrode provided on the surface of the free-wheeling diode D4 opposite to the conductive layer 11.
  • the electrode member 21 is also joined to the electrode terminal N.
  • the conductive layer 14 is also joined to the electrode terminal P.
  • the electrode member 24 is also joined to the conductive layer 11 and the U-phase electrode terminal U.
  • the V-phase circuit includes switching elements S2 and S4, free-wheeling diodes D2 and D4, conductive layers 12 and 14, electrode members 21 and 25, and V-phase electrode terminals V, and is configured in the same manner as the U-phase.
  • the W-phase circuit includes switching elements S3 and S6, free-wheeling diodes D3 and D6, conductive layers 13 and 14, electrode members 21 and 26, and W-phase electrode terminals W, and is configured in the same manner as the U-phase.
  • FIG. 2 is a plan view of the semiconductor device in which the region R1 in FIG. 1 is enlarged.
  • a concave pattern 4 is formed on the upper surface of the conductive layer 11 (that is, the surface of the conductive layer 11 opposite to the insulating substrate 1).
  • the concave pattern 4 is formed along the gap between the switching element S1 and the reflux diode D1.
  • the concave pattern 4 is formed from one side of the conductive layer 11 to the other side of the conductive layer 11.
  • FIG. 3 is a cross-sectional view of the semiconductor device along the line AA in FIG.
  • a conductive layer 11 is disposed on the insulating substrate 1.
  • the switching element S4 and the free wheel diode D4 are joined to the upper surface of the conductive layer 11 by solders 31 and 32 with a gap therebetween.
  • the electrode member 21 is joined to the upper surface electrode of the switching element S1 and the upper surface electrode of the reflux diode D1 by solders 33 and 34, respectively.
  • the electrode member 21 is joined across the gap between the switching element S1 and the reflux diode D1.
  • the concave pattern 4 formed on the upper surface of the conductive layer 11 is a groove extending along the gap between the switching element S1 and the return diode D1.
  • FIG. 4 is a cross-sectional view of a semiconductor device as a comparative example.
  • the concave pattern 4 is not provided on the upper surface of the conductive layer 11.
  • the resin 2 has high viscosity and poor fluidity even before being cured.
  • the flow path of the resin 2 is narrow in the tunnel-like portion, so that the inside of the resin 2 is in the gap between the switching element S ⁇ b> 1 and the reflux diode D ⁇ b> 1. The bubbles 6 remain easily.
  • a groove is formed as a concave pattern 4 on the upper surface of the conductive layer 11 along the gap between the switching element S1 and the reflux diode D1.
  • the tunnel-shaped space surrounded by the conductive layer 11, the switching element S 1, the free-wheeling diode D 1, and the electrode member 21 is widened. Therefore, when the resin 2 is injected into the semiconductor device, the flow path of the resin 2 is widened in the tunnel-like space, so that bubbles remain in the resin 2 in the gap between the switching element S1 and the reflux diode D1. Can be suppressed.
  • the tunnel-shaped space there may be a gap 7 between a part of the upper surface of the switching element S1 and the electrode member 21.
  • the groove is formed as the concave pattern 4
  • the flow path of the resin 2 is widened in the tunnel-shaped space, and therefore, a portion between the upper surface of the switching element S ⁇ b> 1 and the electrode member 21. Even in the gap 7, it is possible to prevent bubbles from remaining inside the resin 2.
  • the semiconductor device is described as a three-phase integrated semiconductor module as shown in FIG. 1, but this is an example, and the configuration of the semiconductor device in the first embodiment is described. Is not limited to FIG.
  • the semiconductor device according to the first embodiment may include at least the configuration shown in FIGS.
  • the concave pattern 4 is formed on the upper surface of the conductive layer 11 along the gap between the switching element S1 and the free-wheeling diode D1, but the concave pattern 4 is formed.
  • the position is not limited to this.
  • the concave pattern 4 may be formed on the upper surface of the conductive layer 12 along the gap between the switching element S2 and the free wheel diode D2. Further, the concave pattern 4 may be formed on the upper surface of the conductive layer 13 along the gap between the switching element S3 and the free wheel diode D3.
  • FIG. 5 is a plan view of the semiconductor device in which the region R2 in FIG. 1 is enlarged.
  • the concave pattern 4 may be formed on the upper surface of the conductive layer 14 along the gap between the switching element S4 and the free wheeling diode D4.
  • the concave pattern 4 may be formed on the upper surface of the conductive layer 14 along the gap between the switching element S5 and the free wheel diode D5.
  • the concave pattern 4 may be formed on the upper surface of the conductive layer 14 along the gap between the switching element S6 and the free wheeling diode D6.
  • a plurality of concave patterns 4 may be connected on the conductive layer 14 to form a continuous concave pattern 4.
  • the first semiconductor element is a switching element and the second semiconductor element is a free wheel diode, but the first and second semiconductor elements are not limited to this.
  • both the first and second semiconductor elements may be switching elements.
  • the semiconductor device includes a conductive layer 11 disposed on an insulating substrate 1 and a first semiconductor bonded to the surface of the conductive layer 11 opposite to the insulating substrate 1 with a gap therebetween.
  • the element namely, switching element S1 and the second semiconductor element (namely, freewheeling diode D1), the surface of the first semiconductor element opposite to the conductive layer 11, and the surface of the second semiconductor element opposite to the conductive layer 11
  • the electrode member 21 bonded across the gap, the conductive layer 11, the first semiconductor element, the second semiconductor element, and the resin 2 that seals the electrode member 21, and the insulating substrate of the conductive layer 11
  • a concave pattern 4 is formed along the gap on the surface corresponding to the gap opposite to 1.
  • the semiconductor device in the first embodiment it is possible to suppress the bubbles from remaining inside the resin 2 with a simple configuration of the semiconductor device itself.
  • a process such as placing the semiconductor device in a reduced-pressure atmosphere or heating the resin 2 becomes unnecessary. Therefore, an increase in manufacturing cost can be suppressed.
  • the concave pattern 4 includes a groove extending along the gap. Therefore, by using the concave pattern as a groove, it is possible to widen the flow path of the resin 2 in the tunnel-shaped space when the resin 2 is injected into the semiconductor device.
  • the concave pattern 4 is formed from one side of the conductive layer 11 to the other side of the conductive layer 11. Accordingly, by forming the concave pattern 4 from one side of the conductive layer 11 to the other side of the conductive layer 11, the tunnel-shaped space surrounded by the conductive layer 11, the switching element S 1, the freewheeling diode D 1, and the electrode member 21 is penetrated. Since the concave pattern 4 is arranged, the flow path of the resin 2 can be widened in the entire tunnel-like space.
  • the first semiconductor element is a switching element S1 having a main electrode on each of the upper surface and the lower surface
  • the second semiconductor element is mainly on each of the upper surface and the lower surface. It is a free-wheeling diode D1 provided with electrodes. Therefore, it is possible to configure a switching circuit including switching elements and free-wheeling diodes connected in antiparallel by the first and second semiconductor elements.
  • FIG. 6 is a cross-sectional view of the semiconductor device according to the first modification of the first embodiment.
  • the cross section in FIG. 6 corresponds to the cross section of the semiconductor device along the line AA in FIG.
  • the concave pattern 4A has a groove shape, similar to the concave pattern 4 in the first embodiment.
  • the groove of the concave pattern 4 ⁇ / b> A has a width on the back side larger than the width on the surface side of the conductive layer 11.
  • the width on the back side is larger than the width on the surface side of the conductive layer 11 of the groove of the concave pattern 4A. Accordingly, the adhesion between the resin 2 and the concave pattern 4 ⁇ / b> A is improved, so that the resin 2 is prevented from peeling from the conductive layer 11. Therefore, the reliability of the semiconductor device can be further improved.
  • FIG. 7 is a plan view of the semiconductor device according to the second modification of the first embodiment.
  • FIG. 7 corresponds to a plan view of the semiconductor device in which the region R1 in FIG. 1 is enlarged.
  • the concave pattern 4B has a groove shape, similar to the concave pattern 4 in the first embodiment. Further, in this modification, the width of the groove becomes wider toward the end in each of the both end portions 41 of the groove of the concave pattern 4B.
  • the flow path of the resin 2 is widened at both end portions 41, so that the fluidity of the resin 2 is increased, and the resin 2 is formed in the gap between the switching element S1 and the reflux diode D1. It is possible to further suppress the bubbles from remaining in the interior of the.
  • FIG. 8 is a plan view of the semiconductor device according to the third modification of the first embodiment.
  • the cross section in FIG. 8 corresponds to the cross section of the semiconductor device along the line BB in FIG.
  • the concave pattern 4C has a groove shape, similar to the concave pattern 4 in the first embodiment. Further, in this modification, the depth of the groove of the concave pattern 4C increases from each end portion of the groove toward the intermediate portion.
  • the fluidity of the resin 2 in the concave pattern 4C is improved by increasing the depth of the groove from each end of the groove of the concave pattern 4C toward the intermediate portion. To do. Accordingly, it is possible to further suppress bubbles remaining in the resin 2 in the gap between the switching element S1 and the diode D1.
  • FIG. 9 is a plan view of a semiconductor device according to a fourth modification of the first embodiment.
  • the cross section in FIG. 9 corresponds to the cross section of the semiconductor device along the line BB in FIG.
  • the concave pattern 4D has a groove shape, similar to the concave pattern 4 in the first embodiment. Furthermore, in this modification, the depth of the groove of the concave pattern 4D decreases from each end portion of the groove toward the intermediate portion.
  • the fluidity of the resin 2 is improved in the concave pattern 4C by reducing the depth of the groove from each end portion of the groove of the concave pattern 4D toward the intermediate portion. To do. Accordingly, it is possible to further suppress bubbles remaining in the resin 2 in the gap between the switching element S1 and the diode D1.
  • FIG. 10 is a plan view of the semiconductor device according to the second embodiment.
  • FIG. 10 corresponds to a plan view of the semiconductor device in which the region R1 in FIG. 1 is enlarged.
  • FIG. 11 is a cross-sectional view of the semiconductor device taken along line CC in FIG.
  • the concave pattern 4 is a groove.
  • the concave pattern 5 includes a plurality of concave portions 51. Since the configuration of the semiconductor device of the second embodiment other than the concave pattern 5 is the same as that of the first embodiment, the description thereof is omitted.
  • a concave pattern 5 is formed on the upper surface of the conductive layer 11 (that is, the surface of the conductive layer 11 opposite to the insulating substrate 1).
  • the concave pattern 5 is formed along the gap between the switching element S1 and the reflux diode D1.
  • the concave pattern 5 is formed from one side of the conductive layer 11 to the other side of the conductive layer 11.
  • the concave pattern 5 includes a plurality of concave portions 51.
  • Each of the plurality of recesses 51 has, for example, a round hole shape.
  • the width on the back side is larger than the width on the opening side.
  • each of the plurality of recesses 51 may reach the insulating substrate 1 through the conductive layer 11.
  • the concave pattern 5 includes a plurality of concave portions 51. Therefore, since the concave pattern includes the plurality of concave portions 51, when the resin 2 is injected into the semiconductor device, the flow path of the resin 2 can be widened in the tunnel-shaped space. Therefore, since the flow path of the resin 2 is widened in the tunnel-shaped space, it is possible to suppress the bubbles from remaining inside the resin 2 in the gap between the switching element S1 and the reflux diode D1. Therefore, by suppressing the remaining of bubbles inside the resin 2, it is possible to suppress a decrease in reliability and insulation of the semiconductor device.
  • the semiconductor device in the present second embodiment it is possible to suppress the bubbles from remaining inside the resin 2 with a simple configuration of the semiconductor device itself.
  • a process such as placing the semiconductor device in a reduced-pressure atmosphere or heating the resin 2 becomes unnecessary. Therefore, an increase in manufacturing cost can be suppressed.
  • each of the plurality of concave portions 51 of the concave pattern 5 has a larger width on the back side than the width on the opening side. Therefore, since the adhesiveness between the resin 2 and the concave pattern 5 is improved, the resin 2 is prevented from peeling from the conductive layer 11. Therefore, the reliability of the semiconductor device can be further improved.
  • each of the plurality of concave portions 51 of the concave pattern 5 may reach the insulating substrate 1 through the conductive layer 11. Since each of the recesses 51 has a depth that reaches the insulating substrate 1 through the conductive layer 11, the insulating substrate 1, the conductive layer 11, and the resin 2 are in close contact with each other, so that the peeling of the resin 2 is further suppressed. . Therefore, the reliability of the semiconductor device can be further improved.
  • FIG. 12 is a cross-sectional view of the semiconductor device according to the third embodiment.
  • the cross section of FIG. 12 corresponds to the cross section of the semiconductor device along the line AA in FIG.
  • the concave pattern 4 is formed on the upper surface of the conductive layer 11 along the gap between the switching element S1 and the reflux diode D1. Further, in the third embodiment, a groove 211 is formed on the surface of the electrode member 21 on the conductive layer 11 side along the gap between the switching element S1 and the free wheel diode D1 in plan view.
  • a groove 211 is formed in the electrode member 21 in addition to the formation of the groove (concave pattern 4) on the upper surface of the conductive layer 11.
  • the tunnel-shaped part surrounded by the conductive layer 11, the switching element S1, the freewheeling diode D1, and the electrode member 21 becomes wider. Accordingly, when the resin 2 is injected into the semiconductor device, the flow path of the resin 2 becomes wider in the tunnel-shaped portion, so that bubbles remain in the resin 2 in the gap between the switching element S1 and the reflux diode D1. This can be further suppressed.
  • the position where the groove 211 is formed is not limited to the position shown in FIG.
  • a groove 211 may be formed on the surface of the electrode member 21 on the conductive layer 12 side along the gap between the switching element S2 and the free wheel diode D2 in a plan view. Further, the groove 211 may be formed on the surface of the electrode member 21 on the conductive layer 13 side along the gap between the switching element S3 and the free wheeling diode D3 in plan view.
  • the groove 211 may be formed on the surface of the electrode member 24 on the conductive layer 14 side along the gap between the switching element S4 and the reflux diode D4 in a plan view. Further, a groove 211 may be formed on the surface of the electrode member 25 on the conductive layer 14 side along the gap between the switching element S5 and the free wheeling diode D5 in a plan view. Further, the groove 211 may be formed on the surface of the electrode member 26 on the conductive layer 14 side along the gap between the switching element S6 and the free wheel diode D6 in a plan view.
  • the concave pattern 5 shown in the second embodiment may be arranged instead of the concave pattern 4 shown in the first embodiment.
  • FIG. 13 is a cross-sectional view of a semiconductor device according to a modification of the third embodiment.
  • the groove 211A is formed on the surface of the electrode member 21 on the conductive layer 11 side along the gap between the switching element S1 and the return diode D1 in a plan view, like the groove 211 in the third embodiment.
  • the groove 211A has a width on the surface side larger than a width on the back side.
  • the resin 2 when the resin 2 is injected into the semiconductor device, the resin easily enters the groove 211A. Accordingly, when the resin 2 is injected into the semiconductor device, the flow path of the resin 2 is further widened in the tunnel-shaped portion, and thus bubbles remain in the resin 2 in the gap between the switching element S1 and the free-wheeling diode D1. This can be further suppressed.
  • Embodiment 4 the semiconductor device according to any one of Embodiments 1 to 3 described above is applied to a power conversion device.
  • the present invention is not limited to a specific power converter, a power converter for a three-phase inverter will be described below as a fourth embodiment.
  • FIG. 14 is a diagram illustrating a configuration of the power conversion system according to the fourth embodiment. 14 is connected to a power supply 100 and a load 300.
  • the power source 100 is a DC power source and supplies DC power to the power converter 200.
  • the power source 100 can be composed of various types, and can be composed of, for example, a DC system, a solar battery, a storage battery, or the like.
  • the power supply 100 may be comprised with the rectifier circuit, AC / DC converter, etc. which were connected to the alternating current system.
  • the power supply 100 may be configured by a DC / DC converter that converts DC power output from the DC system into predetermined power.
  • the power conversion device 200 is a three-phase inverter connected between the power supply 100 and the load 300.
  • the power conversion device 200 converts DC power supplied from the power supply 100 into AC power, and supplies AC power to the load 300.
  • the power conversion device 200 includes a main conversion circuit 201, a drive circuit 202, and a control circuit 203.
  • the main conversion circuit 201 converts DC power into AC power and outputs it.
  • the drive circuit 202 outputs a drive signal that drives each switching element of the main conversion circuit 201.
  • the control circuit 203 outputs a control signal for controlling the drive circuit 202 to the drive circuit 202.
  • the load 300 is a three-phase electric motor that is driven by AC power supplied from the power conversion device 200.
  • the load 300 is not limited to a specific application, but is an electric motor mounted on various electric devices.
  • the load 300 is, for example, an electric motor for a hybrid vehicle, an electric vehicle, a railway vehicle, an elevator, and an air conditioner.
  • the main conversion circuit 201 includes a switching element and a reflux diode. When the switching element is switched, the DC power supplied from the power supply 100 is converted into AC power and supplied to the load 300.
  • the main conversion circuit 201 in the fourth embodiment is a two-level three-phase full bridge circuit.
  • the main conversion circuit 201 includes six switching elements (that is, switching elements S1 to S6 shown in FIG. 1) and six free-wheeling diodes (that is, free-wheeling shown in FIG. 1) connected in antiparallel to the respective switching elements S1 to S6. Diodes D1 to D6) are provided.
  • the six switching elements are divided into three groups (U phase, V phase, W phase) for every two switching elements.
  • the two switching elements are connected in series to form upper and lower arms.
  • Each set of output terminals, that is, each output terminal of the U phase, V phase, and W phase is connected to the load 300.
  • the drive circuit 202 generates a drive signal for driving each switching element of the main conversion circuit 201 and supplies it to the control electrode of each switching element of the main conversion circuit 201. Specifically, in accordance with a control signal from the control circuit 203 to be described later, a drive signal for turning on the switching element and a drive signal for turning off the switching element are supplied to the control electrode of each switching element.
  • the drive signal is a voltage signal (ON signal) that is equal to or higher than the threshold voltage of the switching element
  • the drive signal is a voltage that is equal to or lower than the threshold voltage of the switching element.
  • the control circuit 203 controls each switching element of the main conversion circuit 201 so that a desired voltage is supplied to the load 300. Specifically, based on the power to be supplied to the load 300, the time (ON time) during which each switching element of the main converter circuit 201 is to be turned on is calculated. For example, the control circuit 203 controls the on-time of the switching element by PWM control according to the voltage to be output by the main conversion circuit 201. Then, a control command (control signal) is output to the drive circuit 202 so that an ON signal is output to a switching element that is to be turned on at each time point and an OFF signal is output to a switching element that is to be turned off. The drive circuit 202 outputs an ON signal or an OFF signal as a drive signal to the control electrode of each switching element in accordance with this control signal.
  • power conversion device 200 according to the fourth embodiment since the semiconductor device according to any one of first to third embodiments is applied to main conversion circuit 201, reduction in reliability and insulation of power conversion device 200 is suppressed. Is possible. In addition, an increase in the manufacturing cost of the power conversion device 200 can be suppressed.
  • a two-level three-phase inverter has been described as an example of the power conversion device 200.
  • the configuration of the power conversion device 200 is not limited to this, and for example, the power conversion device 200 includes three power conversion devices 200. It may be a level or multi-level power converter.
  • the power conversion device 200 may be a single-phase inverter that supplies power to a single-phase load.
  • the power converter may be a DC / DC converter or an AC / DC converter.
  • the load 300 connected to the power conversion device 200 of the fourth embodiment is not limited to an electric motor, and for example, an electric discharge machine, a laser machine, an induction heating cooker, a non-contact power feeding system, or the like. There may be.
  • the power conversion device 200 can also be applied to power conditioners such as a solar power generation system and a power storage system.
  • the power conversion device 200 includes a main conversion circuit 201 that converts and outputs input power, and a drive circuit 202 that outputs a drive signal for driving the main conversion circuit 201 to the main conversion circuit 201.
  • the control circuit 203 outputs a control signal for controlling the drive circuit 202 to the drive circuit 202, and the main conversion circuit 201 includes at least one of the semiconductor devices according to any one of the first to third embodiments. Therefore, it is possible to suppress a decrease in reliability and insulation of power conversion device 200 in the fourth embodiment. In addition, an increase in the manufacturing cost of the power conversion device 200 can be suppressed.
  • Insulating substrate 2 resin, 4, 4A, 4B, 4C, 4D, 5 concave pattern, 6 bubbles, 7 gaps, 11, 12, 13, 14 conductive layer, 21, 24, 25, 26 electrode members, 31, 32 , 33, 34 solder, 211, 211A groove, S1, S2, S3, S4, S5, S6 switching element, D1, D2, D3, D4, D5, D6 reflux diode, 100 power supply, 200 power converter, 201 main conversion Circuit, 202 drive circuit, 203 control circuit, 300 load.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inverter Devices (AREA)

Abstract

本発明は簡易な構成で構成部材を封止する樹脂の内部に気泡が発生することを抑制した半導体装置および電力変換装置の提供を目的とする。本発明に係る半導体装置は、絶縁基板１上に配置された導電層１１と、導電層１１の前記絶縁基板１と反対側の面に、互いに隙間を隔てて接合された第１の半導体素子および第２の半導体素子と、第１の半導体素子の導電層１１と反対側の面および第２の半導体素子の導電層１１と反対側の面に、隙間にまたがって接合された電極部材２１と、導電層１１、第１の半導体素子、第２の半導体素子、電極部材２１を封止する樹脂２と、を備え、導電層１１の絶縁基板１と反対側の隙間に対応する面には、隙間に沿って凹状パターン４が形成されている。

Description

半導体装置および電力変換装置
　本発明は半導体装置および電力変換装置に関する。
　電気自動車、電車等のモータを制御するインバータ、エネルギー回生用のコンバータなどには、スイッチング素子などの複数の半導体素子を搭載した半導体装置が用いられている。このような半導体装置の内部は樹脂で封止されるのが一般的である。
　半導体装置において、導電層上に複数の半導体素子を隣接して配置し、隣接する半導体素子の上面に共通して電極を接合する構成が用いられる（例えば特許文献１を参照）。
　このような構成において、半導体装置の内部を樹脂で封止する際に、隣接する半導体素子の隙間部分が狭いため、隙間部分において樹脂の流動性が悪くなる。樹脂の流動性が悪いと、隙間部分において樹脂内部に空気が閉じ込められて気泡として残ってしまう。
特開２０１６－０１８８６６号公報
　上述したように、従来の半導体装置は樹脂内部に気泡が残留することにより、半導体装置の信頼性の低下および絶縁性の低下を引き起こすという問題があった。
　例えば、樹脂を注入する工程において、減圧雰囲気とすることにより樹脂の流動性を高めることが可能である。また、樹脂を加熱することにより流動性を高めることが可能である。しかしながら、半導体装置の製造において設備コストが増大し、製造工程も複雑になる問題がある。
　本発明は以上のような課題を解決するためになされたものであり、簡易な構成で構成部材を封止する樹脂の内部に気泡が発生することを抑制した半導体装置および電力変換装置の提供を目的とする。
　本発明に係る半導体装置は、絶縁基板上に配置された導電層と、導電層の絶縁基板と反対側の面に、互いに隙間を隔てて接合された第１の半導体素子および第２の半導体素子と、第１の半導体素子の導電層と反対側の面および第２の半導体素子の導電層と反対側の面に、隙間にまたがって接合された電極部材と、導電層、第１の半導体素子、第２の半導体素子、電極部材を封止する樹脂と、を備え、導電層の絶縁基板と反対側の隙間に対応する面には、隙間に沿って凹状パターンが形成されている。
　本発明に係る半導体装置によれば、導電層の上面に、第１のスイッチング素子と第２のスイッチング素子との隙間に沿って凹状パターンが形成されることにより、導電層、第１、第２のスイッチング素子および電極部材で囲まれたトンネル状の空間が広くなる。よって、半導体装置の内部に樹脂を注入する際、トンネル状の空間において樹脂の流路が広くなるため、第１のスイッチング素子と第２のスイッチング素子との隙間において樹脂の内部に気泡が残留することを抑制できる。従って、樹脂の内部において気泡の残留が抑制されるため、半導体装置の信頼性および絶縁性の低下を抑制することが可能である。さらに、本発明に係る半導体装置によれば、半導体装置自体の簡易な構成によって樹脂の内部に気泡が残留することを抑制可能である。従って、半導体装置の製造工程において、樹脂の流動性を高めるための処理が不要となるため、製造コストの増大を抑制することが可能である。
　この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによってより明白となる。
実施の形態１に係る半導体装置の平面図である。 実施の形態１に係る半導体装置の一部を拡大した平面図である。 実施の形態１に係る半導体装置の断面図である。 比較例に係る半導体装置の断面図である。 実施の形態１に係る半導体装置の一部を拡大した平面図である。 実施の形態１の第１の変形例に係る半導体装置の断面図である。 実施の形態１の第２の変形例に係る半導体装置の平面図である。 実施の形態１の第３の変形例に係る半導体装置の断面図である。 実施の形態１の第４の変形例に係る半導体装置の断面図である。 実施の形態２に係る半導体装置の平面図である。 実施の形態２に係る半導体装置の断面図である。 実施の形態３に係る半導体装置の断面図である。 実施の形態３の変形例に係る半導体装置の断面図である。 実施の形態４に係る電力変換システムの構成を示す図である。
　＜実施の形態１＞
　図１は、本実施の形態１における半導体装置の平面図である。本実施の形態１における半導体装置は、例えばモータの駆動に使用される三相（Ｕ相、Ｖ相、Ｗ相）一体型の半導体モジュール（即ち、６個のスイッチング素子を搭載した半導体装置）である。
　図１に示すように、半導体装置は、絶縁基板１と、絶縁基板１上に互いに分離して配置された複数の導電層１１から１４と、６個のスイッチング素子Ｓ１からＳ６と、６個の還流ダイオードＤ１からＤ６と、複数の電極部材２１，２４～２６を備える。導電層１１から１４、スイッチング素子Ｓ１からＳ６、還流ダイオードＤ１からＤ６は樹脂２により封止されている。なお、図１において、図の見易さのために導電層１１から１４の周囲は樹脂２の記載を省略している。
　導電層１１から１４のそれぞれは、例えばアルミニウム又はアルミニウムを含む合金である。スイッチング素子Ｓ１からＳ６のそれぞれの上面および下面には主電極が設けられている。また、スイッチング素子Ｓ１からＳ６のそれぞれの上面の一部には制御電極が設けられている。なお、スイッチング素子Ｓ１からＳ６のそれぞれが電流センス機能、温度センス機能などを備える場合、各スイッチング素子の上面には、主電極と制御電極の他に、例えば電流センス用の電極、温度センス用の電極などが設けられていてもよい。スイッチング素子Ｓ１からＳ６のそれぞれは、例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（ｍｅｔａｌ－ｏｘｉｄｅ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ　ｆｉｅｌｄ－ｅｆｆｅｃｔ　ｔｒａｎｓｉｓｔｏｒ）などである。スイッチング素子Ｓ１からＳ６のそれぞれは、例えばＳｉＣ、ＧａＮ等のワイドバンドギャップ半導体で形成されている。
　還流ダイオードＤ１からＤ６のそれぞれの上面および下面には主電極が設けられている。還流ダイオードＤ１からＤ６のそれぞれは、例えば、ＳＢＤ（Ｓｃｈｏｔｔｋｙ　Ｂａｒｒｉｅｒ　Ｄｉｏｄｅ）、ＰＮ接合ダイオードなどである。還流ダイオードＤ１からＤ６のそれぞれは、例えばＳｉＣ、ＧａＮ等のワイドバンドギャップ半導体で形成されている。
　半導体装置において、Ｕ相、Ｖ相、Ｗ相の回路構成は互いに類似しているため、Ｕ相の回路構成について以下で説明する。
　スイッチング素子Ｓ１とスイッチング素子Ｓ４とが直列接続されてＵ相の上下アームを構成する。スイッチング素子Ｓ１には還流ダイオードＤ１が逆並列に接続されている。スイッチング素子Ｓ４には還流ダイオードＤ４が逆並列に接続されている。なお、本実施の形態１において、スイッチング素子Ｓ１を第１の半導体素子Ｓ１とも記載する。また、還流ダイオードＤ１を第１の半導体素子Ｓ１とも記載する。
　導電層１１の上面（即ち、絶縁基板１と反対側の面）には、スイッチング素子Ｓ１と還流ダイオードＤ１とが互いに隙間を隔てて接合されている。電極部材２１は、スイッチング素子Ｓ１の上面電極および還流ダイオードＤ１の上面電極に、隙間にまたがって接合されている。ここで、スイッチング素子Ｓ１の上面電極とは、スイッチング素子Ｓ１の導電層１１と反対側の面に設けられた主電極である。同様に、還流ダイオードＤ１の上面電極とは、還流ダイオードＤ１の導電層１１と反対側の面に設けられた主電極である。
　また、導電層１４の上面（即ち、絶縁基板１と反対側の面）には、スイッチング素子Ｓ４と還流ダイオードＤ４とが互いに隙間を隔てて接合されている。電極部材２４は、スイッチング素子Ｓ４の上面電極および還流ダイオードＤ４の上面電極に、隙間にまたがって接合されている。ここで、スイッチング素子Ｓ４の上面電極とは、スイッチング素子Ｓ４の導電層１１と反対側の面に設けられた主電極である。同様に、還流ダイオードＤ４の上面電極とは、還流ダイオードＤ４の導電層１１と反対側の面に設けられた主電極である。
　また、電極部材２１は電極端子Ｎとも接合されている。導電層１４は電極端子Ｐとも接合されている。電極部材２４は導電層１１およびＵ相の電極端子Ｕとも接合されている。
　Ｖ相の回路は、スイッチング素子Ｓ２，Ｓ４、還流ダイオードＤ２，Ｄ４、導電層１２，１４、電極部材２１，２５およびＶ相の電極端子Ｖを備え、Ｕ相と同様に構成されている。
　Ｗ相の回路は、スイッチング素子Ｓ３，Ｓ６、還流ダイオードＤ３，Ｄ６、導電層１３，１４、電極部材２１，２６およびＷ相の電極端子Ｗを備え、Ｕ相と同様に構成されている。
　図２は、図１における領域Ｒ１を拡大した半導体装置の平面図である。図２に示すように、導電層１１の上面（即ち、導電層１１の絶縁基板１と反対側の面）には、凹状パターン４が形成されている。凹状パターン４は、スイッチング素子Ｓ１と還流ダイオードＤ１との隙間に沿って形成されている。凹状パターン４は、導電層１１の一辺から導電層１１の他辺まで形成されている。
　図３は、図２中の線分Ａ－Ａに沿った半導体装置の断面図である。図３に示すように、絶縁基板１上に導電層１１が配置されている。導電層１１の上面にスイッチング素子Ｓ４と還流ダイオードＤ４とが互いに隙間を隔てて、はんだ３１，３２によりそれぞれ接合されている。電極部材２１は、スイッチング素子Ｓ１の上面電極および還流ダイオードＤ１の上面電極に、はんだ３３，３４のそれぞれにより接合されている。電極部材２１は、スイッチング素子Ｓ１と還流ダイオードＤ１との隙間にまたがって接合されている。
　図３に示すように、導電層１１の上面に形成された凹状パターン４は、スイッチング素子Ｓ１と還流ダイオードＤ１との隙間に沿って延在する溝である。
　図４は、比較例としての半導体装置の断面図である。比較例において導電層１１の上面に凹状パターン４が設けられていない。一般的に、樹脂２は硬化前であっても粘度が高く流動性が悪い。図４に示す比較例においては、半導体装置の内部に樹脂２を注入する際、トンネル状の部分において樹脂２の流路が狭いため、スイッチング素子Ｓ１と還流ダイオードＤ１との隙間において樹脂２の内部に気泡６が残留し易い。
　一方、図３に示す本実施の形態１における半導体装置においては、導電層１１の上面に、スイッチング素子Ｓ１と還流ダイオードＤ１との隙間に沿って凹状パターン４として溝が形成される。これにより、導電層１１、スイッチング素子Ｓ１、還流ダイオードＤ１および電極部材２１で囲まれたトンネル状の空間が広くなる。従って、半導体装置の内部に樹脂２を注入する際、トンネル状の空間において樹脂２の流路が広くなるため、スイッチング素子Ｓ１と還流ダイオードＤ１との隙間において樹脂２の内部に気泡が残留することを抑制できる。
　また、図３に示すように、トンネル状の空間において、スイッチング素子Ｓ１の上面の一部と電極部材２１との間に隙間７が生じる場合がある。本実施の形態１では、凹状パターン４として溝が形成されることにより、トンネル状の空間において樹脂２の流路が広くなるため、スイッチング素子Ｓ１の上面の一部と電極部材２１との間の隙間７においても、樹脂２の内部に気泡が残留することを抑制できる。
　なお、本実施の形態１では、図１に示すように半導体装置は三相一体型の半導体モジュールであるとして説明を行ったが、これは一例であり、本実施の形態１の半導体装置の構成は図１に限定されない。本実施の形態１の半導体装置は、少なくとも、図２および図３で示した構成を含めばよい。
　また、図２および図３に示したように、導電層１１の上面に、スイッチング素子Ｓ１と還流ダイオードＤ１との隙間に沿って凹状パターン４が形成されるとしたが、凹状パターン４が形成される位置はこれに限定されない。導電層１２の上面に、スイッチング素子Ｓ２と還流ダイオードＤ２との隙間に沿って凹状パターン４を形成してもよい。また、導電層１３の上面に、スイッチング素子Ｓ３と還流ダイオードＤ３との隙間に沿って凹状パターン４を形成してもよい。
　図５は、図１における領域Ｒ２を拡大した半導体装置の平面図である。図５に示すように、導電層１４の上面に、スイッチング素子Ｓ４と還流ダイオードＤ４との隙間に沿って凹状パターン４を形成してもよい。同様に、導電層１４の上面に、スイッチング素子Ｓ５と還流ダイオードＤ５との隙間に沿って凹状パターン４を形成してもよい。同様に、導電層１４の上面に、スイッチング素子Ｓ６と還流ダイオードＤ６との隙間に沿って凹状パターン４を形成してもよい。また、図５に示すように、導電層１４上において複数の凹状パターン４を繋げて、一続きの凹状パターン４としてもよい。
　また、本実施の形態１では第１の半導体素子がスイッチング素子であり、第２の半導体素子が還流ダイオードであるとしたが、第１、第２の半導体素子はこれに限定されない。例えば、第１、第２の半導体素子の両方ともスイッチング素子であってもよい。
　＜効果＞
　本実施の形態１における半導体装置は、絶縁基板１上に配置された導電層１１と、導電層１１の前記絶縁基板１と反対側の面に、互いに隙間を隔てて接合された第１の半導体素子（即ちスイッチング素子Ｓ１）および第２の半導体素子（即ち還流ダイオードＤ１）と、第１の半導体素子の導電層１１と反対側の面および第２の半導体素子の導電層１１と反対側の面に、隙間にまたがって接合された電極部材２１と、導電層１１、第１の半導体素子、第２の半導体素子、電極部材２１を封止する樹脂２と、を備え、導電層１１の絶縁基板１と反対側の隙間に対応する面には、隙間に沿って凹状パターン４が形成されている。
　導電層１１の上面に、スイッチング素子Ｓ１と還流ダイオードＤ１との隙間に沿って凹状パターン４が形成されることにより、導電層１１、スイッチング素子Ｓ１、還流ダイオードＤ１および電極部材２１で囲まれたトンネル状の空間が広くなる。よって、半導体装置の内部に樹脂２を注入する際、トンネル状の空間において樹脂２の流路が広くなるため、スイッチング素子Ｓ１と還流ダイオードＤ１との隙間において樹脂２の内部に気泡が残留することを抑制できる。従って、樹脂２の内部において気泡の残留が抑制されるため、半導体装置の信頼性および絶縁性の低下を抑制することが可能である。
　さらに、本実施の形態１における半導体装置によれば、半導体装置自体の簡易な構成によって樹脂２の内部に気泡が残留することを抑制可能であるため、半導体装置の製造工程において、樹脂２の流動性を高めるために、半導体装置を減圧雰囲気下におく、樹脂２を加熱するなどの工程が不要となる。従って、製造コストの増大を抑制することが可能である。
　また、本実施の形態１における半導体装置において、凹状パターン４は、隙間に沿って延在する溝を備える。従って、凹状パターンを溝とすることにより、半導体装置の内部に樹脂２を注入する際、トンネル状の空間において樹脂２の流路を広くすることが可能である。
　また、本実施の形態１における半導体装置において、凹状パターン４は、導電層１１の一辺から導電層１１の他辺まで形成されている。従って、導電層１１の一辺から導電層１１の他辺まで凹状パターン４を形成することにより、導電層１１、スイッチング素子Ｓ１、還流ダイオードＤ１および電極部材２１で囲まれたトンネル状の空間を貫通して凹状パターン４が配置されるため、トンネル状の空間全体において樹脂２の流路を広くすることが可能である。
　また、本実施の形態１における半導体装置において、第１の半導体素子は、上面および下面のそれぞれに主電極を備えたスイッチング素子Ｓ１であり、第２の半導体素子は、上面および下面のそれぞれに主電極を備えた還流ダイオードＤ１である。従って、第１、第２の半導体素子により、逆並列に接続されたスイッチング素子と還流ダイオードを備えるスイッチング回路を構成することが可能である。
　＜実施の形態１の第１の変形例＞
　図６は、実施の形態１の第１の変形例における半導体装置の断面図である。図６の断面は、図２中の線分Ａ－Ａに沿った半導体装置の断面に対応している。
　本変形例において、凹状パターン４Ａは、実施の形態１における凹状パターン４と同様、溝の形状である。本変形例においてはさらに、凹状パターン４Ａの溝は、導電層１１の表面側の幅よりも奥側の幅が大きくなっている。
　本変形例においては、凹状パターン４Ａの溝の導電層１１の表面側の幅よりも奥側の幅が大きい。従って、樹脂２と凹状パターン４Ａとの密着性が向上するため、樹脂２が導電層１１から剥離することが抑制される。よって、半導体装置の信頼性をより向上させることが可能である。
　＜実施の形態１の第２の変形例＞
　図７は、実施の形態１の第２の変形例における半導体装置の平図である。図７は、図１における領域Ｒ１を拡大した半導体装置の平面図に対応している。
　本変形例において、凹状パターン４Ｂは、実施の形態１における凹状パターン４と同様、溝の形状である。本変形例においてはさらに、凹状パターン４Ｂの溝の両端部分４１のそれぞれにおいて、端に向かって溝の幅が広くなっている。
　従って、半導体装置の内部に樹脂２を注入する際、両端部分４１において樹脂２の流路が広くなるため、樹脂２の流動性が高くなり、スイッチング素子Ｓ１と還流ダイオードＤ１との隙間において樹脂２の内部に気泡が残留することをより抑制できる。
　＜実施の形態１の第３の変形例＞
　図８は、実施の形態１の第３の変形例における半導体装置の平図である。図８の断面は、図２中の線分Ｂ－Ｂに沿った半導体装置の断面に対応している。
　本変形例において、凹状パターン４Ｃは、実施の形態１における凹状パターン４と同様、溝の形状である。本変形例においてはさらに、凹状パターン４Ｃの溝の深さが、溝の両端部分のそれぞれから中間部分に向けて大きくなる。
　凹状パターン４Ｃの溝の両端部分のそれぞれから中間部分に向けて、溝の深さが大きくなることにより、半導体装置の内部に樹脂２を注入する際、凹状パターン４Ｃにおいて樹脂２の流動性が向上する。従って、スイッチング素子Ｓ１とダイオードＤ１との隙間において樹脂２の内部に気泡が残留することをより抑制できる。
　＜実施の形態１の第４の変形例＞
　図９は、実施の形態１の第４の変形例における半導体装置の平図である。図９の断面は、図２中の線分Ｂ－Ｂに沿った半導体装置の断面に対応している。
　本変形例において、凹状パターン４Ｄは、実施の形態１における凹状パターン４と同様、溝の形状である。本変形例においてはさらに、凹状パターン４Ｄの溝の深さが、溝の両端部分のそれぞれから中間部分に向けて小さくなる。
　凹状パターン４Ｄの溝の両端部分のそれぞれから中間部分に向けて、溝の深さが小さくなることにより、半導体装置の内部に樹脂２を注入する際、凹状パターン４Ｃにおいて樹脂２の流動性が向上する。従って、スイッチング素子Ｓ１とダイオードＤ１との隙間において樹脂２の内部に気泡が残留することをより抑制できる。
　＜実施の形態２＞
　図１０は、本実施の形態２における半導体装置の平面図である。図１０は、図１における領域Ｒ１を拡大した半導体装置の平面図に対応している。また、図１１は、図１０中の線分Ｃ－Ｃに沿った半導体装置の断面図である。
　実施の形態１の半導体装置において凹状パターン４は溝であるとした。一方、本実施の形態２の半導体装置において凹状パターン５は複数の凹部５１を備える。本実施の形態２の半導体装置において凹状パターン５以外の構成は実施の形態１と同じため、説明を省略する。
　図１０に示すように、導電層１１の上面（即ち、導電層１１の絶縁基板１と反対側の面）には、凹状パターン５が形成されている。凹状パターン５は、スイッチング素子Ｓ１と還流ダイオードＤ１との隙間に沿って形成されている。凹状パターン５は、導電層１１の一辺から導電層１１の他辺まで形成されている。
　図１０および図１１に示すように、凹状パターン５は複数の凹部５１を備える。複数の凹部５１のそれぞれは、例えば丸穴形状である。また、図１１に示すように、複数の凹部５１のそれぞれにおいて、開口側の幅よりも奥側の幅が大きくなっている。また、図１１に示すように、複数の凹部５１のそれぞれは、導電層１１を貫通して絶縁基板１に達していてもよい。
　＜効果＞
　本実施の形態２における半導体装置において、凹状パターン５は、複数の凹部５１を備える。従って、凹状パターンが複数の凹部５１を備えることにより、半導体装置の内部に樹脂２を注入する際、トンネル状の空間において樹脂２の流路を広くすることが可能である。よって、トンネル状の空間において樹脂２の流路が広くなるため、スイッチング素子Ｓ１と還流ダイオードＤ１との隙間において樹脂２の内部に気泡が残留することを抑制できる。従って、樹脂２の内部において気泡の残留が抑制されることにより、半導体装置の信頼性および絶縁性の低下を抑制することが可能である。
　さらに、本実施の形態２における半導体装置によれば、半導体装置自体の簡易な構成によって樹脂２の内部に気泡が残留することを抑制可能であるため、半導体装置の製造工程において、樹脂２の流動性を高めるために、半導体装置を減圧雰囲気下におく、樹脂２を加熱するなどの工程が不要となる。従って、製造コストの増大も抑制することが可能である。
　また、本実施の形態２における半導体装置において、凹状パターン５の複数の凹部５１のそれぞれにおいて、開口側の幅よりも奥側の幅が大きい。従って、樹脂２と凹状パターン５との密着性が向上するため、樹脂２が導電層１１から剥離することが抑制される。よって、半導体装置の信頼性をより向上させることが可能である。
　また、本実施の形態２における半導体装置において、凹状パターン５の複数の凹部５１のそれぞれは、導電層１１を貫通して絶縁基板１に達していてもよい。凹部５１のそれぞれを、導電層１１を貫通して絶縁基板１に達する深さとすることにより、絶縁基板１、導電層１１および樹脂２が相互に密着するため、樹脂２の剥離がさらに抑制される。よって、半導体装置の信頼性をさらに向上させることが可能である。
　＜実施の形態３＞
　図１２は、本実施の形態３における半導体装置の断面図である。図１２の断面は、図２中の線分Ａ－Ａに沿った半導体装置の断面に対応している。
　本実施の形態３において、実施の形態１と同様に、スイッチング素子Ｓ１と還流ダイオードＤ１との隙間に沿って、導電層１１の上面に凹状パターン４が形成されている。本実施の形態３においてはさらに、電極部材２１の導電層１１側の面には、平面視でスイッチング素子Ｓ１と還流ダイオードＤ１との隙間に沿って溝２１１が形成されている。
　本実施の形態３における半導体装置においては、導電層１１の上面に溝（凹状パターン４）が形成されることに加えて、電極部材２１に溝２１１が形成される。これにより、導電層１１、スイッチング素子Ｓ１、還流ダイオードＤ１および電極部材２１で囲まれたトンネル状の部分がより広くなる。従って、半導体装置の内部に樹脂２を注入する際、トンネル状の部分において樹脂２の流路がより広くなるため、スイッチング素子Ｓ１と還流ダイオードＤ１との隙間において樹脂２の内部に気泡が残留することをより抑制できる。
　なお、本実施の形態３において、溝２１１が形成される位置は図１１に示した位置に限定されない。電極部材２１の導電層１２側の面に、平面視でスイッチング素子Ｓ２と還流ダイオードＤ２との隙間に沿って溝２１１を形成してもよい。また、電極部材２１の導電層１３側の面に、平面視でスイッチング素子Ｓ３と還流ダイオードＤ３との隙間に沿って溝２１１を形成してもよい。
　また、電極部材２４の導電層１４側の面に、平面視でスイッチング素子Ｓ４と還流ダイオードＤ４との隙間に沿って溝２１１を形成してもよい。また、電極部材２５の導電層１４側の面に、平面視でスイッチング素子Ｓ５と還流ダイオードＤ５との隙間に沿って溝２１１を形成してもよい。また、電極部材２６の導電層１４側の面に、平面視でスイッチング素子Ｓ６と還流ダイオードＤ６との隙間に沿って溝２１１を形成してもよい。
　なお、本実施の形態３において、実施の形態１で示した凹状パターン４の代わりに、実施の形態２で示した凹状パターン５を配置してもよい。
　＜実施の形態３の変形例＞
　図１３は、実施の形態３の変形例における半導体装置の断面図である。本変形例において、溝２１１Ａは、実施の形態３における溝２１１と同様に、電極部材２１の導電層１１側の面に平面視でスイッチング素子Ｓ１と還流ダイオードＤ１との隙間に沿って形成される。図１３に示すように、溝２１１Ａは奥側の幅よりも表面側の幅が大きくなっている。
　これにより、半導体装置の内部に樹脂２を注入する際、溝２１１Ａに樹脂が入り易くなる。従って、半導体装置の内部に樹脂２を注入する際、トンネル状の部分において樹脂２の流路がさらに広くなるため、スイッチング素子Ｓ１と還流ダイオードＤ１との隙間において樹脂２の内部に気泡が残留することをさらに抑制できる。
　＜実施の形態４＞
　本実施の形態は、上述した実施の形態１から３のいずれかにおける半導体装置を電力変換装置に適用したものである。本発明は特定の電力変換装置に限定されるものではないが、以下、実施の形態４として、三相インバータの電力変換装置について説明する。
　図１４は、本実施の形態４における電力変換システムの構成を示す図である。図１４に示す電力変換装置２００は、電源１００および負荷３００と接続される。電源１００は直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池などで構成することができる。また、電源１００は、交流系統に接続された整流回路、ＡＣ／ＤＣコンバータなどで構成されてもよい。また、電源１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成してもよい。
　電力変換装置２００は、電源１００と負荷３００との間に接続された三相のインバータである。電力変換装置２００は、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。図１３に示すように、電力変換装置２００は、主変換回路２０１と駆動回路２０２と制御回路２０３を備える。主変換回路２０１は、直流電力を交流電力に変換して出力する。駆動回路２０２は、主変換回路２０１の各スイッチング素子を駆動する駆動信号を出力する。制御回路２０３は、駆動回路２０２を制御する制御信号を駆動回路２０２に出力する。
　負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機である。負荷３００は例えば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター、空調機器向けの電動機である。
　以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えている。スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力が交流電力に変換され、負荷３００に供給される。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態４における主変換回路２０１は２レベルの三相フルブリッジ回路である。主変換回路２０１は、６つのスイッチング素子（即ち、図１に示すスイッチング素子Ｓ１からＳ６）と、それぞれのスイッチング素子Ｓ１からＳ６に逆並列接続された６つの還流ダイオード（即ち、図１に示す還流ダイオードＤ１からＤ６）を備える。
　６つのスイッチング素子は、２つのスイッチング素子ごとに３つの組（Ｕ相、Ｖ相、Ｗ相）に分けられる。各組において、２つのスイッチング素子は直列接続されて上下のアームを構成する。そして、各組の出力端子、即ち、Ｕ相、Ｖ相、Ｗ相のそれぞれの出力端子は負荷３００に接続される。
　駆動回路２０２は、主変換回路２０１の各スイッチング素子を駆動する駆動信号を生成し、主変換回路２０１の各スイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号と、スイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に供給する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
　制御回路２０３は、負荷３００に所望の電圧が供給されるよう主変換回路２０１の各スイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、制御回路２０３は、主変換回路２０１が出力すべき電圧に応じて、スイッチング素子のオン時間をＰＷＭ制御によって制御する。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、駆動回路２０２に制御指令（制御信号）を出力する。駆動回路２０２は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
　本実施の形態４における電力変換装置２００では、実施の形態１から３のいずれかにおける半導体装置を主変換回路２０１に適用するため、電力変換装置２００の信頼性および絶縁性の低下を抑制することが可能である。また、電力変換装置２００の製造コストの増大も抑制することが可能である。
　なお、本実施の形態４では、電力変換装置２００として２レベルの三相インバータを例に説明したが、電力変換装置２００の構成はこれに限られるものではなく、例えば、電力変換装置２００は３レベル又はマルチレベルの電力変換装置であってもよい。また、電力変換装置２００は、単相負荷に電力を供給する単相のインバータであってもよい。また、電力変換装置は、ＤＣ／ＤＣコンバータ、ＡＣ／ＤＣコンバータであってもよい。
　また、本実施の形態４の電力変換装置２００と接続される負荷３００は、電動機に限定されるものではなく、例えば、放電加工機、レーザ加工機、誘導加熱調理器、非接触給電システムなどであってもよい。また、電力変換装置２００は、太陽光発電システム、蓄電システムなどのパワーコンディショナーに適用することも可能である。
　＜効果＞
　本実施の形態４における電力変換装置２００は、入力される電力を変換して出力する主変換回路２０１と、主変換回路２０１を駆動する駆動信号を、主変換回路２０１に出力する駆動回路２０２と、駆動回路２０２を制御する制御信号を、駆動回路２０２に出力する制御回路２０３と、を備え、主変換回路２０１は、実施の形態１から３のいずれかの半導体装置を少なくとも１つ備える。従って、本実施の形態４における電力変換装置２００の信頼性および絶縁性の低下を抑制することが可能である。また、電力変換装置２００の製造コストの増大も抑制することが可能である。
　なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
　１　絶縁基板、２　樹脂、４，４Ａ，４Ｂ，４Ｃ，４Ｄ，５　凹状パターン、６　気泡、７　隙間、１１，１２，１３，１４　導電層、２１，２４，２５，２６　電極部材、３１，３２，３３，３４　はんだ、２１１，２１１Ａ　溝、Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６　スイッチング素子、Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６　還流ダイオード、１００　電源、２００　電力変換装置、２０１　主変換回路、２０２　駆動回路、２０３　制御回路、３００　負荷。

Claims (13)

  1. 　絶縁基板（１）上に配置された導電層（１１）と、
    　前記導電層（１１）の前記絶縁基板（１）と反対側の面に、互いに隙間を隔てて接合された第１の半導体素子および第２の半導体素子と、
    　前記第１の半導体素子の前記導電層（１１）と反対側の面および前記第２の半導体素子の前記導電層（１１）と反対側の面に、前記隙間にまたがって接合された電極部材（２１）と、
    　前記導電層（１１）、前記第１の半導体素子、前記第２の半導体素子、前記電極部材（２１）を封止する樹脂（２）と、
    　を備え、
    　前記導電層（１１）の前記絶縁基板（１）と反対側の前記隙間に対応する面には、前記隙間に沿って凹状パターン（４）が形成されている、
    半導体装置。
  2. 　前記凹状パターン（４）は、前記隙間に沿って延在する溝を備える、
    請求項１に記載の半導体装置。
  3. 　前記凹状パターン（４）の前記溝は、表面側の幅よりも奥側の幅が大きい、
    請求項２に記載の半導体装置。
  4. 　前記凹状パターン（４）の前記溝の両端部分のそれぞれにおいて、端に向かって前記溝の幅が広くなる、
    請求項２又は請求項３に記載の半導体装置。
  5. 　前記凹状パターン（４）の前記溝の両端部分のそれぞれから中間部分に向けて、前記溝の深さが小さくなるか、又は大きくなる、
    請求項２から請求項４のいずれか一項に記載の半導体装置。
  6. 　前記凹状パターン（５）は、複数の凹部（５１）を備える、
    請求項１に記載の半導体装置。
  7. 　前記凹状パターン（５）の前記複数の凹部（５１）のそれぞれにおいて、開口側の幅よりも奥側の幅が大きい、
    請求項６に記載の半導体装置。
  8. 　前記凹状パターン（５）の前記複数の凹部（５１）のそれぞれは、前記導電層（１１）を貫通して前記絶縁基板（１）に達している、
    請求項６又は請求項７に記載の半導体装置。
  9. 　前記凹状パターン（４，５）は、前記導電層（１１）の一辺から前記導電層（１１）の他辺まで形成されている、
    請求項１から請求項８のいずれか一項に記載の半導体装置。
  10. 　前記電極部材（２１）の前記導電層（１１）側の面には、平面視で前記隙間に沿って溝（２１１）が形成されている、
    請求項１から請求項９のいずれか一項に記載の半導体装置。
  11. 　前記電極部材（２１）の前記溝（２１１Ａ）は、奥側の幅よりも表面側の幅が大きい、
    請求項１０に記載の半導体装置。
  12. 　前記第１の半導体素子は、上面および下面のそれぞれに主電極を備えたスイッチング素子Ｓ１であり、
    　前記第２の半導体素子は、上面および下面のそれぞれに主電極を備えた還流ダイオードＤ１である、
    請求項１から請求項１１のいずれか一項に記載の半導体装置。
  13. 　入力される電力を変換して出力する主変換回路（２０１）と、
    　前記主変換回路を駆動する駆動信号を、前記主変換回路に出力する駆動回路（２０２）と、
    　前記駆動回路を制御する制御信号を、前記駆動回路に出力する制御回路（２０３）と、
    　を備え、
    　前記主変換回路（２０１）は、請求項１から請求項１２のいずれか一項に記載の半導体装置を少なくとも１つ備える、
    電力変換装置（２００）。
PCT/JP2016/086473 2016-12-08 2016-12-08 半導体装置および電力変換装置 WO2018105075A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE112016007511.1T DE112016007511T5 (de) 2016-12-08 2016-12-08 Halbleitervorrichtung und Leistungswandler
CN201680091343.0A CN110036476B (zh) 2016-12-08 2016-12-08 半导体装置以及电力变换装置
PCT/JP2016/086473 WO2018105075A1 (ja) 2016-12-08 2016-12-08 半導体装置および電力変換装置
US16/465,089 US10734300B2 (en) 2016-12-08 2016-12-08 Semiconductor device and power converter
JP2018555394A JP6689406B2 (ja) 2016-12-08 2016-12-08 半導体装置および電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/086473 WO2018105075A1 (ja) 2016-12-08 2016-12-08 半導体装置および電力変換装置

Publications (1)

Publication Number Publication Date
WO2018105075A1 true WO2018105075A1 (ja) 2018-06-14

Family

ID=62491807

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/086473 WO2018105075A1 (ja) 2016-12-08 2016-12-08 半導体装置および電力変換装置

Country Status (5)

Country Link
US (1) US10734300B2 (ja)
JP (1) JP6689406B2 (ja)
CN (1) CN110036476B (ja)
DE (1) DE112016007511T5 (ja)
WO (1) WO2018105075A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6786416B2 (ja) * 2017-02-20 2020-11-18 株式会社東芝 半導体装置
CN114026687A (zh) * 2020-01-07 2022-02-08 富士电机株式会社 半导体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4952975A (ja) * 1972-09-22 1974-05-23
JP2005191178A (ja) * 2003-12-25 2005-07-14 Mitsubishi Electric Corp 半導体装置
JP2006222347A (ja) * 2005-02-14 2006-08-24 Toyota Motor Corp 半導体モジュールと半導体モジュールの製造方法
JP2015041716A (ja) * 2013-08-23 2015-03-02 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法
JP2015220429A (ja) * 2014-05-21 2015-12-07 ローム株式会社 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101925255B (zh) * 2009-06-12 2012-02-22 华通电脑股份有限公司 埋设有电子元件的电路板及其制造方法
JP6066822B2 (ja) 2013-05-08 2017-01-25 三菱電機株式会社 グラウンド構造、制御装置、及び制御システム
JP2016018866A (ja) * 2014-07-08 2016-02-01 三菱電機株式会社 パワーモジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4952975A (ja) * 1972-09-22 1974-05-23
JP2005191178A (ja) * 2003-12-25 2005-07-14 Mitsubishi Electric Corp 半導体装置
JP2006222347A (ja) * 2005-02-14 2006-08-24 Toyota Motor Corp 半導体モジュールと半導体モジュールの製造方法
JP2015041716A (ja) * 2013-08-23 2015-03-02 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法
JP2015220429A (ja) * 2014-05-21 2015-12-07 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
DE112016007511T5 (de) 2019-09-19
CN110036476B (zh) 2023-01-17
CN110036476A (zh) 2019-07-19
JP6689406B2 (ja) 2020-04-28
JPWO2018105075A1 (ja) 2019-03-07
US10734300B2 (en) 2020-08-04
US20190295915A1 (en) 2019-09-26

Similar Documents

Publication Publication Date Title
US20210125904A1 (en) Semiconductor module and power conversion apparatus
JP2006340569A (ja) パワーユニット
JP2013162690A (ja) Ｖｖｖｆインバータ及び車両制御装置
JP2019179828A (ja) 半導体装置、半導体装置の製造方法および電力変換装置
US10777499B2 (en) Semiconductor module, method for manufacturing the same and power conversion apparatus
CN108538793B (zh) 半导体功率模块及电力变换装置
JP6361646B2 (ja) 電力変換装置
WO2018105075A1 (ja) 半導体装置および電力変換装置
CN111052325B (zh) 半导体模块以及电力转换装置
US11239124B2 (en) Semiconductor device and method of manufacturing semiconductor device, power conversion device, and moving body
CN113035819A (zh) 半导体模块以及功率转换装置
JP6641782B2 (ja) 電力変換装置
US11211355B2 (en) Semiconductor device, method for manufacturing semiconductor device, and power conversion device
US11887904B2 (en) Integrally bonded semiconductor device and power converter including the same
US10848049B2 (en) Main conversion circuit, power conversion device, and moving body
JP2023077817A (ja) 半導体装置及び電力変換装置
WO2019171666A1 (ja) 半導体装置、電力変換装置及び半導体装置の製造方法
CN116344522A (zh) 半导体装置以及电力变换装置
CN117673017A (zh) 半导体装置、半导体装置的制造方法及电力变换装置
JP2018011496A (ja) 電力変換装置

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018555394

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16923330

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 16923330

Country of ref document: EP

Kind code of ref document: A1