CN101925255B - 埋设有电子元件的电路板及其制造方法 - Google Patents
埋设有电子元件的电路板及其制造方法 Download PDFInfo
- Publication number
- CN101925255B CN101925255B CN2009101490401A CN200910149040A CN101925255B CN 101925255 B CN101925255 B CN 101925255B CN 2009101490401 A CN2009101490401 A CN 2009101490401A CN 200910149040 A CN200910149040 A CN 200910149040A CN 101925255 B CN101925255 B CN 101925255B
- Authority
- CN
- China
- Prior art keywords
- electronic component
- substrate
- conductive layer
- circuit board
- filling material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明是有关于一种埋设有电子元件的电路板及其制造方法。该埋设有电子元件的电路板包括:一电绝缘基板,具有贯孔;一电子元件,设置于贯孔内;一上图案化线路,形成于基板上面,与电子元件接触;一下图案化线路,形成于基板下面。该电路板制造方法包括:准备电绝缘基板;在基板上形成贯孔;将基板设置于载板上;将电子元件置入贯孔中;朝贯孔填充绝缘填充材;去除载板将基板倒置;使电子元件接点自绝缘填充材露出;对基板全板电镀,形成第三、第四导电层;及在第一至第四导电层形成图案化线路。如此,本电路板的厚度缩减,利于制作多层电路板时薄型化,因电子元件不必焊接于本电路板上,故可减少一道高温回焊程序,使基板的材料不致受损。
Description
技术领域
本发明涉及一种电路板及其制造方法,特别是涉及一种埋设有电子元件的电路板及其制造方法。
背景技术
由于电子产品的制作有日渐微小化的趋势,故所有电子元件的尺寸也越做越小,再搭配多层电路板的应用且将电子元件埋入多层电路板中,即可有效地缩小电子产品的体积。
请参阅图4A至图4C以及图5所示,图4A至图4C是既有多层电路板中各子层电路板的剖面图。图5是既有多层电路板的剖面图。一种既有多层电路板由上至下是包括一第一子层电路板71、一第二子层电路板72及一第三子层电路板73等三个单层电路板,其中各子层电路板71、72、73的顶面与底面均设有图案化线路711、721、731,且该第二子层电路板72上其中一表面的图案化线路721是预先焊接有至少一电子元件80。当组合成多层电路板时,该第一至第三子层电路板71、72、73是以绝缘层74由上而下依序叠合后压合而成,并在压合后再形成导电穿孔75以电连接各子层电路板71、72、73上的图案化线路711、721、731。
然而上述多层电路板有以下缺点:
1、电子元件80焊接于第二子层电路板72时,电子元件80是先固定于于该第二子层电路板72上后,再经过一道高温回焊程序完成焊接,而整个多层电路板完成后,当多层电路板后续与外部电子元件再进行一次焊接程序时,又必须再经过一道高温回焊程序,因此该第二子层电路板72在经过两次的高温冲击后,往往会有脆化或是毁损的情况发生,导致多层电路板的制造良率下降。
2、由于电子元件80是设置于第二子层电路板72的表面上,因此整个多层电路板的总厚度除了各子层电路板71、72、73原有的厚度外,尚必须加上电子元件80的厚度,如此将使多层电路板的总厚度增加,而有违电子产品微小化的趋势。
由此可见,上述现有的埋设有电子元件的电路板及其制造方法在产品结构、制造方法与使用上,显然仍存在有不便与缺陷,而亟待加以进一步改进。为了解决上述存在的问题,相关厂商莫不费尽心思来谋求解决之道,但长久以来一直未见适用的设计被发展完成,而一般产品及方法又没有适切 的结构及方法能够解决上述问题,此显然是相关业者急欲解决的问题。因此如何能创设一种新的埋设有电子元件的电路板及其制造方法,实属当前重要研发课题之一,亦成为当前业界极需改进的目标。
发明内容
为提高多层电路板的制造良率及缩小厚度,本发明的主要目的在于,克服现有的埋设有电子元件的电路板及其制造方法存在的缺陷,而提供一种新的埋设有电子元件的电路板及其制造方法,所要解决的技术问题是使其藉由将电子元件埋入电路板中,以减少电子元件所占的厚度及省却一道高温回焊程序,如此当使用此电路板作为多层电路板的其中一子层电路板或是增层式多层电路板的核心电路板时,同样令多层电路板的厚度大幅缩减,非常适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种埋设有电子元件的电路板,包括:一电绝缘基板,具有一上表面及一下表面,该基板上是形成有一贯穿基板上、下表面的贯孔;一电子元件,是设置于该贯孔内,并以绝缘填充材填入贯孔内将电子元件包覆固定,该电子元件是具有多数个接点,该多数个接点是露出该基板的上表面;一上图案化线路,是形成于该基板的上表面,并与基板内该电子元件的外露接点接触;以及一下图案化线路,是形成于该基板的下表面。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的埋设有电子元件的电路板,其中所述的电子元件形成有接点的表面进一步形成有一凹沟,该凹沟是位于接点之间,并由该绝缘填充材所填满,而该凹沟中的绝缘填充材则与该上图案化线路接触。
前述的埋设有电子元件的电路板,进一步具有多数平行内线路层,该内线路层是形成于该基板内。
前述的埋设有电子元件的电路板,进一步包括至少一导电穿孔,该至少一导电穿孔是贯穿基板及内线路层,并与该下图案化线路及上图案化线路电连接。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种埋设有电子元件的电路板制造方法,其包括以下步骤:准备一电绝缘基板,该基板的一第一表面上是形成有一第一导电层,而该基板的一第二表面上形成有一第二导电层;在该基板上形成一贯孔,该贯孔是贯穿该第一导电层、基板及第二导电层,而在该第一导电层上形成有一第一开口,在该第二导电层上形成有一第二开口;将该基板以第二导电层及第二开口设置于一载板上;将一电子元件自基板的第一开口置入贯孔中,且该电子元件的接点是暂时固定于该载板上;自第一开口朝贯孔中填充绝缘填充材;去除载板并将该基板倒置;使电子元件的接点自绝缘填充材露出;对基板全板电镀,在该第一导电层上形成一第三导电层,在该第二导电层上形成一第四导电层,使电子元件的接点通过第四导电层连接至第二导电层;以及在该第一导电层及第三导电层形成第一图案化线路,在该第二导电层及第四导电层形成第二图案化线路。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的埋设有电子元件的电路板制造方法,在其中所述的贯孔中填充绝缘填充材步骤是以真空塞孔机直接朝贯孔中填充绝缘填充材。
前述的埋设有电子元件的电路板制造方法,其中所述的自第一开口朝贯孔中填充绝缘填充材步骤是使用具有流动性的绝缘填充材,而该电子元件形成有接点的表面是进一步形成有一凹沟,该凹沟是位于接点之间,且由绝缘填充材将凹沟填满,之后再在去除载板并将该基板倒置前,进一步先固化绝缘填充材。
前述的埋设有电子元件的电路板制造方法,是在其中所述的使电子元件的接点自绝缘填充材露出后,进一步进行一表面粗化步骤,令凹沟中的绝缘填充材表面微粗化。
前述的埋设有电子元件的电路板制造方法,其中所述的表面粗化步骤是使用除胶渣(desmear)工艺进行。
前述的埋设有电子元件的电路板制造方法,其中所述的电子元件形成有接点的表面是进一步形成有一凹沟,该凹沟是位于接点之间,并在去除载板并将该基板倒置步骤后,进一步自第二开口朝贯孔中填充绝缘填充材,使绝缘填充材将凹沟填满。
前述的埋设有电子元件的电路板制造方法,其中所述的使电子元件的接点自绝缘填充材露出步骤是以机械研磨去除露出该第一开口和第二开口及覆盖在电子元件的接点上的绝缘填充材。
前述的埋设有电子元件的电路板制造方法,是在其中所述的使电子元件的接点自绝缘填充材露出后,进一步进行一表面粗化步骤,令凹沟中的绝缘填充材表面微粗化。
前述的埋设有电子元件的电路板制造方法,其中所述的表面粗化步骤是使用除胶渣工艺进行。
前述的埋设有电子元件的电路板制造方法,其中所述的使电子元件的接点自绝缘填充材露出步骤是以蚀刻技术去除露出该第一开口和第二开口及覆盖在电子元件的接点上的绝缘填充材。
前述的埋设有电子元件的电路板制造方法,是在其中所述的使电子元件的接点自绝缘填充材露出后,进一步进行一表面粗化步骤,令凹沟中的绝缘填充材表面微粗化。
前述的埋设有电子元件的电路板制造方法,其中所述的表面粗化步骤系使用除胶渣工艺进行。
前述的埋设有电子元件的电路板制造方法,是在其中所述的自第二开口朝贯孔中填充绝缘填充材后,进一步固化绝缘填充材。
前述的埋设有电子元件的电路板制造方法,是在其中所述的去除载板并将该基板倒置之前,进一步先除去绝缘填充材中的气泡。
前述的埋设有电子元件的电路板制造方法,是在其中所述的除去绝缘填充材中的气泡后,进一步先固化绝缘填充材方去除载板并将该基板倒置。
前述的埋设有电子元件的电路板制造方法,其中所述的基板内进一步具有多数个内线路层,该贯孔是贯穿该第一导电层、基板、内线路层及该第二导电层。
前述的埋设有电子元件的电路板制造方法,其中所述的对基板全板电镀前,是先在基板上形成有至少一贯穿第一导电层、基板、内线路层及该第二导电层的穿孔,使经过基板全板电镀后,该穿孔成为连接该第三导电层及第四导电层的导电穿孔。
前述的埋设有电子元件的电路板制造方法,是藉由在该载板上贴附一胶层,而将该基板粘贴于该载板上,且该电子元件是以其接点粘贴于该胶层上。
前述的埋设有电子元件的电路板制造方法,是在其中所述的去除载板并将该基板倒置之前,进一步先固化绝缘填充材。
前述的埋设有电子元件的电路板制造方法,其中所述的基板内进一步具有多数个内线路层,该贯孔是贯穿该第一导电层、基板、内线路层及该第二导电层。
前述的埋设有电子元件的电路板制造方法,其中所述的对基板全板电镀前,是先在基板上形成有至少一贯穿第一导电层、基板、内线路层及该第二导电层的穿孔,使经过基板全板电镀后,该穿孔成为连接该第三导电层及第四导电层的导电穿孔。
前述的埋设有电子元件的电路板制造方法,是藉由在该载板上贴附一胶层,而将该基板粘贴于该载板上,且该电子元件是以其接点粘贴于该胶层上。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知,本发明的主要技术内容如下:
为达到上述目的,本发明提供了一种埋设有电子元件的电路板,包括:
一电绝缘基板,具有一上表面及一下表面,该基板上是形成有一贯穿基板上、下表面的贯孔;
一电子元件,是设置于该贯孔内,并以绝缘填充材填入贯孔内将电子元件包覆固定,该电子元件是具有多数个接点,该多数接点是露出该基板的上表面;
一上图案化线路,是形成于该基板的上表面,并与基板内该电子元件的外露接点接触;
一下图案化线路,是形成于该基板的下表面。
另外,为达到上述目的,本发明还提供了一种埋设有电子元件的电路板制造方法,包括下列步骤:
准备一电绝缘基板,该基板的一第一表面上是形成有一第一导电层,而该基板的一第二表面上形成有一第二导电层;
在该基板上形成一贯孔,该贯孔是贯穿该第一导电层、基板及第二导电层,而在该第一导电层上形成有一第一开口,在该第二导电层上形成有一第二开口;
将该基板以第二导电层及第二开口设置于一载板上;
将一电子元件自基板的第一开口置入贯孔中,且该电子元件的接点是暂时固定于该载板上;
自第一开口朝贯孔中填充绝缘填充材;
去除载板并将该基板倒置;
使电子元件的接点自绝缘填充材露出;
对基板全板电镀,在该第一导电层上形成一第三导电层,在该第二导电层上形成一第四导电层,使电子元件的接点得通过第四导电层连接至第二导电层;
在该第一导电层及第三导电层形成第一图案化线路,在该第二导电层及第四导电层形成第二图案化线路。
借由上述技术方案,本发明埋设有电子元件的电路板及其制造方法至少具有下列优点及有益效果:本发明利用上述技术手段,由于该电子元件是被埋设于该基板中,因此当以本单层电路板作为多层电路板的子层电路板或是增层式多层电路板的核心电路板时,即可省去电子元件所占的体积,以缩小多层电路板或增层式多层电路板的尺寸;此外,因电子元件是由绝缘填充材固定于基板的贯孔中,并通过电镀第四导电层以连接至第二导电层,故毋须经过高温回焊程序,因此得以维持基板的材料不致受损。
综上所述,本发明是有关于一种埋设有电子元件的电路板及其制造方法。是在一具有一第一及一第二导电层的基板上形成有一贯孔,并在该贯孔置入一电子元件后以绝缘填充材填满该贯孔,仅令电子元件的接点露出该第二导电层,后进行全板电镀,以在第一、第二导电层上分别形成一第三、一第四导电层,接着在第一至第四导电层成形图案化线路,令电子元 件接点通过第四导电层与第二导电层接触;如此,即得以令本电路板的厚度缩减,利于以本电路板制作多层电路板时可薄型化,且因电子元件不必焊接于本电路板上,故可以减少一道高温回焊程序,因此基板的材料不致受损。本发明在技术上有显著的进步,并具有明显的积极效果,诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂,以下特举较佳实施例,并配合附图,详细说明如下。
附图说明
图1A至图1J是本发明第一较佳实施例的电路板侧剖面图暨制造方法流程图。
图2是本发明第一较佳实施例的电路板应用于增层式多层电路板中的剖面图。
图3是本发明第二较佳实施例的电路板应用于增层式多层电路板中的剖面图。
图4A至图4C是既有多层电路板中各子层电路板的剖面图。
图5是既有多层电路板的剖面图。
10:基板 11:第一导电层
12:第二导电层 13:贯孔
131:第一开口 132:第二开口
14:内线路层 15:导电穿孔
20:载板 21:胶层
30:电子元件 31:接点
32:凹沟 40:色缘填充材
41:气泡 51:第三导电层
52:第四导电层 61:第一图案化线路
62:第二图案化线路 71:第一子层电路板
711:图案化线路 72:第二子层电路板
721:图案化线路 73:第三子层电路板
731:图案化线路 74:绝缘层
75:导电穿孔 80:电子元件
90,90′:电路板
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例,对依据本发明提出的埋设有电子元件的电路板及其制造方法其具体实施方式、结构、方法、步骤、特征及其功效,详细说明如后。
有关本发明的前述及其他技术内容、特点及功效,在以下配合参阅图式的较佳实施例的详细说明中将可清楚呈现。通过具体实施方式的说明,当可对本发明为达成预定目的所采取的技术手段及功效获得一更加深入且具体的了解,然而所附图式仅是提供参考与说明之用,并非用来对本发明加以限制。
关于本发明埋设有电子元件的电路板制造方法的第一较佳实施例,请参阅图1A至图1J所示,是本发明第一较佳实施例的电路板侧剖面图暨制造方法流程图。本发明第一较佳实施例的埋设有电子元件的电路板制造方法包括下列步骤:a准备一基板、b在基板上形成一贯孔、c将基板设置于一载板上、d将一电子元件置入基板的贯孔中并设置于载板上、e在贯孔中填充绝缘填充材、f除去绝缘填充材中的气泡、g固化绝缘填充材、h去除载板并将该基板倒置、i在贯孔中填充绝缘填充材、j固化绝缘填充材、k使电子元件的接点自绝缘填充材露出、1表面粗化、m对基板全板电镀及n形成图案化线路。
关于上述a准备一基板步骤,请参阅图1A所示,是准备一具有一第一表面、一第二表面、一第一导电层11及一第二导电层12的基板10,该基板10是由电绝缘材料构成,其中该基板10的第二表面是与第一表面相对,该第一导电层11是形成于该基板10的第一表面上,而该第二导电层12则形成于该基板10的第二表面上。
关于上述b在基板上形成一贯孔步骤,请参阅图1B所示,是在该基板10形成有一贯穿该第一导电层11、基板10及第二导电层12的贯孔13,而在该第一导电层11上形成有一第一开口131,在该第二导电层12上形成有一第二开口132;该贯孔13可由机械钻孔或其它可能的方式加工成形。
关于上述c将基板设置于一载板上步骤,请参阅图1C所示,是先准备一载板20,再将该基板10设置于该载板20上,并令该载板20覆盖该基板10上的第二导电层12及该第二开口132;在本实施例中,是藉由在该载板20上贴附一胶层21,以将该基板10粘贴于该载板20上。
关于上述d将一电子元件置入基板的贯孔中并设置于载板上步骤,请参阅图1D所示,是准备一电子元件30,该电子元件30的一表面上是形成有多数个接点31,并将该电子元件30以形成有接点31的表面朝向载板20的方向,自该第一开口131置入该贯孔13中,而设置于该载板20上;在本实施例中,该电子元件30为一芯片型电子元件,例如芯片电阻、芯片电容 等,且该电子元件30是粘贴于该载板20上的胶层21;此外,由于该接点31通常是部分覆盖电子元件30的表面,因此该接点31与电子元件30表面之间是构成一凹沟32,且该电子元件30是以其接点31粘贴于该胶层21上。
关于上述e在贯孔中填充绝缘填充材步骤,请参阅图1E所示,是自该第一开口131朝贯孔13中填充绝缘填充材40,然而,该电子元件30的凹沟32中通常不容易被绝缘填充材40填满而留有些许空隙;此外,为精确地在贯孔13中填充绝缘填充材40,可使用一遮罩(图中未示)覆盖于该第一导电层11上,仅露出该第一开口131,后将绝缘填充材40置于遮罩上,以刮刀(图中未示)将绝缘填充材40推入该贯孔13中,如此仍会有些许绝缘填充材40被涂布在第一开口131周围的第一导电层11上;再者,若非采用较昂贵的设备填充该绝缘填充材40,则可能会在有些许空气渗入贯孔13中,而在绝缘填充材40中形成气泡41。
关于上述f除去绝缘填充材中的气泡步骤,是为避免在填充绝缘填充材40过程中所产生的气泡41导致绝缘填充材40之间留有间隙,以致无法完全填满贯孔13,故必须先将绝缘填充材40中的气泡41去除。
关于上述g固化绝缘填充材步骤,是在绝缘填充材40中的气泡41去除后,可藉由烘烤的方式,使绝缘填充材40固化,如此即可藉由固化的绝缘填充材40将电子元件30更进一步地固定于贯孔13中。
关于上述h去除载板并将该基板倒置步骤,请参阅图1F所示,是将载板20及胶层21自基板10上移除,接着再将该基板10倒置,令贯孔13内的电子元件30接点31外露于第二开口132。
关于上述i在贯孔中填充绝缘填充材及j固化绝缘填充材步骤,请参阅图1G所示,是以与步骤e和g相同的方式,自第二开口132朝贯孔13中填充绝缘填充材40,由于在e在贯孔中填充绝缘填充材步骤时,该电子元件30的凹沟32不容易被绝缘填充材40填满而留有些许空隙,故本步骤可确保该电子元件30的凹沟32必由绝缘填充材40填满,由于绝缘填充材40与电镀所形成的铜层间的附着力,较电子元件30的表面的附着力佳,因此令凹沟32中填满绝缘填充材40,有利后续电镀程序可镀上平整且附着力较佳的导电层,但些许绝缘填充材40将成形在第二开口132周围的第二导电层12上。
然而,若在该e在贯孔中填充绝缘填充材步骤中,选用流动性较佳的绝缘填充材40,将可减少气泡41的产生,进而省去f除去绝缘填充材中的气泡步骤,但该g固化绝缘填充材步骤则不可少;此外,因绝缘填充材40具有流动性,故在e在贯孔中填充绝缘填充材步骤中,绝缘填充材40即可流入凹沟32与胶层21间的间隙而填满凹沟32,如此一来,又可进一步省去i在贯孔中填充绝缘填充材及j固化绝缘填充材步骤,但若绝缘填充材 40流动性太大,会有绝缘填充材40从第二开口132流出的风险,因此调整胶层21粘性以及绝缘填充材40的固化温度等各项参数是必须的;再者,若在e在贯孔中填充绝缘填充材步骤中,是以真空塞孔机(图中未示)直接朝贯孔13中填充绝缘填充材40,如此纵然不使用流动性较佳的绝缘填充材40,也可达到减少气泡产生及使绝缘填充材40填满凹沟32的效果,进而省去f除去绝缘填充材中的气泡、i在贯孔中填充绝缘填充材及j固化绝缘填充材步骤。
关于上述k使电子元件的接点自绝缘填充材露出步骤,请参阅图1H所示,是以机械研磨,例如刷磨的方式,或是以蚀刻技术,例如去胶渣或等离子体蚀刻(plasma etching),将第一开口131及第二开口132周围的第一导电层11和第二导电层12上的绝缘填充材40去除,但因该电子元件30先前是以其接点31粘贴于该胶层21上,故该电子元件30的接点必然与第二开口132平齐,因此清除第一导电层11和第二导电层12表面上多余的绝缘填充材40后,将令该电子元件30的接点31露出,但因该电子元件30的表面是低于接点31高度,故该电子元件30的凹沟32内仍填满绝缘填充材40。
关于上述1表面粗化步骤,是利用一般用以去除胶渣(desmear)的工艺,原因在于:虽然一般去除胶渣最主要的用意,是用来去除钻孔后产生的树脂残渣,然而由于去除胶渣的工艺也具有使表面微粗化的效果。因此,本发明的电路板制造方法在进行至该1表面粗化步骤前,并未产生树脂残渣,故本发明的制造方法是利用除胶渣工艺令绝缘填充材40表面微粗化,藉此增加绝缘填充材40与后续电镀的铜层之间的附着力。
关于上述m对基板全板电镀步骤,请参阅图1I所示,是将基板10进行全板电镀,如此一来,即可在该第一导电层11上形成一第三导电层51,在该第二导电层12上形成一第四导电层52,其中该第三导电层51并覆盖该第一开口131,该第四导电层52并覆盖该第二开口132,以令电子元件30的接点31得接触该第四导电层52,而藉此通过该第四导电层52连接至第二导电层12;由于该电子元件30的凹沟32内仍填满绝缘填充材40,故所镀上的第四导电层52有部分是附着于该凹沟32内的绝缘填充材40上,由于绝缘填充材40与电镀的导电层51、52间的附着力,较电子元件30的表面的附着力佳,故得以增加第四导电层52的附着力;在本实施例中,该第三导电层51和第四导电层52为电镀铜层。
关于上述n形成图案化线路步骤,请参阅图1J所示,是在该第一导电层11及第三导电层51形成第一图案化线路61,在该第二导电层12及第四导电层52形成第二图案化线路62。
因此,由上述制造方法所完成的电路板90包括:
一电绝缘基板10,是具有一上表面(即第二表面)及一下表面(即第一表面),该基板10上是形成有一贯穿基板上、下表面的贯孔13;
一电子元件30,是设置于该贯孔13内,并以该绝缘填充材40填入贯孔内将电子元件30包覆固定,该电子元件30是具有多数个接点31,该多数接点31是露出该基板10的上表面;
一上图案化线路(即该第二图案化线路62),是形成于该基板10的上表面,并与该电子元件30的接点31接触;
一下图案化线路(即该第一图案化线路61),是形成于该基板10的下表面。
关于本发明的第二较佳实施例的电路板90′及其制造方法,请参阅图3所示,是本发明第二较佳实施例的电路板应用于增层式多层电路板中的剖面图。其与第一实施例大致相同,不同之处在于:
该基板10内是进一步具有多数个平行内线路层14,该贯孔13是贯穿该第一导电层11、基板10、内线路层14及该第二导电层12;
在进行m对基板全板电镀步骤前,是先在基板10上形成有至少一贯穿第一导电层11、基板12、内线路层14及该第二导电层12的穿孔,如此一来,在经过m对基板全板电镀步骤后,该穿孔的内壁也会被电镀,而与该第三导电层51及第四导电层52电连接,故该穿孔即成为连接该第三导电层51及第四导电层52的导电穿孔15。
而本发明第二实施例的制造方法所完成的电路板90′则包括:
一电绝缘基板10,是具有一上表面及一下表面,其内并具有多数个内线路层14,该基板10上是形成有一贯穿基板上、下表面的贯孔13,该贯孔13内是填满绝缘填充材40;
一电子元件30,是设置于该贯孔13内,并由该绝缘填充材40包覆固定,该电子元件30是具有多数个接点31,该多数接点31是露出该基板10的上表面;
一上图案化线路62,是形成于该基板10的上表面,并与该电子元件30的接点31接触;
一下图案化线路61,是形成于该基板10的下表面;
至少一导电穿孔15,是贯穿第一导电层11、基板10、内线路层14及该第二导电层12,并与该下图案化线路61及上图案化线路62电连接。
如图2与图3所示,图2是本发明第一较佳实施例的电路板应用于增层式多层电路板中的剖面图。利用本发明的制造方法所完成的电路板90、90′可用作增层式多层电路板的核心电路板,或是多层电路板中的任一子层电路板。
由上述可知,本发明具有下列优点:
1、由于本发明的制造方法是将电子元件30埋设于基板10中,并以直接接触的方式与第二图案化线路62电连接,故毋须使用焊锡或导电膏等昂贵的耗材;此外,因毋须使用焊锡,故本发明的电路板毋须经过高温回焊程序,如此一来,可以避免电路板受到高温冲击,故得以维持电路板的制造良率。
2、由于电子元件30是埋设于基板10中,因此可以有效地减少电路板的厚度,当后续以本发明的电路板组成一多层电路板或用于一增层式多层电路板时,该电子元件30也不致如现有习用般造成电路板变厚,故可以有效缩小现有多层电路板或增层式多层电路板的厚度。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。
Claims (26)
1.一种埋设有电子元件的电路板,其特征在于包括:
一电绝缘基板,具有一上表面及一下表面,该基板上是形成有一贯穿基板上、下表面的贯孔;
一电子元件,是设置于该贯孔内,并以绝缘填充材填入贯孔内将电子元件包覆固定,该电子元件是具有多数个接点,该多数个接点是露出该基板的上表面;
一上图案化线路,是形成于该基板的上表面,并与基板内该电子元件的外露接点接触;以及
一下图案化线路,是形成于该基板的下表面。
2.根据权利要求1所述的埋设有电子元件的电路板,其特征在于其中所述的电子元件形成有接点的表面进一步形成有一凹沟,该凹沟是位于接点之间,并由该绝缘填充材所填满,而该凹沟中的绝缘填充材则与该上图案化线路接触。
3.根据权利要求1至2中任一权利要求所述的埋设有电子元件,其特征在于进一步具有多数平行内线路层,该内线路层是形成于该基板内。
4.根据权利要求3所述的埋设有电子元件的电路板,其特征在于进一步包括至少一导电穿孔,该至少一导电穿孔是贯穿基板及内线路层,并与该下图案化线路及上图案化线路电连接。
5.一种埋设有电子元件的电路板制造方法,其特征在于其包括以下步骤:
准备一电绝缘基板,该基板的一第一表面上是形成有一第一导电层,而该基板的一第二表面上形成有一第二导电层;
在该基板上形成一贯孔,该贯孔是贯穿该第一导电层、基板及第二导电层,而在该第一导电层上形成有一第一开口,在该第二导电层上形成有一第二开口;
将该基板以第二导电层及第二开口设置于一载板上;
将一电子元件自基板的第一开口置入贯孔中,且该电子元件的接点是暂时固定于该载板上;
自第一开口朝贯孔中填充绝缘填充材;
去除载板并将该基板倒置;
使电子元件的接点自绝缘填充材露出;
对基板全板电镀,在该第一导电层上形成一第三导电层,在该第二导电层上形成一第四导电层,使电子元件的接点通过第四导电层连接至第二导电层;以及
在该第一导电层及第三导电层形成第一图案化线路,在该第二导电层及第四导电层形成第二图案化线路。
6.根据权利要求5所述的埋设有电子元件的电路板制造方法,其特征在于在其中所述的贯孔中填充绝缘填充材步骤是以真空塞孔机直接朝贯孔中填充绝缘填充材。
7.根据权利要求5所述的埋设有电子元件的电路板制造方法,其特征在于其中所述的自第一开口朝贯孔中填充绝缘填充材步骤是使用具有流动性的绝缘填充材,而该电子元件形成有接点的表面是进一步形成有一凹沟,该凹沟是位于接点之间,且由绝缘填充材将凹沟填满,之后再在去除载板并将该基板倒置前,进一步先固化绝缘填充材。
8.根据权利要求7所述的埋设有电子元件的电路板制造方法,其特征在于是在其中所述的使电子元件的接点自绝缘填充材露出后,进一步进行一表面粗化步骤,令凹沟中的绝缘填充材表面微粗化。
9.根据权利要求8所述的埋设有电子元件的电路板制造方法,其特征在于其中所述的表面粗化步骤是使用除胶渣工艺进行。
10.根据权利要求5所述的埋设有电子元件的电路板制造方法,其特征在于其中所述的电子元件形成有接点的表面是进一步形成有一凹沟,该凹沟是位于接点之间,并在去除载板并将该基板倒置步骤后,进一步自第二开口朝贯孔中填充绝缘填充材,使绝缘填充材将凹沟填满。
11.根据权利要求10所述的埋设有电子元件的电路板制造方法,其特征在于其中所述的使电子元件的接点自绝缘填充材露出步骤是以机械研磨去除露出该第一开口和第二开口及覆盖在电子元件的接点上的绝缘填充材。
12.根据权利要求11所述的埋设有电子元件的电路板制造方法,其特征在于是在其中所述的使电子元件的接点自绝缘填充材露出后,进一步进行一表面粗化步骤,令凹沟中的绝缘填充材表面微粗化。
13.根据权利要求12所述的埋设有电子元件的电路板制造方法,其特征在于其中所述的表面粗化步骤是使用除胶渣工艺进行。
14.根据权利要求10所述的埋设有电子元件的电路板制造方法,其特征在于其中所述的使电子元件的接点自绝缘填充材露出步骤是以蚀刻技术去除露出该第一开口和第二开口及覆盖在电子元件的接点上的绝缘填充材。
15.根据权利要求14所述的埋设有电子元件的电路板制造方法,其特征在于是在其中所述的使电子元件的接点自绝缘填充材露出后,进一步进行一表面粗化步骤,令凹沟中的绝缘填充材表面微粗化。
16.根据权利要求15所述的埋设有电子元件的电路板制造方法,其特征在于其中所述的表面粗化步骤系使用除胶渣工艺进行。
17.根据权利要求10至16中任一权利要求所述的埋设有电子元件的电路板制造方法,其特征在于是在其中所述的自第二开口朝贯孔中填充绝缘填充材后,进一步固化绝缘填充材。
18.根据权利要求10至16中任一权利要求所述的埋设有电子元件的电路板制造方法,其特征在于是在其中所述的去除载板并将该基板倒置之前,进一步先除去绝缘填充材中的气泡。
19.根据权利要求18所述的埋设有电子元件的电路板制造方法,其特征在于是在其中所述的除去绝缘填充材中的气泡后,进一步先固化绝缘填充材方去除载板并将该基板倒置。
20.根据权利要求19所述的埋设有电子元件的电路板制造方法,其特征在于其中所述的基板内进一步具有多数个内线路层,该贯孔是贯穿该第一导电层、基板、内线路层及该第二导电层。
21.根据权利要求20所述的埋设有电子元件的电路板制造方法,其特征在于其中所述的对基板全板电镀前,是先在基板上形成有至少一贯穿第一导电层、基板、内线路层及该第二导电层的穿孔,使经过基板全板电镀后,该穿孔成为连接该第三导电层及第四导电层的导电穿孔。
22.根据权利要求21所述的埋设有电子元件的电路板制造方法,其特征在于是藉由在该载板上贴附一胶层,而将该基板粘贴于该载板上,且该电子元件是以其接点粘贴于该胶层上。
23.根据权利要求5或6或10至16中任一权利要求所述的埋设有电子元件的电路板制造方法,其特征在于是在其中所述的去除载板并将该基板倒置之前,进一步先固化绝缘填充材。
24.根据权利要求5至16中任一权利要求所述的埋设有电子元件的电路板制造方法,其特征在于其中所述的基板内进一步具有多数个内线路层,该贯孔是贯穿该第一导电层、基板、内线路层及该第二导电层。
25.根据权利要求24所述的埋设有电子元件的电路板制造方法,其特征在于其中所述的对基板全板电镀前,是先在基板上形成有至少一贯穿第一导电层、基板、内线路层及该第二导电层的穿孔,使经过基板全板电镀后,该穿孔成为连接该第三导电层及第四导电层的导电穿孔。
26.根据权利要求5至16中任一权利要求所述的埋设有电子元件的电路板制造方法,其特征在于是藉由在该载板上贴附一胶层,而将该基板粘贴于该载板上,且该电子元件是以其接点粘贴于该胶层上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009101490401A CN101925255B (zh) | 2009-06-12 | 2009-06-12 | 埋设有电子元件的电路板及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009101490401A CN101925255B (zh) | 2009-06-12 | 2009-06-12 | 埋设有电子元件的电路板及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101925255A CN101925255A (zh) | 2010-12-22 |
CN101925255B true CN101925255B (zh) | 2012-02-22 |
Family
ID=43339785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009101490401A Active CN101925255B (zh) | 2009-06-12 | 2009-06-12 | 埋设有电子元件的电路板及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101925255B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018105075A1 (ja) * | 2016-12-08 | 2018-06-14 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
CN111182724B (zh) * | 2020-01-19 | 2021-06-25 | 海东市旭格光电科技有限公司 | 一种柔性印刷电路板及其制作方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1424731A2 (en) * | 2002-11-26 | 2004-06-02 | Shinko Electric Industries Co., Ltd. | Electronic parts packaging structure and method of manufacturing the same |
CN1828891A (zh) * | 2005-02-28 | 2006-09-06 | 索尼株式会社 | 混合模块及其制造方法、以及混合电路装置 |
-
2009
- 2009-06-12 CN CN2009101490401A patent/CN101925255B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1424731A2 (en) * | 2002-11-26 | 2004-06-02 | Shinko Electric Industries Co., Ltd. | Electronic parts packaging structure and method of manufacturing the same |
CN1828891A (zh) * | 2005-02-28 | 2006-09-06 | 索尼株式会社 | 混合模块及其制造方法、以及混合电路装置 |
Non-Patent Citations (1)
Title |
---|
JP平2-9195A 1990.01.12 |
Also Published As
Publication number | Publication date |
---|---|
CN101925255A (zh) | 2010-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102770957B (zh) | 模穿孔聚合物块封装 | |
CN105722302B (zh) | 嵌入凸台金属基的电路板及其加工方法 | |
CN107172808A (zh) | 双面直接镀铜陶瓷电路板及其制造方法 | |
CN102325431B (zh) | 在电路板上制作铜柱的方法和具有表面铜柱的电路板 | |
CN102468186A (zh) | 基板的制作方法及半导体芯片的封装方法 | |
CN103117264A (zh) | 布线基板及其制造方法 | |
CN103022321B (zh) | 一种chip-led的制作方法及chip-led | |
CN101764113A (zh) | 半导体元件的线路面的连接垫上的金属凸块结构及形成方法 | |
CN104244616A (zh) | 一种无芯板薄型基板的制作方法 | |
CN102316675A (zh) | 电路板及其制造方法 | |
CN104349587A (zh) | 一种印制电路板及其盘中孔的制作方法、以及印制电路板 | |
CN104134643A (zh) | 具有超细间距倒装芯片凸点的基板 | |
US20060223307A1 (en) | Process for producing electornic component and electronic component | |
CN101925255B (zh) | 埋设有电子元件的电路板及其制造方法 | |
CN103985647A (zh) | 一种制备铜柱凸点的方法 | |
EP1491078B1 (en) | Multi-layer integrated circuit package | |
CN102045936B (zh) | 线路板结构 | |
CN105792533A (zh) | 一种pcb的制作方法及pcb | |
CN101360398B (zh) | 内凹式导电柱的电路板结构及其制作方法 | |
CN105472883B (zh) | 一种电路板制作方法及电路板 | |
CN103781292A (zh) | 电路板及其制作方法 | |
CN106998629A (zh) | 一种电路板制作方法及电路板 | |
CN100455162C (zh) | 电路板的制造方法 | |
CN102931165B (zh) | 封装基板的制造方法 | |
KR101239430B1 (ko) | 전해 연마를 이용한 기판의 평탄화 방법 및 이를 포함하는 반도체 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |