CN106998629A - 一种电路板制作方法及电路板 - Google Patents

一种电路板制作方法及电路板 Download PDF

Info

Publication number
CN106998629A
CN106998629A CN201610050089.1A CN201610050089A CN106998629A CN 106998629 A CN106998629 A CN 106998629A CN 201610050089 A CN201610050089 A CN 201610050089A CN 106998629 A CN106998629 A CN 106998629A
Authority
CN
China
Prior art keywords
layer
circuit board
metal
substrate
dry film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610050089.1A
Other languages
English (en)
Inventor
李飒
谷新
熊佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shennan Circuit Co Ltd
Original Assignee
Shennan Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shennan Circuit Co Ltd filed Critical Shennan Circuit Co Ltd
Priority to CN201610050089.1A priority Critical patent/CN106998629A/zh
Publication of CN106998629A publication Critical patent/CN106998629A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands

Abstract

本发明公开了一种电路板制作方法及电路板,所述制作方法包括:制作第一电路板,所述第一电路板具有埋入式线路层;在第一电路板上制作金属层;对金属层进行刻蚀处理,形成金属层图形,金属层图形将第一电路板上孤立的一个或者多个线路层电连接;在第一电路板上形成干膜图形,干膜图形覆盖金属层图形,并裸露出线路层的焊接区域;在线路层的焊接区域进行电镀,填满导电金属;依次去除干膜图形以及金属层图形。本发明所述电路板制作方法,通过在埋入式的线路层上形成金属层将电路板上孤立的线路层电连接,能够通过无引线电镀的方式增厚埋入式线路层的焊接区域,避免形成凹陷区域,有助于提高产品良率。

Description

一种电路板制作方法及电路板
技术领域
本发明涉及电路板制作工艺技术领域,特别是涉及一种电路板制作方法及电路板。
背景技术
电路板,即印制电路板(Printed Circuit Board,PCB),又称印刷电路板,是电子元件的支撑体,是电子元件电气连接的载体,在电子器件及系统技术中PCB扮演的角色越来越重要。
随着电子产品小型化和高密集成化的发展趋势,IC制程及封装技术也不断向更细更小的连接及体积发展,作为器件及系统连接角色的PCB也朝向连接细微化的高密度PCB发展,因此随着印制电路板集成密度的不断提升,对于电路板线路设计也越来越受到重视。
现有技术中,采用埋入式的设计方案,将电气连接线路埋入到基板中,可消除制作过程中侧蚀对线宽、线距的影响,从而可提高布线的密集和精度,实现高密度封装。
然而,埋入式线路,会受到差分蚀刻、超粗化等蚀刻的影响,使线路表面会低于基板表面,线路表面和基板存在高度差形成凹陷,在封装过程中焊锡或塑封料难以充分浸润,使线路表面容易产生空洞或缝隙,并且凹陷距离不容易侦测,因此导致产品不良率提高。
发明内容
鉴于此,本发明提供一种电路板制作方法及电路板,制作形成的电路板其线路层的焊接区域可高于基板,避免了形成凹陷区域,有助于提高产品良率。
为实现上述目的,本发明提供如下技术方案:
一种电路板制作方法,包括:
制作第一电路板,所述第一电路板具有埋入式线路层;
在所述第一电路板上制作金属层;
对所述金属层进行刻蚀处理,形成金属层图形,所述金属层图形将所述第一电路板上孤立的一个或者多个所述线路层电连接;
在所述第一电路板上形成干膜图形,所述干膜图形覆盖所述金属层图形,并裸露出所述线路层的焊接区域;
在所述线路层的焊接区域进行电镀,填满导电金属;
依次去除所述干膜图形以及所述金属层图形。
可选地,通过化学沉积或溅射的方式在所述第一电路板上形成所述金属层。
可选地,所述金属层包括铜层。
可选地,所述对所述金属层进行刻蚀处理,形成金属层图形包括:
在所述金属层表面贴附干膜,进行曝光显影,形成干膜图形;
对干膜图形中裸露的所述金属层进行刻蚀处理,去除干膜图形,形成所述金属层图形。
可选地,所述制作第一电路板包括:
提供第一基板,所述第一基板表面设置有双层金属板,所述双层金属板可分离;
在所述双层金属板表面形成所述线路层;
以第二基板压合所述第一基板,将所述线路层压合至所述第二基板内;
通过分离所述双层金属板,分离得到带有所述线路层的所述第二基板;
对带有所述线路层的所述第二基板进行差分刻蚀,获得所述第一电路板。
可选地,所述在所述双层金属板表面形成所述线路层包括:
在所述双层金属板表面形成具有线路图形的干膜层;
在所述干膜层的线路图形区域填满导电金属,去除干膜层,形成所述线路层。
可选地,通过电镀方式在所述干膜层的线路图形区域填满导电金属。
可选地,所述第一基板为覆铜板,所述双层金属板为双层结构的铜箔,所述第二基板为半固化板。
可选地,在所述依次去除所述干膜图形以及所述金属层图形之后,还包括:
在电路板表面制作绝缘覆盖层,所述绝缘覆盖层覆盖所述线路层,并裸露出所述线路层的焊接区域。
本发明还提供一种电路板,包括:
基板;
形成于所述基板上的埋入式线路层;
裸露于所述基板表面的、位于所述线路层焊接区域的导电金属。
由以上技术方案可知,本发明所提供的一种电路板以及电路板制作方法,所述制作方法包括:制作第一电路板,所述第一电路板具有埋入式线路层;在第一电路板上制作金属层;对金属层进行刻蚀处理,形成金属层图形,所述金属层图形将所述第一电路板上孤立的一个或者多个线路层电连接;在所述第一电路板上形成干膜图形,所述干膜图形覆盖所述金属层图形,并裸露出所述线路层的焊接区域;在所述线路层的焊接区域进行电镀,填满导电金属;依次去除所述干膜图形以及所述金属层图形。本发明所述电路板制作方法,通过在埋入式的线路层上形成金属层将电路板上孤立的线路层电连接,从而能够通过无引线电镀的方式增厚埋入式线路层的焊接区域,避免形成凹陷区域,有助于提高产品良率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种电路板制作方法的流程图;
图2为本发明实施例中制作第一电路板的流程图;
图3为本发明实施例中一种电路板的剖面示意图;
图4为本发明实施例中另一种电路板的剖面示意图;
图5为本发明实施例中另一种电路板的剖面示意图;
图6为本发明实施例中另一种电路板的剖面示意图;
图7为本发明实施例中另一种电路板的剖面示意图;
图8为本发明实施例中另一种电路板的剖面示意图;
图9为本发明实施例中另一种电路板的剖面示意图;
图10为本发明实施例中另一种电路板的剖面示意图;
图11为本发明实施例中另一种电路板的剖面示意图;
图12为本发明实施例中另一种电路板的剖面示意图;
图13为本发明实施例中另一种电路板的剖面示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
请参考图1,图1为本发明实施例提供的一种电路板制作方法的流程图,本发明实施例提供的电路板制作方法包括步骤:
S10:制作第一电路板,所述第一电路板具有埋入式线路层。
埋入式线路层陷于电路板基板内,形成线路结构,用以实现电子元件之间的电连接。
S11:在所述第一电路板上制作金属层。
所述金属层覆盖第一电路板,包括覆盖电路板基板表面和线路层表面。其中优选的,金属层厚度要薄。
S12:对所述金属层进行刻蚀处理,形成金属层图形,所述金属层图形将所述第一电路板上孤立的一个或者多个所述线路层电连接。
S13:在第一电路板上形成干膜图形,所述干膜图形覆盖所述金属层图形,并裸露出所述线路层的焊接区域。
S14:在所述线路层的焊接区域进行电镀,填满导电金属。
S15:依次去除所述干膜图形以及所述金属层图形。
本发明实施例中,首先制作第一电路板,所述第一电路板具有埋入式线路层,通过在第一电路板上制作金属层,对金属层进行刻蚀处理,形成金属层图形,使金属层图形将第一电路板上孤立的一个或者多个线路层电连接;然后在第一电路板上形成干膜图形,其中干膜图形覆盖金属层图形,并裸露出所述线路层的焊接区域;在线路层的焊接区域进行电镀,填满导电金属后,依次去除干膜图形以及金属层图形,得到本发明制作形成的电路板。本发明实施例所述电路板制作方法,通过在埋入式的线路层上形成金属层将电路板上孤立的线路层电连接,能够通过无引线电镀的方式增厚埋入式线路层的焊接区域,从而避免线路层与基板形成凹陷区域,有助于提高产品良率。
下面结合具体应用场景对本发明实施例提供的电路板制作方法进行描述,具体结合图3至图13对本实施例中电路板的制作方法进行详细描述,具体包括:
S10:制作第一电路板,所述第一电路板具有埋入式线路层。
可选的,本实施例中制作第一电路板可采用如下方法,请参考图2所示制作方法的流程图,其具体包括以下步骤:
S20:提供第一基板100,所述第一基板100表面设置有双层金属板101,所述双层金属板101可分离,如图3所示。其中第一基板100可采用覆铜板,双层金属板101可采用双层结构的铜箔,双层结构的铜箔其上下层可以分离。可以理解的是,第一基板100可以是其它材质基板。
S21:在所述双层金属板101表面形成线路层102。如图4所示。
具体的,在第一基板100的双层金属板101表面形成线路层102可采用以下制作方法,包括步骤:
S30:在所述双层金属板101表面贴附干膜;
S31:对双层金属板101表面的干膜进行曝光显影,形成具有线路图形的干膜层;
S32:在所述干膜层的线路图形区域填满导电金属,去除干膜层,在双层金属板101表面形成线路层102。其中,可通过电镀方式在干膜层的线路图形区域填满导电金属,如在干膜层的线路图形区域电镀金属铜,形成线路结构。
S22:以第二基板200压合所述第一基板,将所述线路层102压合至所述第二基板200内,如图5所示。在第一基板的双层金属板表面形成线路层后,以第二基板200压合第一基板,使线路层102压合至第二基板200内。具体的,第二基板200可采用半固化板,半固化板一般由树脂和增强材料组成。可以理解的是,第二基板200也可采用其它材质的基板。
S23:通过分离所述双层金属板101,分离得到带有所述线路层102的所述第二基板200,如图6所示。通过将双层金属板101的上下层分离,使上下结构独立分开,使第二基板200带有线路层102。
S24:对带有所述线路层102的所述第二基板200进行差分刻蚀,获得所述第一电路板,如图7所示。对第二基板200表面的金属板进行差分刻蚀,使线路层完整裸露出来,则制备得到第一电路板,具有埋入式的线路层。
需要说明的是,上述提供的制作第一电路板的方法步骤仅仅是本发明中制作第一电路板的一种具体实施例,可以理解的是,在本发明其它具体实施例中,制作具有埋入式线路层的第一电路板也可采用其它制作方法,也均在本发明保护范围内。
S11:在所述第一电路板上制作金属层201。
如图8所示,在上述制作完成的第一电路板上制作金属层201,金属层201厚度要薄,可以是薄的铜层,或者也可以是其它导电金属层。具体可通过化学沉积或溅射的方式在第一电路板上形成该金属层201。
S12:对所述金属层进行刻蚀处理,形成金属层图形202,参考图9所示,所述金属层图形202将所述第一电路板上孤立的一个或者多个所述线路层102电连接。
本实施例中,形成金属层图形的具体制作方法包括:
S40:在金属层表面贴附干膜,进行曝光显影,形成干膜图形;
S41:对干膜图形中裸露的金属层进行刻蚀处理,去除干膜图形,形成所述金属层图形。在金属层表面形成干膜图形后,对干膜图形中裸露的金属层作微蚀处理,将干膜图形去除后,便得到金属层图形202,通过该金属层图形将电路板上孤立的线路层电连接。
S13:在第一电路板上形成干膜图形203,所述干膜图形203覆盖所述金属层图形202,并裸露出所述线路层102的焊接区域,如图10所示。
其具体过程包括:在具有金属层图形202的第一电路板上贴附干膜,进行曝光显影,形成干膜图形203,该干膜图形203覆盖金属层图形202,并裸露出线路层102的焊接区域。
S14:在所述线路层的焊接区域进行电镀,填满导电金属204,参考图11所示,使得增厚线路层的焊接区域,增厚线路层焊接区域的导电金属可高于基板。其中,导电金属可采用金属铜。
S15:依次去除所述干膜图形203以及所述金属层图形202。在上一步骤中电镀完成后,去除干膜图形203,并通过微蚀刻蚀掉表面的金属层图形202,从而得到具有埋入式线路层和位于线路层焊接区域的增厚导电金属的电路板,如图12所示。
因此,本实施例所述电路板制作方法,首先制作第一电路板,所述第一电路板具有埋入式线路层,通过在第一电路板上制作金属层,对金属层进行刻蚀处理,形成金属层图形,使金属层图形将第一电路板上孤立的一个或者多个线路层电连接;然后在第一电路板上形成干膜图形,其中干膜图形覆盖金属层图形,并裸露出所述线路层的焊接区域;在线路层的焊接区域进行电镀,填满导电金属后,依次去除干膜图形以及金属层图形,得到制作形成的电路板。
本实施例所述电路板制作方法,通过在埋入式的线路层上形成金属层将电路板上孤立的线路层电连接,能够通过无引线电镀的方式增厚埋入式线路层的焊接区域,在线路层的焊接区域形成增厚的导电金属,从而避免形成凹陷区域。这样,在封装电路板时,可避免出现焊锡或塑封料难以充分浸润使线路表面容易产生空洞或缝隙的问题,可提高产品良率,提高生产效率和生产成本。并且在现有技术中,线路与基板形成凹陷区域,存在高度差,使线路与基板的结合力也将受到影响,尤其是线路的侧壁与基板易发生分离,会直接影响产品的品质,而本实施例所述制作方法可克服这一缺陷,可提高产品品质。
本实施例中,在步骤S15:依次去除所述干膜图形以及所述金属层图形,之后还包括:
S16:在电路板表面制作绝缘覆盖层205,所述绝缘覆盖层205覆盖所述线路层102,并裸露出所述线路层102的焊接区域,参考图13所示。具体的,覆盖绝缘层205可采用绿油,其具体制作方法包括:在制作形成的电路板表面覆盖绿油,对绿油进行曝光显影,使绿油完全覆盖原线路层,并裸露出焊接区域的增厚铜,以制作形成完整的电路板。
在本发明上述实施例的制作方法中,光刻蚀过程中采用干膜,但本发明实施例不仅限于干膜,也可采用其它液态或固态的光刻蚀材料,也均在本发明保护范围内。
另外,在本发明实施例提供的制作方法中,图形工艺并不限于上述实施例中采用的光学曝光显影的制作方式,也可以是电子束、等离子束等其他图形形成方式,也均在本发明保护范围内。
上面实施例中对电路板的制作方法进行了描述,下面对本发明实施例提供的一种电路板进行描述,请参考图12,本发明实施例提供的一种电路板,包括:
基板200;
形成于所述基板200上的埋入式线路层102;
裸露于所述基板表面的、位于所述线路层102焊接区域的导电金属204。
其中,位于焊接区域的导电金属204增厚线路层102焊接区域,可高出于基板表面。
因此本实施例提供的电路板,在线路层焊接区域增厚导电金属,避免了线路层与基板形成凹陷,在封装电路板时,可避免出现焊锡或塑封料难以充分浸润使线路表面容易产生空洞或缝隙的问题,可提高产品良率,提高生产效率和生产成本。
以上对本发明所提供的一种电路板制作方法及电路板进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以对本发明进行若干改进和修饰,这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (10)

1.一种电路板制作方法,其特征在于,包括:
制作第一电路板,所述第一电路板具有埋入式线路层;
在所述第一电路板上制作金属层;
对所述金属层进行刻蚀处理,形成金属层图形,所述金属层图形将所述第一电路板上孤立的一个或者多个所述线路层电连接;
在所述第一电路板上形成干膜图形,所述干膜图形覆盖所述金属层图形,并裸露出所述线路层的焊接区域;
在所述线路层的焊接区域进行电镀,填满导电金属;
依次去除所述干膜图形以及所述金属层图形。
2.如权利要求1所述的方法,其特征在于,通过化学沉积或溅射的方式在所述第一电路板上形成所述金属层。
3.如权利要求2所述的方法,其特征在于,所述金属层包括铜层。
4.如权利要求1所述的方法,其特征在于,所述对所述金属层进行刻蚀处理,形成金属层图形包括:
在所述金属层表面贴附干膜,进行曝光显影,形成干膜图形;
对干膜图形中裸露的所述金属层进行刻蚀处理,去除干膜图形,形成所述金属层图形。
5.如权利要求1所述的方法,其特征在于,所述制作第一电路板包括:
提供第一基板,所述第一基板表面设置有双层金属板,所述双层金属板可分离;
在所述双层金属板表面形成所述线路层;
以第二基板压合所述第一基板,将所述线路层压合至所述第二基板内;
通过分离所述双层金属板,分离得到带有所述线路层的所述第二基板;
对带有所述线路层的所述第二基板进行差分刻蚀,获得所述第一电路板。
6.如权利要求5所述的方法,其特征在于,所述在所述双层金属板表面形成所述线路层包括:
在所述双层金属板表面形成具有线路图形的干膜层;
在所述干膜层的线路图形区域填满导电金属,去除干膜层,形成所述线路层。
7.如权利要求6所述的方法,其特征在于,通过电镀方式在所述干膜层的线路图形区域填满导电金属。
8.如权利要求5所述的方法,其特征在于,所述第一基板为覆铜板,所述双层金属板为双层结构的铜箔,所述第二基板为半固化板。
9.如权利要求1所述的方法,其特征在于,在所述依次去除所述干膜图形以及所述金属层图形之后,还包括:
在电路板表面制作绝缘覆盖层,所述绝缘覆盖层覆盖所述线路层,并裸露出所述线路层的焊接区域。
10.一种电路板,其特征在于,包括:
基板;
形成于所述基板上的埋入式线路层;
裸露于所述基板表面的、位于所述线路层焊接区域的导电金属。
CN201610050089.1A 2016-01-25 2016-01-25 一种电路板制作方法及电路板 Pending CN106998629A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610050089.1A CN106998629A (zh) 2016-01-25 2016-01-25 一种电路板制作方法及电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610050089.1A CN106998629A (zh) 2016-01-25 2016-01-25 一种电路板制作方法及电路板

Publications (1)

Publication Number Publication Date
CN106998629A true CN106998629A (zh) 2017-08-01

Family

ID=59428358

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610050089.1A Pending CN106998629A (zh) 2016-01-25 2016-01-25 一种电路板制作方法及电路板

Country Status (1)

Country Link
CN (1) CN106998629A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113973432A (zh) * 2020-07-23 2022-01-25 庆鼎精密电子(淮安)有限公司 内埋式线路板及其制作方法
CN114900994A (zh) * 2022-04-18 2022-08-12 广州广芯封装基板有限公司 一种埋入线路式电路板及其制备方法
CN115190701A (zh) * 2022-05-13 2022-10-14 广州广芯封装基板有限公司 一种埋入式线路封装基板及其加工方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6372193A (ja) * 1986-09-13 1988-04-01 松下電工株式会社 回路板
CN101282622A (zh) * 2008-05-29 2008-10-08 日月光半导体制造股份有限公司 电路板及其制造方法
CN104717840A (zh) * 2013-12-13 2015-06-17 深南电路有限公司 电路板制作方法和电路板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6372193A (ja) * 1986-09-13 1988-04-01 松下電工株式会社 回路板
CN101282622A (zh) * 2008-05-29 2008-10-08 日月光半导体制造股份有限公司 电路板及其制造方法
CN104717840A (zh) * 2013-12-13 2015-06-17 深南电路有限公司 电路板制作方法和电路板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113973432A (zh) * 2020-07-23 2022-01-25 庆鼎精密电子(淮安)有限公司 内埋式线路板及其制作方法
CN114900994A (zh) * 2022-04-18 2022-08-12 广州广芯封装基板有限公司 一种埋入线路式电路板及其制备方法
CN115190701A (zh) * 2022-05-13 2022-10-14 广州广芯封装基板有限公司 一种埋入式线路封装基板及其加工方法

Similar Documents

Publication Publication Date Title
CN106376184B (zh) 埋入式线路制作方法和封装基板
CN101911847B (zh) 多层配线基板的制造方法
CN101785106B (zh) 包括半导体组件的半导体装置及其制造方法
CN106158814B (zh) 具有包埋无源组件的电路板和其制造方法
US9295159B2 (en) Method for fabricating packaging substrate with embedded semiconductor component
US8590147B2 (en) Method for fabricating circuit board structure with concave conductive cylinders
US20080102410A1 (en) Method of manufacturing printed circuit board
CN102099911A (zh) 使用预模制载体的嵌入式裸片封装及工艺流程
US20150123255A1 (en) Method for manufacturing a chip arrangement, and chip arrangement
US9456500B2 (en) Conductor structure element and method for producing a conductor structure element
CN107393899B (zh) 芯片封装基板
CN103889168A (zh) 承载电路板、承载电路板的制作方法及封装结构
TWI549239B (zh) 具有柱體的半導體封裝基板及其相關方法
CN106158773A (zh) 具有嵌入组件的半导体封装及其制造方法
CN106998629A (zh) 一种电路板制作方法及电路板
CN104703390B (zh) 电路板及其制作方法
CN102299081B (zh) 一种封装基板制造方法及封装基板
CN104576406A (zh) 一种封装基板的制作方法及所对应的封装基板
CN105472883B (zh) 一种电路板制作方法及电路板
CN105430925A (zh) 厚铜线路板制作方法
TWI776448B (zh) 一種無特徵層結構的轉接載板及其製造方法
CN106548945A (zh) 芯片封装基板的制作方法以及芯片封装基板
CN102931165B (zh) 封装基板的制造方法
CN1306574C (zh) 导电通孔制作工艺
CN103096630A (zh) 设置有金属柱的电路板的制造方法和由此制造的电路板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170801

RJ01 Rejection of invention patent application after publication